JPS5822139Y2 - phase comparator - Google Patents

phase comparator

Info

Publication number
JPS5822139Y2
JPS5822139Y2 JP8019678U JP8019678U JPS5822139Y2 JP S5822139 Y2 JPS5822139 Y2 JP S5822139Y2 JP 8019678 U JP8019678 U JP 8019678U JP 8019678 U JP8019678 U JP 8019678U JP S5822139 Y2 JPS5822139 Y2 JP S5822139Y2
Authority
JP
Japan
Prior art keywords
preamplifier
signal
phase
circuit
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8019678U
Other languages
Japanese (ja)
Other versions
JPS54180780U (en
Inventor
碓氷旭
椛島章
田中寛次
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP8019678U priority Critical patent/JPS5822139Y2/en
Publication of JPS54180780U publication Critical patent/JPS54180780U/ja
Application granted granted Critical
Publication of JPS5822139Y2 publication Critical patent/JPS5822139Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measuring Phase Differences (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Description

【考案の詳細な説明】 本考案は、位相比較器の改良に係り、特に位相比較器に
印加される入力信号と前記入力信号と比較される基準信
号とのバイアスレベルを等しくして特性の向上を計ると
ともに、集積回路化に適した位相比較器を提供せんとす
るものである。
[Detailed Description of the Invention] The present invention relates to improving a phase comparator, and in particular, improving characteristics by equalizing the bias level of an input signal applied to the phase comparator and a reference signal with which the input signal is compared. The present invention aims to provide a phase comparator suitable for integrated circuit implementation.

入力信号と基準信号との位相を比較し、位相差に応じた
直流出力信号を得る位相比較器が公知である。
A phase comparator is known that compares the phases of an input signal and a reference signal and obtains a DC output signal according to the phase difference.

そのような位相比較器においては通常前段に入力信号を
増幅する為のプリアンプを備えているが、前記プリアン
プ出力信号中の直流分と、基準信号中に含まれる直流分
とのレベル差が大となると、種々の悪影響が生じる。
Such a phase comparator usually has a preamplifier at the front stage to amplify the input signal, but the level difference between the DC component in the preamplifier output signal and the DC component included in the reference signal is large. As a result, various adverse effects occur.

例えば、前記位相比較器をPLL(フェーズロックルー
プ)に用いた場合、前記レベル差が大であると、前記位
相比較器の出力信号を平滑する為のコンデンサを犬とし
なげればならず、又リップルによるVCO(電圧制御発
振器)の誤動作を招くという欠点を生じる。
For example, when the phase comparator is used in a PLL (phase locked loop), if the level difference is large, a capacitor for smoothing the output signal of the phase comparator must be used as a capacitor. This has the disadvantage that the ripple causes malfunction of the VCO (voltage controlled oscillator).

前記レベル差を原因とする欠点を改善する為、プリアン
プの出力端子と位相比較回路の入力端子との間にコンデ
ンサを挿尺したものも公知である。
In order to improve the drawbacks caused by the level difference, it is also known that a capacitor is inserted between the output terminal of the preamplifier and the input terminal of the phase comparator circuit.

しかしながら、そのような位相比較器にあっては、位相
回転という新たな欠点を生じ好ましくない。
However, in such a phase comparator, a new disadvantage of phase rotation arises, which is undesirable.

本考案は上述の点に鑑み威されたもので、以下実施例に
基き図面を参照しながら説明する。
The present invention has been developed in view of the above points, and will be described below based on embodiments with reference to the drawings.

第1図は本考案の一実施例を示す回路図で、1はん力端
子2に印加される入力信号を増幅する為のプリアンプ、
」ま該プリアンプ1の出力信号と、基準信号発生回路4
からの出力信号との位相を比較する為の位相比較回路、
5は該位相比較回路1p出力信号から高周波成分を除去
する為のコンデンサ、lま前記位相比較回路主の出力直
流信号を増幅する為の差動増幅回路、7は前記プリアン
プ1に直流バイアスを供給する為のバイアス回路、8は
前記プリアンプと略同−の尺出力特性を有するバッファ
アンプである。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which 1 a preamplifier for amplifying an input signal applied to a power terminal 2;
”The output signal of the preamplifier 1 and the reference signal generation circuit 4
A phase comparison circuit for comparing the phase with the output signal from the
5 is a capacitor for removing high frequency components from the output signal of the phase comparison circuit 1p, l is a differential amplifier circuit for amplifying the main output DC signal of the phase comparison circuit, and 7 is a supply of DC bias to the preamplifier 1. A bias circuit 8 is a buffer amplifier having substantially the same output characteristics as the preamplifier.

しかして、前記位相比較回路3は、4つの抵抗9.10
,11及び12と一対のスイッチングトランジスタ13
及び14から成り、基準信号発生回路4からの出力基準
信号は、前記一対のスイッチングトランジスター3及び
14のベースに印加される。
Therefore, the phase comparator circuit 3 includes four resistors 9.10
, 11 and 12 and a pair of switching transistors 13
and 14, and the output reference signal from the reference signal generation circuit 4 is applied to the bases of the pair of switching transistors 3 and 14.

又、バッファアンプ8の丸刃特性は、プリアンプ1の入
出力特性と略同−となるよう、同一の回路構成に威され
るとともに、温度特比等に関しても略同−となるよう、
半導体集積回路基板上に近接して配置されている。
In addition, the round blade characteristics of the buffer amplifier 8 are made to be approximately the same as the input/output characteristics of the preamplifier 1, so that they are affected by the same circuit configuration, and are also approximately the same in terms of temperature characteristics, etc.
The semiconductor integrated circuit board is disposed in close proximity to the semiconductor integrated circuit board.

次に動作を説明する。Next, the operation will be explained.

位相比較回路lま、信号尺力点Aに印加される入力信号
と、一対のスイッチングトランジスター3及び14から
点B及びCに印加される基準信号とを乗算する一種の乗
算回路である。
The phase comparator circuit 1 is a kind of multiplication circuit that multiplies the input signal applied to the signal scale point A by the reference signal applied to the points B and C from the pair of switching transistors 3 and 14.

いま、入力点Aに印加される入力信号SinをS =
A[F]in(ωt+θ ) ・・・・・・・・・
1(ただし、ωは角速度、θ。
Now, let the input signal Sin applied to input point A be S =
A[F]in(ωt+θ) ・・・・・・・・・
1 (where ω is the angular velocity, θ.

は位相、Aは振幅を表わす) とし、点Hに印加される基準信号S を、S =Bco
s(ωt+θ ) ・・・・・・・・・2(ただ
し、θ1は位相、Bは振幅を表わす。
is the phase and A is the amplitude), and the reference signal S applied to point H is S = Bco
s(ωt+θ) 2 (where θ1 represents the phase and B represents the amplitude.

)とし、点Cに印加される基準信号S を、5=−Bc
os(ωt+θ ) ・・・・・・・・・3とすれ
ば4差動増幅回路6の一方のトランジスタ15のベース
に印加される信号S1は、 S =ABsin(θ −θ ) ・・・・・・
・・・4となり、他方のトランジスタ16のベースに印
加される信号S は、 S =ABsin(θ−θ ) ・・・・・・・
・・5となる。
), and the reference signal S applied to point C is 5=-Bc
If os(ωt+θ) ......3, then the signal S1 applied to the base of one transistor 15 of the four differential amplifier circuits 6 is S = ABsin(θ - θ) ...・・・
...4, and the signal S applied to the base of the other transistor 16 is S = ABsin(θ-θ) ......
...It becomes 5.

従って、もし入力信号の位相と基準信号との位相とが一
致していれば、51−o、S2二〇となり、位相差が存
在すれば、一対のトランジスタ15及び16のベースに
印加される信号の太きさは、前記位相差に応じた値とな
る。
Therefore, if the phase of the input signal and the phase of the reference signal match, 51-o, S220, and if there is a phase difference, the signal applied to the bases of the pair of transistors 15 and 16. The thickness of is a value corresponding to the phase difference.

尚第4式及び第5式で示される以外の高周波成分は、コ
ンデンサ5で除去され差動増幅回路6には伝送されない
O プリアンプ1は入力端子2に印加される入力信号(第2
図イ)を増幅する為に配置されている。
Note that high frequency components other than those shown in the fourth and fifth equations are removed by the capacitor 5 and are not transmitted to the differential amplifier circuit 6.
It is arranged to amplify the image (Fig. A).

そして、前記プリアンプ1は、A級増幅を行う為、バイ
アス回路7から直流バイアスを受けている。
The preamplifier 1 receives a DC bias from a bias circuit 7 in order to perform class A amplification.

その為、前記プリアンプ1の出力信号(点Aに印加され
る信号)は、第2図口の如くなる。
Therefore, the output signal of the preamplifier 1 (signal applied to point A) becomes as shown in FIG.

一方、バッファアンプ8の入力端子は、バイアス回路γ
にのみ接続されている。
On the other hand, the input terminal of the buffer amplifier 8 is connected to the bias circuit γ
connected only to

従って、前記バッファアンプ8の出力信号は第2図71
の如<ナル。
Therefore, the output signal of the buffer amplifier 8 is as shown in FIG.
Nojo<naru.

プリアンプ1とバッファアンプ8とは、集積回路基板上
の近接した位置に配置されており、回路構成も同一と威
されている。
The preamplifier 1 and the buffer amplifier 8 are arranged close to each other on the integrated circuit board and have the same circuit configuration.

従ってん出力特性は略等しくなり、温度特性等も略等し
くなる。
Therefore, the output characteristics are approximately the same, and the temperature characteristics and the like are also approximately the same.

その為、点Aに印加されるバイアス信号のレベルと点B
に印加されるバイアス信号のレベルとは略等しくなり、
従来生じていた欠点が改善される。
Therefore, the level of the bias signal applied to point A and point B
is approximately equal to the level of the bias signal applied to
The conventional drawbacks are improved.

上述の如く直流信号(バイアス信号)による悪影響が全
く生じないので、本考案に係る位相比較器の位相比較回
路はプリアンプと直結することが出来、その為集積回路
化が容易であるという利点を有する。
As mentioned above, since there is no adverse effect caused by the DC signal (bias signal), the phase comparator circuit of the phase comparator according to the present invention can be directly connected to the preamplifier, and therefore has the advantage that it can be easily integrated into an integrated circuit. .

又、直結出来るので位相回転等の悪影響も発生せず、P
LLに用いた場合にも誤動作を生じない等様々な利点を
有する実用的なものである。
In addition, since it can be directly connected, there are no adverse effects such as phase rotation, and P
It is a practical device that has various advantages such as not causing malfunction even when used in LL.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係る位相比較器の一実施例を示す回路
図、及び第2図は第1図の各部の波形を示す特性図であ
る。 主な図番の説明、1・・・・・・プリアンプ、3・・・
・・・位相比較回路、7・・・・・・バイアス回路、8
・・・・・・バッファアンプ。
FIG. 1 is a circuit diagram showing an embodiment of a phase comparator according to the present invention, and FIG. 2 is a characteristic diagram showing waveforms of various parts in FIG. 1. Explanation of main drawing numbers, 1...Preamplifier, 3...
... Phase comparison circuit, 7 ... Bias circuit, 8
...Buffer amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号を増幅するプリアンプと、該プリアンプの出力
信号と基準信号発生回路からの基準信号とを比較してそ
の位相差に応じた出力信号を発生する位相比較回路と、
前記プリアンプと略等しい特性を有し、前記プリアンプ
セ印加される直流バイアスと等しい直流バイアスが入力
信号として印加されるバッファアンプとから成り、前記
プリアンプと位相比較回路とを直流接続するとともに、
前記基準信号の直流レベルと前記プリアンプの出力信号
の直流レベルとを略等しくするため、前記バッファアン
プの出力信号を前記基準信号発生回路のバイアス信号と
して印加することを特徴とする位相比較器。
a preamplifier that amplifies an input signal; a phase comparison circuit that compares the output signal of the preamplifier with a reference signal from a reference signal generation circuit and generates an output signal according to the phase difference;
a buffer amplifier having substantially the same characteristics as the preamplifier and to which a DC bias equal to the DC bias applied to the preamplifier is applied as an input signal, and connecting the preamplifier and the phase comparison circuit with DC connection;
A phase comparator characterized in that the output signal of the buffer amplifier is applied as a bias signal to the reference signal generation circuit in order to make the DC level of the reference signal substantially equal to the DC level of the output signal of the preamplifier.
JP8019678U 1978-06-09 1978-06-09 phase comparator Expired JPS5822139Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8019678U JPS5822139Y2 (en) 1978-06-09 1978-06-09 phase comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8019678U JPS5822139Y2 (en) 1978-06-09 1978-06-09 phase comparator

Publications (2)

Publication Number Publication Date
JPS54180780U JPS54180780U (en) 1979-12-21
JPS5822139Y2 true JPS5822139Y2 (en) 1983-05-11

Family

ID=28998875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8019678U Expired JPS5822139Y2 (en) 1978-06-09 1978-06-09 phase comparator

Country Status (1)

Country Link
JP (1) JPS5822139Y2 (en)

Also Published As

Publication number Publication date
JPS54180780U (en) 1979-12-21

Similar Documents

Publication Publication Date Title
JPS6224975Y2 (en)
JP2002151959A (en) Frequency multiplier circuit provided with detection control section to improve frequency multiplication
JPS5822139Y2 (en) phase comparator
JPS585594B2 (en) rectifier circuit
JPS5947486B2 (en) Pulse width modulation amplification circuit
JPS6017955Y2 (en) signal conversion circuit
JP2808927B2 (en) Frequency discriminator
JPS58215136A (en) Free-running frequency regulator for oscillator
JPH0158893B2 (en)
JP2844664B2 (en) Differential amplifier circuit
JP2684837B2 (en) Differential amplifier circuit
JPS6016099Y2 (en) Twin T-shaped oscillator circuit
JPS6334360Y2 (en)
JPS6315917Y2 (en)
JPH0533059Y2 (en)
JPS5822336Y2 (en) active filter circuit
JPS6117611Y2 (en)
JPH0349460Y2 (en)
JPH0650045Y2 (en) DC AC addition circuit
JPS6250905B2 (en)
JPS5911283B2 (en) Video intermediate frequency signal synchronous detection circuit
JPH0635546Y2 (en) Frequency control circuit
JPS6115619Y2 (en)
JPS607551Y2 (en) pulse width modulation amplifier
JPS6314517Y2 (en)