JPS5821713B2 - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JPS5821713B2
JPS5821713B2 JP13140774A JP13140774A JPS5821713B2 JP S5821713 B2 JPS5821713 B2 JP S5821713B2 JP 13140774 A JP13140774 A JP 13140774A JP 13140774 A JP13140774 A JP 13140774A JP S5821713 B2 JPS5821713 B2 JP S5821713B2
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
electrodes
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13140774A
Other languages
Japanese (ja)
Other versions
JPS5156662A (en
Inventor
健一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP13140774A priority Critical patent/JPS5821713B2/en
Publication of JPS5156662A publication Critical patent/JPS5156662A/en
Publication of JPS5821713B2 publication Critical patent/JPS5821713B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electric Clocks (AREA)
  • Indicating Measured Values (AREA)

Description

【発明の詳細な説明】 本発明は全電子式腕時計などに用いる表示装置において
、マトリックス型電極を有し、時分割的に駆動する表示
装置の駆動方式に係わり、特に表示部の選択点にはしき
い値以上の交流ノ〆ルスを、又半選択点及び非選択点に
はしきい値以上の交流パルスを時分割的に印加すること
を特徴とする表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device used in an all-electronic wristwatch, etc., which has a matrix type electrode and is driven in a time-division manner. The present invention relates to a display device characterized in that an AC pulse of a threshold value or higher is applied in a time-sharing manner to half-selected points and non-selected points, and an AC pulse of a threshold value or higher is applied to half-selected points and non-selected points.

本発明は液晶表示器などに於る駆動方式に時分割駆動方
式を導入し然も単純なスイッチ機能を有する回路のみに
よって構成することにより、回路を簡単化すると同時に
異なる電圧レベルを有する電源の数を減少させ抵抗など
の使用を排することにより、電気回路構造に於て簡略化
され、低消費電力化されると同時に表示コントラストに
於いても良好な表示装置を提供することを目的とする。
The present invention introduces a time-division drive method to the drive method of liquid crystal displays, etc., and by configuring it with only a circuit having a simple switch function, it simplifies the circuit and at the same time reduces the number of power supplies with different voltage levels. It is an object of the present invention to provide a display device which has a simplified electric circuit structure, lowers power consumption, and has good display contrast by reducing the electric circuit structure and eliminating the use of resistors and the like.

従来、液晶表示方式を持つ全電子腕時計の表示装置の駆
動方式はスタティック方式と称する方式であり、選択セ
グメントには共通電極とセグメント電極に逆相の波形を
印加し、又一方弁選択セグメントには共通電極とセグメ
ント電極に同相の波形を印加する方式である。
Conventionally, the driving method of the display device of an all-electronic wristwatch with a liquid crystal display method is a method called a static method, in which a waveform of opposite phase is applied to the common electrode and the segment electrode to the selection segment, and a waveform of opposite phase is applied to the selection segment. This method applies in-phase waveforms to the common electrode and segment electrodes.

この種の方式では各桁毎にデコーダを必要とするので、
チップ面積が大きくコスト高となるし、ワイヤボンディ
ング数即ち接続数も多く信頼性の低下は免れない。
This type of method requires a decoder for each digit, so
The chip area is large and the cost is high, and the number of wire bondings, that is, the number of connections is large, which inevitably reduces reliability.

又最近注目されつつある時分割駆動方式も提案されてい
るが、異なる電圧レベルの電源数も多く、抵抗を用いた
りしているので、回路数が増加するばかりでなく消費電
力も大きくなるという欠点を有しており、液晶の低消費
電力という重要な特性を充分生かしえる駆動方式とは言
えなかった。
In addition, a time-division drive method has been proposed, which has recently been attracting attention, but it has the disadvantage that it not only increases the number of circuits but also increases power consumption because it requires a large number of power supplies with different voltage levels and uses resistors. Therefore, it could not be said that this drive method could fully take advantage of the important characteristic of low power consumption of liquid crystals.

本発明は上述した従来の欠点を排除した液晶表示方式の
駆動方式に関するものであって以下に図面に従って説明
する。
The present invention relates to a driving method for a liquid crystal display system that eliminates the above-mentioned conventional drawbacks, and will be described below with reference to the drawings.

本発明の液晶表示式全電子腕時計の実施例の全体ブロッ
ク図は第1図の如くである。
An overall block diagram of an embodiment of the liquid crystal display type all-electronic wristwatch of the present invention is shown in FIG.

1は水晶振動子を用いた発振回路で定常発振信号を出力
する。
1 is an oscillation circuit using a crystal resonator and outputs a steady oscillation signal.

2は1の出力をフリップフロップ回路などの分周回路群
によりIHz又はX。
2 converts the output of 1 to IHz or X using a frequency dividing circuit group such as a flip-flop circuit.

Hzにまで分周する。更に分周回路2の出力はカウンタ
回路群3に入力され、そのパルス数をカウントされる。
Divide down to Hz. Further, the output of the frequency dividing circuit 2 is input to a counter circuit group 3, and the number of pulses thereof is counted.

このカウンタ回路3の出力は、ある時間間隔の間だけ周
期的にデコーダ5に情報を入力するような制御機能、所
謂時分割するためのゲート回路をへて、この2進化lO
進数はセグメント信号に変換するためにデコーダ5に入
力される。
The output of the counter circuit 3 is passed through a control function that periodically inputs information to the decoder 5 only during a certain time interval, a so-called gate circuit for time division, and then converted into this binary lO
The base number is input to a decoder 5 for conversion into segment signals.

更にデコーダ出力は液晶表示装置を駆動する信号に変換
するためにセグメント駆動電極6に入力される。
Furthermore, the decoder output is input to the segment drive electrode 6 for converting it into a signal for driving the liquid crystal display device.

ここでカウンタ出力を時分割するゲート回路4のゲート
信号は、ゲート信号発生回路8によって発生し、更にこ
のゲート信号は桁電極を選択し桁電極を駆動するために
レベルシフタ11を経て桁電極駆動回路9に入力される
Here, the gate signal of the gate circuit 4 that time-divides the counter output is generated by the gate signal generation circuit 8, and this gate signal is further passed through the level shifter 11 to select the digit electrode and drive the digit electrode to the digit electrode drive circuit. 9 is input.

前記セグメント電極駆動回路6は、デコーダ5のセグメ
ント信号に応じて液晶表示を行なうか否かの出力を選択
的に開閉するスイッチとして作用し、又桁電極駆動回路
9は桁を選択するか否かにより選択的に開閉するスイッ
チとして作用し、スイッチされたセグメント電極信号及
び桁電極信号は液晶表示装置7憾入力され所要の表示を
するようになっている。
The segment electrode drive circuit 6 acts as a switch that selectively opens and closes the output to determine whether or not to display a liquid crystal display in accordance with the segment signal of the decoder 5, and the digit electrode drive circuit 9 operates to select whether or not to display a digit. The segment electrode signals and the digit electrode signals which have been switched are inputted to the liquid crystal display device 7 to display a desired display.

又駆動電極に異なるレベルの直流電圧を入力するが直流
電源12からの直流電圧と発振回路1の出力及び数段に
分周された分周信号を、C−MOSインバーター、゛コ
ンデンサ及びダイオードからなる昇圧回路10に入力し
て所要の電圧を得る。
In addition, DC voltages of different levels are input to the drive electrodes, and the DC voltage from the DC power supply 12, the output of the oscillation circuit 1, and the frequency-divided signal divided into several stages are transferred to a C-MOS inverter, a capacitor, and a diode. The voltage is inputted to the booster circuit 10 to obtain the required voltage.

本発明の実施例を四桁表示の液晶表示装置に限ってその
駆動方式と動作について次に説明する。
An embodiment of the present invention is limited to a four-digit display liquid crystal display device, and its driving method and operation will be described below.

第2図は各カウンタ回路の出力を時分割して情報を伝送
するため各々のゲート回路4に、ある一定の時間ずれた
ゲート信号を順次発生させるゲート信号発生回路のブロ
ック図である。
FIG. 2 is a block diagram of a gate signal generation circuit that sequentially generates gate signals shifted by a certain time to each gate circuit 4 in order to time-divide the output of each counter circuit and transmit information.

分周回路2のn + l p n +2段目からの出力
をAND回路13に入力すると、デユーティにのパルス
かえられ、この出力を4段シフトレジスタ14に入力し
、n段目の分局出力をクロック信号として用いると、シ
フトレジスタ14の各出力段はクロック信号nの周期だ
けずれたΦ1.Φ2.Φ3.Φ4のゲート制御信号かえ
られる。
When the output from the n + l p n + 2nd stage of the frequency dividing circuit 2 is input to the AND circuit 13, the pulse is changed to the duty, and this output is input to the 4-stage shift register 14, and the n-th stage division output is input to the AND circuit 13. When used as a clock signal, each output stage of the shift register 14 outputs Φ1. Φ2. Φ3. The gate control signal of Φ4 is changed.

これらの回路の波形は第3図に示す。The waveforms of these circuits are shown in FIG.

第4図は詳細な駆動回路を示す。FIG. 4 shows a detailed drive circuit.

又解り易くするために各部の波形を第5図に示す。For ease of understanding, the waveforms of each part are shown in FIG.

直流電源12の基準電圧VDDと昇圧回路10によって
2倍に昇圧された直流電圧2 vI)I)と3倍に昇圧
された3VDDを駆動源としてえる。
The reference voltage VDD of the DC power supply 12, the DC voltage 2vI)I) doubled by the booster circuit 10, and 3VDD tripled by the booster circuit 10 are used as drive sources.

C−1はセグメント電極制御回路であり、2つのトラン
スミッションゲートTG1.TG2に基準電圧VDDと
2VDDの異なる電圧レベルを入力し、ゲート電極はイ
ンバータ15を介して互いに逆に接続され出力は共通に
接続される。
C-1 is a segment electrode control circuit, which includes two transmission gates TG1. Different voltage levels of reference voltages VDD and 2VDD are input to TG2, the gate electrodes are connected oppositely to each other via an inverter 15, and the outputs are connected in common.

更に前記と同様に2つのトランスミッションゲートTG
3.TG1に異なる基準電圧3■DDと0VDDが接続
され、ゲート電極はインバータ16を介して接続され出
力は共通に接続される。
Furthermore, two transmission gates TG as above
3. Different reference voltages 3DD and 0VDD are connected to TG1, the gate electrodes are connected via an inverter 16, and the outputs are commonly connected.

このセグメント電極制御回路c−iの制御信号は分周回
路2のn + 3段目の出力f:3VDDの振幅器1T
により増幅される。
The control signal of this segment electrode control circuit c-i is the n+3rd stage output f of frequency divider circuit 2: 3VDD amplifier 1T
is amplified by

又C−2は桁電極制御回路であって前記セグメント電極
制御回路C71と同一構成であるが、各トランスミッシ
ョンゲートへの入力電圧レベルが異なることとトランス
ミッションケートへの制御信号がインバーター18によ
って反転されている点が異なる。
Further, C-2 is a digit electrode control circuit which has the same configuration as the segment electrode control circuit C71, but the input voltage level to each transmission gate is different and the control signal to the transmission gate is inverted by the inverter 18. The difference is that

これらの構成において制御信号n +3が3VDDのと
きトランスミッションゲートTG2.TG4.TG、、
TG7はONL、他のトランスミッションゲートはOF
Fする。
In these configurations, when control signal n+3 is 3VDD, transmission gate TG2. TG4. T.G.
TG7 is ONL, other transmission gates are OF
F.

又0VDDのときは逆にトランスミッションゲートTG
、、TG3.TG、、TG8はONL、他のトランスミ
ッションゲートはOFFする。
Also, when it is 0VDD, the transmission gate TG
,,TG3. TG, TG8 are ONL, and other transmission gates are OFF.

それ故セグメント電極制御回路C−1から出力する制御
信号O2P及び桁電極制御回路C−2から出力する制御
信号Q、Rの信号波形は第5図の如くなる。
Therefore, the signal waveforms of the control signal O2P output from the segment electrode control circuit C-1 and the control signals Q and R output from the digit electrode control circuit C-2 are as shown in FIG.

6はセグメント電極駆動回路であり前記セグメント電極
制御回路C−1と同様に対になった2つのトランスミッ
ションゲートTG0.TG1oと一方のトランスミッシ
ョンのゲート間を結ぶインバータ19により構成される
回路が、デコーダ5のセグメント部a〜gに対応した数
だけ設けられ、その入力は前記セグメント電極制御信号
O5Pであり制御信号はデコーダ5のセグメント信号で
ある。
6 is a segment electrode drive circuit, and similarly to the segment electrode control circuit C-1, two transmission gates TG0.6 are paired. A number of circuits constituted by inverters 19 connecting between TG1o and the gate of one transmission are provided corresponding to the segment parts a to g of the decoder 5, and the input thereof is the segment electrode control signal O5P, and the control signal is the control signal of the decoder. 5 segment signal.

9は桁電極駆動回路であって前記セグメント駆動回路6
と同様の構成であり信号を反転させるためのインバータ
ー20を有し、桁電極制御回路C−2の出力Q、Rが2
つのトランスミッションゲートTG1□、TG12.に
接続され、これらの回路を桁数に応じて設けてあり図の
例では4桁の例を例示している。
9 is a digit electrode drive circuit, which is connected to the segment drive circuit 6.
It has the same configuration as the inverter 20 for inverting the signal, and the outputs Q and R of the digit electrode control circuit C-2 are 2
transmission gates TG1□, TG12. These circuits are provided according to the number of digits, and the example in the figure shows an example of four digits.

各桁の制御信号はゲート制御信号へ。Φ2.Φ3.へが
レベルシフタ11によって増幅されて入力される。
The control signal for each digit is sent to the gate control signal. Φ2. Φ3. is amplified by the level shifter 11 and input.

マトリックス型に配列した電極を有する表示装置におい
て、横電極Xi及び縦電極Y i l)らなるマトリッ
クス(Xi、Yi)のある選択点(X□、Yl)を表示
する場合を考える。
In a display device having electrodes arranged in a matrix, consider a case where a selected point (X□, Yl) of a matrix (Xi, Yi) consisting of horizontal electrodes Xi and vertical electrodes Y i l is displayed.

横電極駆動回路6はデコーダ出力aが3vDTPレベル
であるときTG、はONしTGloはOFFする。
In the horizontal electrode drive circuit 6, when the decoder output a is at the 3vDTP level, TG is turned on and TGlo is turned off.

一方0VDDのときTG9は0FFL、たTGl。はO
Nする。
On the other hand, when the voltage is 0VDD, TG9 is 0FFL and TGl. is O
Do N.

縦電極駆動回路9は同様に制御信号Φ1〜Φ4はデユー
ティ−にのパルスが互いにパルス幅だけシフトされた信
号により制御され、仮りにΦ、が3VDDのレベルにあ
るとTG、1はONL。
Similarly, the control signals Φ1 to Φ4 of the vertical electrode drive circuit 9 are controlled by signals in which the duty pulses are shifted from each other by the pulse width, and if Φ is at the level of 3VDD, TG, 1 is ONL.

TG12はOFFする。TG12 is turned off.

又一方0VDDの時逆に動作する。On the other hand, when the voltage is 0VDD, the operation is reversed.

故に横電極に入力する信号X1〜X4.及び縦電極に入
力する信号Y□、¥2は第5図に示した波形となる。
Therefore, the signals X1 to X4 input to the horizontal electrodes. The signals Y□, ¥2 input to the vertical electrodes have the waveform shown in FIG.

選択点(Xl、Y□)を表示したい時トランスミッショ
ンゲートとインバータによって構成したスイッチSX1
.SX2.SYl、SX2は第6図に示したように動作
する。
When you want to display the selection point (Xl, Y□), use the switch SX1 composed of a transmission gate and an inverter.
.. SX2. SY1 and SX2 operate as shown in FIG.

従って選択点(Xl、¥1)は第5図に示すようにへ周
期は+3VDDであり最後の店期はそれと逆相の一3V
DDの駆動電圧が印加されることになる。
Therefore, as shown in Fig. 5, the selection point (Xl, ¥1) has a cycle of +3VDD, and the last period has an opposite phase of -3V.
A driving voltage for the DD will be applied.

又他の半選択点及び非撰択点には非常に交流的な土VD
Dの電圧しか印加されない。
Also, other semi-selected points and non-selected points have very active soil VD.
Only voltage D is applied.

以上の本発明の駆動回路によれば、選択点には+3VD
Dの電圧を印加し、その他の非選択点には交流的に土V
DDの電圧しか印加されないので、クロストークを完全
に防止でき、表示装置のしきい値電圧がVDDより若干
高い物質を使用するこい値電圧がVDDより若干高い物
質を使用することによりコントラストの良い表示が得ら
れる。
According to the drive circuit of the present invention described above, +3VD is applied to the selection point.
Apply voltage D, and apply voltage V to other non-selected points.
Since only the DD voltage is applied, crosstalk can be completely prevented, and by using a material with a display device threshold voltage slightly higher than VDD, a display with good contrast can be achieved by using a material with a threshold voltage slightly higher than VDD. is obtained.

又電圧を抵抗で分圧する方式ではなく昇圧回路を用いて
容易に得ることができるので低消費電力化することもで
きる。
Further, since the voltage can be easily obtained using a booster circuit instead of dividing the voltage using resistors, power consumption can be reduced.

又デコーダが1個で済むためにICチップ面積を小さく
、コネクタやワイヤボンデインの数も大幅に縮少させ信
頼性を向上させることができる。
Furthermore, since only one decoder is required, the IC chip area can be reduced, and the number of connectors and wire bonders can be greatly reduced, thereby improving reliability.

又等価的に交流駆動であるために液晶の寿命を永く保つ
ことを可能にするなど種々の効果を奏する。
Furthermore, since it is equivalently driven by alternating current, it has various effects such as making it possible to maintain the life of the liquid crystal for a long time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例の全体のブロック構成図、第2
図はゲート制御信号発生回路図、第3図は第2図の各信
号の波形図、第4図はセグメント電極及び桁電極駆動回
路のブロック図、第5図は第4図の駆動回路の各部信号
の波形図、及びマトリックス電極における選択点及び非
選択点の波形図、第6図はマトリックス電極の駆動回路
のスイチ状態図である。 1・・・・・・発振回路、2・・・・・・分周回路、3
・・・・・・カウンタ回路、4・・・・・・ゲート回路
、5・・・・・・デコーダ、6・・・・・・セグメント
電極駆動回路、7・・・・・・液晶表示装置、8・・・
・・・ゲート信号発生回路、9・・・・・・桁電極駆動
回路、10・・・・・・昇圧回路、11・・・・・・レ
ベルシフタ、12・・・・・・直流電源、13・・・・
・・AND回路、14・・・・・・シフトレジスタ、T
G、〜TG、。 ・・・・・・トランスミッションゲート、SX1.SX
2.SYl。 SX2・・・・・・スイッチ、・・・・・・ゲート制御
信号、C−1・・・・・・セグメント電極制御回路、C
−2・・・・・・桁電極制御回路。
FIG. 1 is an overall block diagram of an embodiment of the present invention, and FIG.
The figure is a diagram of the gate control signal generation circuit, Figure 3 is a waveform diagram of each signal in Figure 2, Figure 4 is a block diagram of the segment electrode and digit electrode drive circuit, and Figure 5 is each part of the drive circuit in Figure 4. A signal waveform diagram, a waveform diagram of selected points and non-selected points in the matrix electrode, and FIG. 6 is a switch state diagram of the matrix electrode drive circuit. 1... Oscillation circuit, 2... Frequency dividing circuit, 3
... Counter circuit, 4 ... Gate circuit, 5 ... Decoder, 6 ... Segment electrode drive circuit, 7 ... Liquid crystal display device , 8...
... Gate signal generation circuit, 9 ... Digit electrode drive circuit, 10 ... Boost circuit, 11 ... Level shifter, 12 ... DC power supply, 13・・・・・・
...AND circuit, 14...Shift register, T
G,~TG,. ...Transmission gate, SX1. SX
2. SYl. SX2...Switch,...Gate control signal, C-1...Segment electrode control circuit, C
-2... Digit electrode control circuit.

Claims (1)

【特許請求の範囲】 1 複数個の横電極及び複数個の縦電極をマトリックス
状に配列し、前記横電極と前記縦電極の交叉点で表示せ
しめるマトリックス型表示装置において、半周期間第1
の電圧レベルVDDと他の半周期に前記第1の電圧より
高い第2電圧レベル2VDDを持つ第1の信号と:前記
第1の信号に同期して半周期間前記第2の電圧レベルよ
り高い第3の電圧レベル3VDDと他の半周期0VDD
である第2の信号と:前記第1の信号に同期し且つ逆相
の第3の信号と:前記第2の信号に同期し且つ逆相の第
4の信号を用い、前記第1及び第2の信号を横電極(又
は縦電極)のスイッチ群に接続し、又前記第3及び第4
の信号を縦電極(又は横電極)のスイッチ群に接続し、
制御信号により前記スイッチ群を操作し選択点にはしき
い値電圧以上の電圧を印加し、非選択点及び半選択点に
はしきい値以下の電圧を印加することを特徴とするマト
リックス型表示装置。 2、特許請求の範囲第1項記載のマトリックス型表示装
置において、前記第1の電圧レベルVDD第2のtEレ
ベル2VDD、及び第3の電圧レベル3VDDの各電圧
レベルを昇圧回路の出力端からしることを特徴とするマ
トリックス型表示装置。
[Scope of Claims] 1. In a matrix type display device in which a plurality of horizontal electrodes and a plurality of vertical electrodes are arranged in a matrix and display is performed at the intersections of the horizontal electrodes and the vertical electrodes,
a first signal having a voltage level VDD of 2VDD and a second voltage level 2VDD higher than the first voltage in another half cycle; 3 voltage level 3VDD and other half period 0VDD
a second signal that is synchronized with the first signal and has an opposite phase; and a fourth signal that is synchronized with the second signal and has an opposite phase; The second signal is connected to the switch group of horizontal electrodes (or vertical electrodes), and the third and fourth signals are connected to the switch group of horizontal electrodes (or vertical electrodes).
Connect the signal to the switch group of vertical electrodes (or horizontal electrodes),
A matrix type display characterized in that the switch group is operated by a control signal to apply a voltage higher than a threshold voltage to selected points and a voltage lower than the threshold voltage to non-selected points and half-selected points. Device. 2. In the matrix type display device according to claim 1, each voltage level of the first voltage level VDD, the second tE level 2VDD, and the third voltage level 3VDD is connected to the output terminal of the booster circuit. A matrix type display device characterized by:
JP13140774A 1974-11-14 1974-11-14 Matrix type display device Expired JPS5821713B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13140774A JPS5821713B2 (en) 1974-11-14 1974-11-14 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13140774A JPS5821713B2 (en) 1974-11-14 1974-11-14 Matrix type display device

Publications (2)

Publication Number Publication Date
JPS5156662A JPS5156662A (en) 1976-05-18
JPS5821713B2 true JPS5821713B2 (en) 1983-05-02

Family

ID=15057240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13140774A Expired JPS5821713B2 (en) 1974-11-14 1974-11-14 Matrix type display device

Country Status (1)

Country Link
JP (1) JPS5821713B2 (en)

Also Published As

Publication number Publication date
JPS5156662A (en) 1976-05-18

Similar Documents

Publication Publication Date Title
EP0597536A2 (en) Active matrix display devices
JPH0473845B2 (en)
US4386351A (en) Method and system for two-dimensional traveling display and driver circuits therefor
US4019178A (en) CMOS drive system for liquid crystal display units
JPS58151719A (en) Pulse generating circuit
JPS59116790A (en) Driving circuit for matrix type display
JP3150098B2 (en) Liquid crystal drive
US4356483A (en) Matrix drive system for liquid crystal display
US4429304A (en) Display driving device
KR20020032052A (en) Low-power column driving method for liquid crystal display
JPS5821713B2 (en) Matrix type display device
US5335254A (en) Shift register system for driving active matrix display
JPH02210323A (en) Driving circuit for matrix circuit and clock forming device for controlling its driving circuit
JP2734570B2 (en) Liquid crystal display circuit
US4538145A (en) Data transfer control device
JP2904821B2 (en) Integrated circuits for driving display elements
US4070664A (en) Key controlled digital system having separated display periods and key input periods
CN108335680A (en) display driving system
JPS60225894A (en) Sequential selection circuit
EP0599622B1 (en) A driving circuit for driving a display apparatus and a method for the same
JP3266245B2 (en) Drive circuit for image display device
JPH10326089A (en) Driving circuit for display device
JP2628760B2 (en) Display drive
JP2569476B2 (en) LCD drive display
JPH05108034A (en) Multi-gradation liquid crystal display device