JPS58214927A - Device cross call device - Google Patents
Device cross call deviceInfo
- Publication number
- JPS58214927A JPS58214927A JP9765982A JP9765982A JPS58214927A JP S58214927 A JPS58214927 A JP S58214927A JP 9765982 A JP9765982 A JP 9765982A JP 9765982 A JP9765982 A JP 9765982A JP S58214927 A JPS58214927 A JP S58214927A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- signal
- cross call
- call
- controllers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】 発明の対象 本発明はデバイスクロスコール装置に関する。[Detailed description of the invention] object of invention The present invention relates to a device cross-call device.
従来技術
第１図に示すデバイスクロスフールの構成において、１
．２、ｎは系１、系２、系ｎのコントローラ、３はデバ
イスクロスコール、Ｂ１、Ｂ２、Ｂｎはレジスタである
。糸１で専有されていたデバイスクロスコール３に対し
系２から起動をかけられた場合、使用中を系２に対し報
告し、デバイスの動作完によってビジー・ツー＠ ７
！Ｊ−（Ｂｕｓｙ ｔｏ Ｆｒｅｅ）割込を系２にかけ
る・。Prior Art In the configuration of the device crosshair shown in FIG. 1, 1
．． 2 and n are controllers of system 1, system 2, and system n, 3 is a device cross call, and B1, B2, and Bn are registers. When device cross call 3, which was exclusively used by thread 1, is activated from system 2, it reports that it is in use to system 2, and when the device completes operation, it becomes busy two @ 7.
! Place a J- (Busy to Free) interrupt on system 2.
以前に使用中を報告したか否かはデバイスクロスコール
側で記憶しデバイス動作完によって使用中を報告した系
２に対してＢｕｓｙ ｔｏ Ｆｒｅｅ 信号により糸１
での専有状態が解除されたことを伝達していた。デバイ
スクロスコール側で使用中を報告したか否かを記憶Ｔる
のは、ハードウェアが複雑となる。Whether or not the device was previously reported as being in use is stored on the device cross-call side, and the Busy to Free signal is sent to thread 1 for system 2, which has reported that it is in use when the device operation is complete.
It communicated that the exclusive status of the site had been lifted. For the device cross call side to memorize whether or not the device is in use is reported, the hardware becomes complicated.
発明の目的
本発明の目的は八−ドウエアを簡素化したシステムを提
供Ｔることにある。OBJECTS OF THE INVENTION It is an object of the present invention to provide a system that simplifies eight-domain hardware.
本発明はデバイスクロスコールのＢｕｓｙ ｔ。The present invention is a device cross-call Busyt.
Ｆｒｅｅ 割込を制御するためマイクロプログラム制
御のコントローラ側で、使用中を報告されたかどうかを
記憶しておき、コントローラ側がデバイスクロスコール
の他系からの解放によつてＢｕｓｙ ｔｏ Ｆｒｅｅ
割込の制御を行なうようにするためのデバイスコール
装置に特徴を有する。Free To control interrupts, the microprogram-controlled controller memorizes whether or not it is reported as busy, and the controller side issues a Busy to Free by releasing a device cross call from another system.
The present invention is characterized by a device call device for controlling interrupts.
発明の実施例
第２図に本発明の一実施例であるデバイスクロスコール
制御方式の構成を示す。デバイス４はデバイスクロスコ
ール３を介してマイクロプログラム制御のコントローラ
１．２の２台に接続されている。第Ｓ図により本発明の
動作について以下に説明する。Embodiment of the Invention FIG. 2 shows the configuration of a device cross call control system which is an embodiment of the invention. The device 4 is connected via a device cross call 3 to two microprogram-controlled controllers 1 and 2. The operation of the present invention will be explained below with reference to FIG.
まずデバイネコ−Ａ１５がいずれの系にも専有されてい
ない場合、コントローラ１に専有されていることを記憶
しているフリップフロップ１３及びコントローラ２に専
有されていることな記憶しているフリラグフロッグ１４
共にリセットされており、デバイス制御信号の出力１０
がＡＮＤゲー）２１．２０１介しコントローラ１．２に
伝達される。本制御信号１０はデバイスが動作中でない
時は高（′Ｈ／）レベルであり、デバイスクロスコー；
がいずれの系にも専有されていなし）場合、コントロー
ラ１．２への制御信号の出力２２−１１は′Ｈルベルと
なる。First, if Debyneco-A15 is not exclusively used by any system, the flip-flop 13 remembers that it is exclusively used by the controller 1 and the free lag frog 14 remembers that it is exclusively used by the controller 2.
Both are reset and the device control signal output 10
is transmitted to the controller 1.2 via the AND game) 21.201. This control signal 10 is at a high ('H/) level when the device is not in operation;
is not occupied by any system), the output 22-11 of the control signal to the controller 1.2 is 'H level.
次にコントローラ１からデバイスを専有する要求が来た
場合について説明する。コントローラ１はデバイスを専
有するためにデバイスクロスコール３に対しリザーブ信
号５を出力する。Next, a case where a request to exclusively use a device is received from the controller 1 will be described. The controller 1 outputs a reserve signal 5 to the device cross call 3 in order to monopolize the device.
デバイスクロスコール３はコントローラ２で専有されて
いない条件７でコントローラ１に対してリザーブド信号
６を応答すると共に、７リツブフロツブ１５ナセツトし
てコントローラ１に専有されたことを記憶しておく。ま
たデバイスクロスフール３はフリップフロラフ１３０セ
ツトによりＡＮＤゲート２０を閉じ、コントローラ２に
対するデバイス制御信号の出力１１Ｑ’Ｌ“レベルにす
る。The device cross call 3 responds with a reserved signal 6 to the controller 1 under condition 7, which is not exclusive to the controller 2, and also sets the 7 rib flop 15 to remember that it is exclusive to the controller 1. Further, the device crosshair 3 closes the AND gate 20 by setting the flipflop 130, and sets the device control signal output 11Q'L" level to the controller 2.
この状態でコントローラ２側からデバイスを専有しよう
とした場合について説明する。コントローラ２はデバイ
スな専有するためデバイスクロスコール３に対してリザ
ーブ信号８を出力−４る。デバイスクロスコール５はコ
ントローラ１に専有されているためＮＡＮＤゲート１７
からビジィ信号９を応答する。コントローラ２はビジィ
信号９を応答されるとプログラムに対してデバイス使用
中を報告する。デバイスの動作が終了し、コントローラ
１がデバイスを解放する時には、コントローラ１がデバ
イスコール３に対してリリース信号１２を出力する。デ
バイスクロスコール３はリリース信号１２により７リツ
プフロツ７”１５にリセットし、コントローラ２に対し
ては、デバイス制御信号の出力１１を′Ｈルベルにする
。コントローラ２のマイクロプログラムはデバイスクロ
スコール６からビジィ信号゛を応答された後は、デバイ
ス制御信号の出力１１を監視し本信号力いＨ″レベルな
った時デバイスがコントローラ１から解放されたとして
、Ｂｕｓｙｔｏ Ｆｒｅｅ の割込みをプログラムに
報告する。A case where the controller 2 tries to monopolize the device in this state will be described. The controller 2 outputs a reserve signal 8 to the device cross call 3 in order to exclusively use the device. Since device cross call 5 is exclusive to controller 1, NAND gate 17
A busy signal 9 is responded from. When the controller 2 receives the busy signal 9, it reports to the program that the device is in use. When the operation of the device is completed and the controller 1 releases the device, the controller 1 outputs a release signal 12 in response to the device call 3. The device cross call 3 is reset to 7"15 by the release signal 12, and the device control signal output 11 to the controller 2 is set to 'H level. The microprogram of the controller 2 is activated from the device cross call 6. After receiving the signal "," it monitors the device control signal output 11, and when this signal reaches the H" level, it determines that the device has been released from the controller 1 and reports a Busyto Free interrupt to the program.
以上の説明はまずコントローラ１でデバイスが専有され
た後でコントローラ２がデバイスな専有しようとした゛
場合についての説明であるが逆の場合も全く同様である
ので省略するが、１２がリリース信号、２３がビジィ信
号、２４がリザーブド信号である。The above explanation is first about the case where the controller 2 attempts to monopolize the device after the device has been monopolized by the controller 1, but since the reverse case is exactly the same, it will be omitted, but 12 is the release signal, 23 is a busy signal, and 24 is a reserved signal.
発明の効果
本発明によりマイクロプログラム制御のコントローラと
ハードウェア制御のデバイスクロスコーＡ／ｆ有するシ
ステムにおいて、Ｂｕｓｙ ｔ。Effects of the Invention The present invention provides a system having a microprogram-controlled controller and a hardware-controlled device crosscoat A/f.
Ｆｒｅｅ １１１１込の制御をコントローラのマイク
ロプログラムで行なうことができ、デバイスクロスコー
ル何で使用中応答を記憶しておくレジスタが不要となる
ためハードウェアが簡素化できる。Control including the Free 1111 can be performed by a microprogram of the controller, and the hardware can be simplified because there is no need for a register to store a busy response for a device cross call.
第１図は従来例な示す図、第２図は本発明の一％施例の
構成を示す図、第３図はデバイスクロスコールの具体的
回路を示す図である。
１および２・・・コントローラ、
３・・・デバイスクロスコール装置、
ｔ・・・デバイス、
１！Ｉおよび１４・・・７リツプフロツプ。
什理人番理＋ 蒲 １）ｒｔへ勾曹
才 １ 図
才 ２ 図FIG. 1 is a diagram showing a conventional example, FIG. 2 is a diagram showing a configuration of a 1% embodiment of the present invention, and FIG. 3 is a diagram showing a specific circuit of a device cross call. 1 and 2...Controller, 3...Device cross call device, t...Device, 1! I and 14...7 lipflops. Shirijin Banri + Fu 1) RT to Koso Sai 1 Zuzai 2 Diagram
Claims (1)
１台のデバイスを制ａＴるためにコントローラとデバイ
スの間に付加されるデバイスクロスコール装置において
、コントローラ対応に設けられ、対応のコントローラが
デバイスを専用しているかを示す記憶手段と、各コント
ローラからの専用要求に対して他のコントローラに対応
する記憶手段の表示に応じてリザーブ信号あるいはビジ
ー信号を返す手段と、他のコントローラに対応する記憶
手段とデバイスの状態に基づく信号をコントローラに送
る手段とからなるデバイスクロスコール装置。In a device cross-call device added between a controller and a device in order to control one device from two or more microprogram-controlled controllers, a device is provided corresponding to the controller, and the corresponding controller dedicates the device. a memory means for indicating whether the controller is present, a means for returning a reserve signal or a busy signal in response to a dedicated request from each controller in response to an indication in the memory means corresponding to the other controller, and a memory means and device corresponding to the other controller. and means for sending state-based signals to the controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9765982A JPS58214927A (en) | 1982-06-09 | 1982-06-09 | Device cross call device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9765982A JPS58214927A (en) | 1982-06-09 | 1982-06-09 | Device cross call device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58214927A true JPS58214927A (en) | 1983-12-14 |
Family
ID=14198188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9765982A Pending JPS58214927A (en) | 1982-06-09 | 1982-06-09 | Device cross call device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214927A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149258A (en) * | 1984-08-17 | 1986-03-11 | Fanuc Ltd | Input/output control system of external memory |
-
1982
- 1982-06-09 JP JP9765982A patent/JPS58214927A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149258A (en) * | 1984-08-17 | 1986-03-11 | Fanuc Ltd | Input/output control system of external memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934232A (en) | Interprocessor communication apparatus for a data processing system | |
| US4737932A (en) | Processor | |
| EP0130593A2 (en) | Shared resource lockout apparatus | |
| JPS5812611B2 (en) | Data Tensou Seigiyohoushiki | |
| CA1217280A (en) | Retry mechanism for releasing control of a communications path in a digital computer system | |
| EP0443557B1 (en) | Interrupt controller capable of realizing interrupt nesting function | |
| JPS60112164A (en) | Dynamically alterable interrupt preference circuit | |
| JPS6112586B2 (en) | ||
| JP2978539B2 (en) | Data transfer control device | |
| US4371926A (en) | Input/output information indication system | |
| JPS58214927A (en) | Device cross call device | |
| JPS5836381B2 (en) | shared memory controller | |
| JPS6019819B2 (en) | Bus right control method | |
| JPS593775B2 (en) | Bus request processing unit | |
| JPH0226904B2 (en) | ||
| JPS59189435A (en) | Data transfer control device | |
| JPS6033654A (en) | Inter-microprocessor data transferring system | |
| JPS6273358A (en) | Control method for microcomputer and its peripheral device | |
| SU833076A2 (en) | Block-multiplexing channel | |
| JPS6388666A (en) | Bus arbitration controller | |
| JPH0374751A (en) | Input/output controller | |
| JPS6210757A (en) | Processor control system | |
| JPS6269352A (en) | Microprocessor | |
| JPS6048780B2 (en) | multi timer device | |
| JPS61101867A (en) | Interruption controlling system for duplex processor |