JPS58211189A - Ｐｄｐ駆動回路 - Google Patents
Ｐｄｐ駆動回路Info
- Publication number
- JPS58211189A JPS58211189A JP57093047A JP9304782A JPS58211189A JP S58211189 A JPS58211189 A JP S58211189A JP 57093047 A JP57093047 A JP 57093047A JP 9304782 A JP9304782 A JP 9304782A JP S58211189 A JPS58211189 A JP S58211189A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- drive
- drive circuit
- drive input
- selected cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はＦＤＰ等交流ガス放電を用いる駆動回路に関す
るものである。
るものである。
（２）従来技術と問題点
交流がス放電を用いるＰＤＰの従来の駆動回路を第１図
に示す。第１図においてＱｌはアップ側駆動トランジス
タでＦＤＰセル群に対して１個設けられる。（ｈｔ ＊
Ｑｉｇ ＋・・・＋Ｑｓｎはダウン側駆動トランジス
タでＰＤＰの各セルに対応して１個づつ設けられている
。トランジスタＱ１は第２図（＆）のごときアップ側の
信号を入力してオンとなり高圧電位ＶＤＤを出力する。
に示す。第１図においてＱｌはアップ側駆動トランジス
タでＦＤＰセル群に対して１個設けられる。（ｈｔ ＊
Ｑｉｇ ＋・・・＋Ｑｓｎはダウン側駆動トランジス
タでＰＤＰの各セルに対応して１個づつ設けられている
。トランジスタＱ１は第２図（＆）のごときアップ側の
信号を入力してオンとなり高圧電位ＶＤＤを出力する。
トランジスタＱｓｔ ｒ Ｑｉｇ ＋・・・Ｑ２ｎ。
については選択されたセルにのみ第２図（ｂ）のごとき
ダウン側信号を入力してオンとなシ接地状態となる。ア
ップ側信号とダウン側信号をかくのごとく繰返し入力す
ると第２図（ｃ）のごとき交流電圧波形をうる。
ダウン側信号を入力してオンとなシ接地状態となる。ア
ップ側信号とダウン側信号をかくのごとく繰返し入力す
ると第２図（ｃ）のごとき交流電圧波形をうる。
かくのごと〈従来は第１図に示すごとくアップ側駆動回
路（ダウン側駆動回路でもよい）を共通化してダウン側
駆動回路（またはアップ側の駆動回路）の非選択セルに
関するトランジスタは抵抗を通してクランプを行なうか
あるいは放電時とずれたタイミングでクランプを行って
いた。
路（ダウン側駆動回路でもよい）を共通化してダウン側
駆動回路（またはアップ側の駆動回路）の非選択セルに
関するトランジスタは抵抗を通してクランプを行なうか
あるいは放電時とずれたタイミングでクランプを行って
いた。
このためにＰＤＰの放電セルからの誘導ノイズを受けや
すく非選択セルが発光して動作電圧範囲をせばめていた
。
すく非選択セルが発光して動作電圧範囲をせばめていた
。
（３）発明の目的
以上の従来の欠点にかんがみ本発明は非選択セルが選択
放電セルからの誘導ノイズを受けないようにして動作電
圧範囲を広くしたＦＤＰ駆動回路を提供することを目的
とするものである。
放電セルからの誘導ノイズを受けないようにして動作電
圧範囲を広くしたＦＤＰ駆動回路を提供することを目的
とするものである。
（４）発明の構成
以上の目的は本発明によれば複数のセルに共通に接続さ
れアップ側（ダウン側）ドライブ入力信号を周期的に入
力して高圧（接地）電位を発生する駆動トランジスタと
、前記複数のセルに別々に接続され選択されたセルに対
してのみダウン側（アップ側）ドライブ入力信号を前記
アップ側（ダウン側）ドライブ入力信号よシ遅れたタイ
ミングで入力して接地（高圧）電位を発生する複数個の
トランジスタよりなり選択されたセルに対して交流がス
放電を行なうＦＤＰ駆動回路において、非選択セルの前
記アップ側（ダウン側）ドライブ入力信号に選択された
ダウン側（アップ側）ドライブ入力信号と同じタイミン
グでドライブ入力信号を印加することを特徴とするＦＤ
Ｐ駆動回路を提供することによって達成される。
れアップ側（ダウン側）ドライブ入力信号を周期的に入
力して高圧（接地）電位を発生する駆動トランジスタと
、前記複数のセルに別々に接続され選択されたセルに対
してのみダウン側（アップ側）ドライブ入力信号を前記
アップ側（ダウン側）ドライブ入力信号よシ遅れたタイ
ミングで入力して接地（高圧）電位を発生する複数個の
トランジスタよりなり選択されたセルに対して交流がス
放電を行なうＦＤＰ駆動回路において、非選択セルの前
記アップ側（ダウン側）ドライブ入力信号に選択された
ダウン側（アップ側）ドライブ入力信号と同じタイミン
グでドライブ入力信号を印加することを特徴とするＦＤ
Ｐ駆動回路を提供することによって達成される。
（５）発明の実施例
以下本発明の実施例を図面により詳細に説明する。
一般に誘導ノイズの発生するのけ第２図（ｃ）の出力波
形の立下り部分である。したがって本発明の要旨とする
ところは非選択セルの駆動回路の出力段に選択セルのダ
ウン側入力信号と同じタイミングでアップ側入力信号を
加えて誘導ノイズの発生するタイミングにおいてクラン
プを行うことにある。第３図はアップ側信号駆動トラン
・ゾスタ（ｈｔ ＋Ｑｚｎの出力に選択セルのダウン側
入力信号と同じタイミングで信号を印加するトランジス
タＱ３１゜・・・Ｑｓｎの相互関係を示す。なお第４図
は第３図の回路の動作波形のタイミングチャートを示し
、第４Ｍにおいて（＾）は出力波形、（ｂ）および（ｃ
）は選択されたセルにおける駆動回路のアップ側および
ダウン側の入力波形、（ｄ）および（、）は非選択セル
における駆動回路のアップ側およびダウン側の入力波形
を示す。
形の立下り部分である。したがって本発明の要旨とする
ところは非選択セルの駆動回路の出力段に選択セルのダ
ウン側入力信号と同じタイミングでアップ側入力信号を
加えて誘導ノイズの発生するタイミングにおいてクラン
プを行うことにある。第３図はアップ側信号駆動トラン
・ゾスタ（ｈｔ ＋Ｑｚｎの出力に選択セルのダウン側
入力信号と同じタイミングで信号を印加するトランジス
タＱ３１゜・・・Ｑｓｎの相互関係を示す。なお第４図
は第３図の回路の動作波形のタイミングチャートを示し
、第４Ｍにおいて（＾）は出力波形、（ｂ）および（ｃ
）は選択されたセルにおける駆動回路のアップ側および
ダウン側の入力波形、（ｄ）および（、）は非選択セル
における駆動回路のアップ側およびダウン側の入力波形
を示す。
以上は非選択セルの出力段にアップ側入力信号を選択セ
ルのダウン側入力信号と同じタイミングで印加した場合
について説明したが、アップ０側とダウン側とを逆にし
て非選択セルのダウン側駆動回路に第４図（ｆ）のごと
く選択セルのアップ側入力信号と同じタイミングでクラ
ンプを行っても同様な効果を得ることは勿論である。
ルのダウン側入力信号と同じタイミングで印加した場合
について説明したが、アップ０側とダウン側とを逆にし
て非選択セルのダウン側駆動回路に第４図（ｆ）のごと
く選択セルのアップ側入力信号と同じタイミングでクラ
ンプを行っても同様な効果を得ることは勿論である。
第５図は本発明を実施するだめの回路の１実施例のブロ
ック図を示し、図において１１はクロックパルス発生器
、１２はセグメントデコーダ、１３はクラングツやルス
発生器、１４χ、１４ｙｉｔ。
ック図を示し、図において１１はクロックパルス発生器
、１２はセグメントデコーダ、１３はクラングツやルス
発生器、１４χ、１４ｙｉｔ。
桁方向、セグメント方向ドライバ駆動回路、１５Ｘ。
１５ｙは桁方向およびセグメント方向ドライバ、１６は
表示器をそれぞれ示す。なお第６図はドライバー駆動回
路１４ ｘ ＊ １４７とドライバ１５ｘ＋１５Ｆの一
部詳細回路を示し、同図においてトランジスタＱｓ
、Ｑ鵞は第３図のトランジスタＱ！１１・・・Ｑｓｎｒ
Ｑ２し・・・Ｑ！。に対応する。
表示器をそれぞれ示す。なお第６図はドライバー駆動回
路１４ ｘ ＊ １４７とドライバ１５ｘ＋１５Ｆの一
部詳細回路を示し、同図においてトランジスタＱｓ
、Ｑ鵞は第３図のトランジスタＱ！１１・・・Ｑｓｎｒ
Ｑ２し・・・Ｑ！。に対応する。
（６）発明の効果
以上詳細に説明したごとく、本発明によれば非選択時の
クランプを改良することによりＰＤＰの／’Ｐネルの誘
導の影響を防止し且つ動作電圧範囲の拡大をはかること
ができるので本発明の効果は頗る犬である。
クランプを改良することによりＰＤＰの／’Ｐネルの誘
導の影響を防止し且つ動作電圧範囲の拡大をはかること
ができるので本発明の効果は頗る犬である。
第１図は従来のＰＤＰ駆動回路の１例の回路図、第２図
は第１図の回路の動作を示す各部波形のタイムチャート
、第３図は本発明にかかるＦＤＰ駆動回路の１実施例の
回路図、第４図は第３図の回路の動作を示す各部波形の
タイムチャート、第５図は本発明の１実施例を示す全体
のブロック図、第６図は第５図のブロック図の部分的詳
細回路を示す。 図において１１はクロックパルス発生器、Ｉ２はセグメ
ントデコーダ、１３はクラングパルス発生器、１４ｘ、
１４ｙは指方向、セグメント方向ドライバ駆動回路、１
５ｘ、１５ｙは桁方向およびセグメント方向ドライバ、
１６は表示器をそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 率４面 （ （ｂ） ｕｐ １＋＋１１ ＋１ｒ ＋号−ローーロー
ーＬ−（ｃ）ｄｏｗｎ １ｌＩＩＩｌ：ｉ ＝ −一
１１−一。５−一、−−−−（ｆ）クツ／ブバルス
ｊＬ−一一−ローーーー」１−一一一一一第５回 力 第６菌
は第１図の回路の動作を示す各部波形のタイムチャート
、第３図は本発明にかかるＦＤＰ駆動回路の１実施例の
回路図、第４図は第３図の回路の動作を示す各部波形の
タイムチャート、第５図は本発明の１実施例を示す全体
のブロック図、第６図は第５図のブロック図の部分的詳
細回路を示す。 図において１１はクロックパルス発生器、Ｉ２はセグメ
ントデコーダ、１３はクラングパルス発生器、１４ｘ、
１４ｙは指方向、セグメント方向ドライバ駆動回路、１
５ｘ、１５ｙは桁方向およびセグメント方向ドライバ、
１６は表示器をそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 率４面 （ （ｂ） ｕｐ １＋＋１１ ＋１ｒ ＋号−ローーロー
ーＬ−（ｃ）ｄｏｗｎ １ｌＩＩＩｌ：ｉ ＝ −一
１１−一。５−一、−−−−（ｆ）クツ／ブバルス
ｊＬ−一一−ローーーー」１−一一一一一第５回 力 第６菌
Claims (1)
- 複数のセルに共通に接続されアップ側（ダウン側）ドラ
イブ入力信号を周期的に入力して高圧（接地）電位を発
生する駆動トランジスタと、前記複数のセルに別々に接
続され選択されたセルに対してのみダウン側（アップ側
）ドライブ入力信号を前記アップ側（ダウン側）ドライ
ブ入力信号より遅れたタイミングで入力して接地（高圧
）を位を発生する複数個のトランジスタよりなり選択さ
れたセルに対して交流ガス放電を行なうＦＤＰ駆動回路
において、非選択セルの前記アップ側（ダウン側）ドラ
イブ入力信号に選択されたダウン側（アップ側）ドライ
ブ入力信号と同じタイミングでドライブ入力信号を印加
することを特徴とするＦＤＰ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093047A JPS58211189A (ja) | 1982-06-02 | 1982-06-02 | Ｐｄｐ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093047A JPS58211189A (ja) | 1982-06-02 | 1982-06-02 | Ｐｄｐ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58211189A true JPS58211189A (ja) | 1983-12-08 |
Family
ID=14071587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57093047A Pending JPS58211189A (ja) | 1982-06-02 | 1982-06-02 | Ｐｄｐ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58211189A (ja) |
-
1982
- 1982-06-02 JP JP57093047A patent/JPS58211189A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2866073B2 (ja) | 電力を有効に使えるプラズマパネルの駆動方法及び駆動装置 | |
| US4724433A (en) | Matrix-type display panel and driving method therefor | |
| US10783816B2 (en) | Amplitude control main circuit, voltage supply modular circuit, display device and amplitude control method | |
| KR970076454A (ko) | 플라즈마 디스플레이 패널 구동 방법 및 이 구동 방법을 이용한 플라즈마 디스플레이 장치 | |
| EP0032196B1 (en) | A method and circuit for producing avalanche currents in a gas discharge display panel | |
| KR20050060954A (ko) | 액정표시장치의 게이트 구동장치 및 방법 | |
| KR970067083A (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| KR870008474A (ko) | 표시장치 | |
| KR960015361A (ko) | 플라즈마 디스플레이장치 | |
| US20210065603A1 (en) | Shift register and method of driving the same, gate driving circuit and display panel | |
| EP0588398A2 (en) | Active matrix display devices and methods for driving such | |
| US20200027382A1 (en) | Gate driver and display apparatus thereof | |
| US11017872B2 (en) | Gate driving circuit, display device and driving method | |
| WO2004013835A1 (en) | Method and circuit for driving a liquid crystal display | |
| JP2726070B2 (ja) | 表示装置をアドレス指定する装置及び方法 | |
| JP2001523847A (ja) | ディスプレイドライバ回路のピーク電流および帯域幅要件を低減するシステムおよび方法 | |
| KR900015052A (ko) | 플라즈마 디스플레이 패널의 스캔라인 구동 분리방법 | |
| JPS58211189A (ja) | Ｐｄｐ駆動回路 | |
| KR102460921B1 (ko) | 시프트레지스터 및 이를 포함하는 표시장치 | |
| KR940022149A (ko) | 액정 디스플레이 장치 | |
| JPH0219455B2 (ja) | ||
| JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| CN217506868U (zh) | 阵列基板行驱动电路及显示装置 | |
| KR970076456A (ko) | 펄스 폭 변조를 이용한 다중 라인 선택 전압 인가 방식의 큰휨 네마틱 액정 표시기(stn-lcd) 구동 회로 | |
| JPH08501888A (ja) | マトリクス型液晶セルのアドレス指定方法と光学変調装置 |