JPS58209781A - Movement of character on screen of image receiver - Google Patents

Movement of character on screen of image receiver

Info

Publication number
JPS58209781A
JPS58209781A JP57092619A JP9261982A JPS58209781A JP S58209781 A JPS58209781 A JP S58209781A JP 57092619 A JP57092619 A JP 57092619A JP 9261982 A JP9261982 A JP 9261982A JP S58209781 A JPS58209781 A JP S58209781A
Authority
JP
Japan
Prior art keywords
signal
line
characters
circuit
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57092619A
Other languages
Japanese (ja)
Other versions
JPS6349235B2 (en
Inventor
功 竹内
長沢 恒彦
七沢 正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EMI Records Japan Inc
Original Assignee
Toshiba Emi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Emi Ltd filed Critical Toshiba Emi Ltd
Priority to JP57092619A priority Critical patent/JPS58209781A/en
Publication of JPS58209781A publication Critical patent/JPS58209781A/en
Publication of JPS6349235B2 publication Critical patent/JPS6349235B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はテレビジョン受像機のブラウン管に映し出され
る文字がオーバーフローしたときに映し出されている文
字を移動させながら1行を削除し、新しい一行を映し出
すときに行移動が緩やかに行われるようにした受像機画
面上の文字移動方法に関する。
[Detailed Description of the Invention] The present invention deletes one line while moving the displayed characters when the characters displayed on the cathode ray tube of a television receiver overflow, and when displaying a new line, the line movement is gradual. This invention relates to a method for moving characters on a television receiver screen.

従来、ワードプロセッサ等において文字をブラウン管に
順次打ち出して、画面上の文字がオーバーフローすると
、最初の一行が画面上から消えて次の一行が打ち出され
て表示されるが、上記オーバーフローにより打ち出され
ている文字が一行ずつ移動するとき、瞬時に全ての行が
移動するため、見ている人が目的の表示にとまどい見失
ったりすることがあった。
Conventionally, when characters are printed one after another on a cathode ray tube using a word processor, etc., and the characters on the screen overflow, the first line disappears from the screen and the next line is printed and displayed. When moving one line at a time, all the lines moved instantly, which sometimes caused viewers to get confused and lose sight of what they were looking for.

本発明は叙上の点に鑑みて成されたもので、その目的と
するところは、デジタル回路にアナログによる時定数回
路を組合せ、行移動をこの時定数回路によって制御する
ようにしたので、行移動が緩やかに行われると共に回路
が簡単で安価に製作し得る受像機画面上の文字移動方法
を提供するにある。
The present invention has been made in view of the above points, and its purpose is to combine a digital circuit with an analog time constant circuit, and to control row movement by this time constant circuit. To provide a method for moving characters on a television receiver screen in which movement is performed slowly and the circuit is simple and can be manufactured at low cost.

次に本発明の一実施例を図面と共に説明する。Next, one embodiment of the present invention will be described with reference to the drawings.

第1図は磁気テープに文字信号を記録するための装置を
示し、1はテレビカメラ、2はモニタテレビ、3はテレ
ビカメラ1よりの文字信号の明暗を”i”、”o″に変
換するA/Dコンバータ、4は該A/Dコンバータ3よ
りの画素信号を直列−並列変換する直並列シフトレジス
タ、5はビデオ同期信号発生器、6はクロック発生器、
7はライトアドレスカウンタにして、ビデオ同期信号発
生器5からの信号とクロック発生器6からのクロックで
割り出して8画素毎にラッチパルスを直並列シフトレジ
スタ4に送ると共にアドレス切換器9にライトアドレス
を送る。8はアドレス切換器9よりの出力で直並列シフ
トレジスタ4よりの8画素を記憶するRAM、9はライ
トアドレスカウンタ7よりの出力+RAM8に8画素毎
に記憶させ、リードアドレスカウンタ13よるの出力で
記憶された8画素毎を読み出させるRAM切換器、10
はRAM8よりの画素信号を並列−直列変換する並直列
シフトレジスタ、11は変調器にして、画素“0”を例
えば300011zの一波に、画素“1″を例えば60
00Hzの2波に変調する。1は記録用ヘッドを含む録
音機、13は録音用クロック発生器16よりのクロック
によりアドレス切換器9を切換えるリードアドレスカウ
ンタ、14はシステムコントローラにして、操作盤15
を操作32画素用のブランク(無記録部分)を作成し、
・および記録スタート、ストップ等を制御する。16は
300011zのクロックを発生する録音用クロック発
生器である。
Figure 1 shows a device for recording character signals on a magnetic tape, 1 is a television camera, 2 is a monitor television, and 3 is a device that converts the brightness of the character signal from the television camera 1 into "i" and "o". An A/D converter; 4 is a serial-parallel shift register that converts pixel signals from the A/D converter 3 into serial-parallel; 5 is a video synchronization signal generator; 6 is a clock generator;
7 is a write address counter, which is determined by the signal from the video synchronization signal generator 5 and the clock from the clock generator 6, and sends a latch pulse to the serial/parallel shift register 4 every 8 pixels, and also outputs a write address to the address switch 9. send. 8 is the output from the address switcher 9, which is the RAM that stores the 8 pixels from the serial/parallel shift register 4; 9 is the output from the write address counter 7, which stores every 8 pixels in the RAM 8; and the output from the read address counter 13. RAM switcher for reading every 8 pixels stored, 10
1 is a parallel-to-serial shift register that converts pixel signals from RAM 8 from parallel to serial, and 11 is a modulator that converts pixel "0" into one wave of, for example, 300011z, and pixel "1" into, for example, 60
Modulates into two waves of 00Hz. 1 is a recorder including a recording head; 13 is a read address counter that switches the address switch 9 according to a clock from a recording clock generator 16; 14 is a system controller; an operation panel 15;
Create a blank (unrecorded area) for 32 pixels,
・And control recording start, stop, etc. 16 is a recording clock generator that generates a clock of 300011z.

次に上記した構成に基いて動作を説明するに、先ずテレ
ビカメラ1をビデオ同期信号発生器5で発生すMy 5
 M )Izで同期運転し、8行の歌詩の書いである゛
歌詩カードをモニタテレビ2を見ながら位置決めして撮
影する。
Next, to explain the operation based on the above configuration, first, the video synchronization signal generator 5 generates a signal for the television camera 1.
M) Operate synchronously with Iz, position and photograph the poem card, which has an 8-line poem written on it, while looking at monitor TV 2.

この場合、クロック発生器6で、工水平走査中256個
(32X8行)に相当するクロックを作り、文字の明暗
を“1”、“0”にA/Dコンバータ3で変換し、1行
の横1列を画素数32個、上から下へ192列、計61
44個の画素に順序正しく分解する。分解された画素は
直並列シフトレジスタ4に送られ、8画素毎に蓄え直列
→並列変換されて一度は送出されRAM8に送られる。
In this case, the clock generator 6 generates clocks corresponding to 256 clocks (32 x 8 lines) during horizontal scanning, and the A/D converter 3 converts the brightness of the characters into "1" and "0". 32 pixels per horizontal row, 192 columns from top to bottom, total 61
Decompose into 44 pixels in order. The decomposed pixels are sent to the serial/parallel shift register 4, where they are stored every 8 pixels, converted from serial to parallel, and sent out once to be sent to the RAM 8.

一方、ライトアドレスカウンタ7では、ビデオ同期信号
発生器5からの信号と、クロックがら割り出して8画素
毎にランチパルスをシフトレジスタに送ると共にライト
アドレスをアドレス切換器9に送る。
On the other hand, the write address counter 7 sends a launch pulse to the shift register every 8 pixels based on the signal from the video synchronizing signal generator 5 and the clock, and also sends the write address to the address switch 9.

なお、5MHzのクロックで分解した画素信号は周波数
が高く、そのま真では磁気テープに記録できないので、
音声帯域周波数の文字信号に変換する。文字信号の周波
数は再生時の文字形成速度によって決まるので、例えば
受像機の画面上に1行を2〜3秒で形成しようとすると
、必要な周波数は、6144−)3=2048Hzから
6144+2秒−3072Hzの範囲になる。これは通
常の磁気テープの安定再生周波数3000Hz付近であ
るためクリアな映像が期待できる。
Note that the pixel signals separated by a 5MHz clock have a high frequency and cannot be recorded directly on magnetic tape.
Convert to character signal of voice band frequency. The frequency of the character signal is determined by the speed at which characters are formed during playback, so for example, if one line is to be formed on the screen of a television receiver in 2 to 3 seconds, the required frequency will be 6144-)3=2048Hz to 6144+2 seconds- It will be in the range of 3072Hz. Since this is around 3000 Hz, the stable playback frequency of normal magnetic tape, clear images can be expected.

そしてこの3000Hzのクロックを録音用クロック発
振器16により作り、操作盤15でシステムコントロー
ラ14を制御し、録音機12の録音スタート、ストップ
操作で、アドレス切換器9を制御し、リードアドレスカ
ウンタ13で録音用のクロックにより作イたリードアド
レスとライトアドレスを切換えて、RAM8より画素信
号を読み取り並直列シフトレジスタ10で並列−直列変
換し、録音用クロック発生器16よりのクロックのタイ
ミングで取り出し、変ill器11で画素“O″は30
00Hzの一波に、画素“1″は600011zの2波
に変調して録音機12に送出する。従って磁気テープに
は文字信号が記録される。
This 3000Hz clock is generated by the recording clock oscillator 16, the system controller 14 is controlled by the operation panel 15, the address switch 9 is controlled by recording start and stop operations of the recorder 12, and the read address counter 13 starts recording. The pixel signals are read from the RAM 8, converted from parallel to serial by the parallel/serial shift register 10, taken out at the timing of the clock from the recording clock generator 16, and changed. Pixel “O” in device 11 is 30
The pixel "1" modulates one wave of 00 Hz into two waves of 600011 Hz and sends them to the recorder 12. Therefore, character signals are recorded on the magnetic tape.

ところで上記した動作のみでは、単に連続して画素信号
が送り出されるだけであり、文字を再生するためその区
切り、改行命令、文字クリヤ命令も記録しなければなら
ない。
By the way, with the above-mentioned operation alone, pixel signals are simply sent out continuously, and in order to reproduce characters, their delimiters, line feed commands, and character clear commands must also be recorded.

そこで、従来一般に使用されているこの種合金をデジタ
ルビットで記録したのでは、命令解読回路が複雑で高価
になってしまうため、記録信号に中断の時間(無記録部
分のブダンク)を設け、その時間の長さにより、各種の
命令を解読する方式を採用した。すなわち、2波ブラン
クを32画素の区切りに、0.5秒のブランクを改行命
令に、1秒以上のブランクをRAM8のクリヤ命令とし
て記録信号に挿入する。具体的には32画素のブランク
はシステムコントローラ14で発生し、ブランク2波分
を停止することにより作る。また改行命令用、クリヤ命
令用のブランクは操作盤15に設けられた専用の操作釦
を押すことにより、変調器11よりの信号を各時間に対
応した時間だけミューティングすることにより作る。そ
してこの方法によれば、記録信号にドロップアウトがあ
っても画面が歪むか、行変更が行われる程度で実用上問
題は生ぜず、回路が簡単で装置として簡単なものができ
る。
Therefore, if this type of alloy, which has been commonly used in the past, was recorded with digital bits, the instruction decoding circuit would be complicated and expensive, so an interruption time (budunk in the unrecorded part) was provided in the recorded signal. Depending on the length of time, a method was adopted to decipher various instructions. That is, two-wave blanks are inserted into the recording signal at intervals of 32 pixels, blanks of 0.5 seconds are inserted as line feed commands, and blanks of 1 second or longer are inserted as RAM 8 clear commands into the recording signal. Specifically, a 32-pixel blank is generated by the system controller 14 and is created by stopping two blank waves. Further, blanks for line feed commands and clear commands are created by pressing a dedicated operation button provided on the operation panel 15 and muting the signal from the modulator 11 for a time corresponding to each time. According to this method, even if there is a dropout in the recorded signal, no practical problem occurs except that the screen is distorted or lines are changed, and the circuit is simple and the device is simple.

返し、磁気テープの第1チヤンネルのカラオケに合わせ
て第2チヤンネルに文字信号を記録する。
In turn, a character signal is recorded on the second channel of the magnetic tape in synchronization with the karaoke on the first channel.

以上が磁気テープへの信号記録方法についての説明であ
るが、以下このように記録された磁気テープの再生方法
を第2図と共に説明する。
The above is a description of the method of recording signals on a magnetic tape. Below, a method of reproducing a magnetic tape recorded in this manner will be described with reference to FIG. 2.

17は磁気ヘッド、18はアンプ、19は文字信号検出
回路、20は該検出回路19よりの信号を直列→並列変
換する直並列シフトレジスタ、21はアンプ18よりの
信号中のクロック信号を検出するクロック再生回路、2
2は該再生回路21よりのクロックで32画素毎に区切
りを付けるための32画素カウンタ、23は改行ブラン
ク検出回路26よりの出力で1行毎に区切りを付けるた
めの行カウンタ、24,25,26はアンプ18からの
信号中に含まれるRAMクリヤブランク、2波ブランク
、改行ブランクを夫々検出する検出回路、27はライト
アドレスとリードアドレスを8画素毎に切換えてRAM
33のアドレスを切換えるアドレス切換器、28は行カ
ウンタ23よ、りの打出力信号をカウントし7行目をカ
ウントすると出力を送出する7行目検出カウンタ、29
は7行目検出カウンタ28と改行ブランク検出回路26
よりの出力がアンド回路40を介して出力されると一行
ずつ画面上の行移動を行うためのアドレス信号を送出す
るスクロールカウンタ、30はビデオ同期用の5 M4
1zを発振する発振器、31はアドレスカウンタ、32
はスクロールカウンタ29で作られたアドレス信号とア
ドレスカウンタ31で作られたアドレス信号を加算する
加算器、33はRAM、34はRAM33で読み出され
た文字信号を並列−直列変換する並直列シフトレジスタ
、35は高周波変調回路、36は受像機である。37は
Vシンク、38はHシンクにして、この■シンクとHシ
ンク38で作られた同期信号はオア回路41を介して高
周波変調回路35に加えられる。
17 is a magnetic head, 18 is an amplifier, 19 is a character signal detection circuit, 20 is a serial/parallel shift register that converts the signal from the detection circuit 19 from serial to parallel, and 21 is for detecting a clock signal in the signal from the amplifier 18. Clock regeneration circuit, 2
2 is a 32 pixel counter for dividing every 32 pixels with the clock from the reproduction circuit 21; 23 is a line counter for dividing every line with the output from the line feed blank detection circuit 26; 24, 25, 26 is a detection circuit that detects the RAM clear blank, 2-wave blank, and line feed blank included in the signal from the amplifier 18, and 27 is a RAM that switches the write address and read address every 8 pixels.
28 is a 7th line detection counter that counts the output signal of RI from the row counter 23 and sends out an output when the 7th line is counted; 29
is the seventh line detection counter 28 and line feed blank detection circuit 26
30 is a scroll counter which sends an address signal for moving the screen line by line when the output is outputted through an AND circuit 40, and 30 is a 5M4 for video synchronization.
An oscillator that oscillates 1z, 31 is an address counter, 32
is an adder that adds the address signal generated by the scroll counter 29 and the address signal generated by the address counter 31, 33 is a RAM, and 34 is a parallel-to-serial shift register that converts the character signal read out by the RAM 33 from parallel to serial. , 35 is a high frequency modulation circuit, and 36 is a receiver. 37 is a V sync, and 38 is an H sync, and the synchronization signal generated by the ① sync and the H sync 38 is applied to the high frequency modulation circuit 35 via an OR circuit 41.

39は第3図に詳説する如き回路を有するスクロールコ
ントローラにして、行移動が一瞬の間に変更されると、
いままで読んでいた行がどれであったかとまどうのを防
止するために、行移動を緩やかに行わせるためのもので
ある。すなわち、改行信号をスクロールコントローラ3
9を介してHシンク38に加え、水平同期信号の間隙を
徐々に変化させることにより行う。
39 is a scroll controller having a circuit as detailed in FIG. 3, and when the line movement is changed in an instant,
This is to move the line slowly to prevent confusion about which line you have been reading. In other words, the line feed signal is sent to the scroll controller 3.
9 to the H sync 38, and by gradually changing the gap between the horizontal synchronizing signals.

以下第3図について説明する。Ql−C4はトランジス
タ、Rr  t RQ  t Cs は時定数回路を構
成する抵抗とコンデンサ、D+ は発光ダイオード、Z
はCdS等の受光素手、R3,C2は時定数回路を構成
する抵抗とコンデンサ、M+  、M2はワンショット
マルチである。
FIG. 3 will be explained below. Ql-C4 is a transistor, Rr t RQ t Cs is a resistor and a capacitor that constitute a time constant circuit, D+ is a light emitting diode, and Z
is a light-receiving bare hand such as CdS, R3 and C2 are resistors and capacitors that constitute a time constant circuit, and M+ and M2 are one-shot multiples.

次に動作について説明するに、今、画面が規定量の行数
(本実施例にあっては7行)に達すると7行目検出カウ
ンタ28よりローレベルの出力が送出されるので、トラ
ンジスタQ1はオフ状態となり、スクロール可能な状態
に待機する。そして改行ブランク検出回路26より改行
信号であるローレベルの出力が送出されると、トランジ
スタQ2はオフ状態となり、従って抵抗R1g Re 
、コンデンサC1より成る時定数回路の時定数により徐
々に発光ダイオードDへの電流が多くなる。従って受光
素子Z、抵抗R3%コン≠ンサC2から成る時定数回路
の時定数は小さくなり、水平同期信号の位置が相対的に
映像信号よりも前にずれることになり、画面はゆっくり
と右方に移動する。
Next, to explain the operation, when the screen reaches a predetermined number of lines (7 lines in this embodiment), a low level output is sent from the 7th line detection counter 28, so the transistor Q1 turns off and waits for scrolling. Then, when the line feed blank detection circuit 26 sends out a low level output as a line feed signal, the transistor Q2 turns off, and therefore the resistor R1g Re
, the current flowing to the light emitting diode D gradually increases due to the time constant of the time constant circuit made up of the capacitor C1. Therefore, the time constant of the time constant circuit consisting of light receiving element Z and resistor R3% capacitor C2 becomes smaller, and the position of the horizontal synchronization signal shifts relatively to the front of the video signal, and the screen slowly moves to the right. Move to.

そしてその後、改行信号が立上ると、トランジスタQ2
がオン状態となるので、コンデンサC1の電荷は瞬時に
放電されて、−1次のスクロールに備える。
After that, when the line feed signal rises, transistor Q2
is turned on, the charge in the capacitor C1 is instantly discharged to prepare for -1st order scrolling.

次に第2図の回路について動作を説明する。Next, the operation of the circuit shown in FIG. 2 will be explained.

上記した第1図に示す記録装置によって記録された磁気
テープを再生すると、文字信号は磁気へラド17によっ
て再生され、アンプ18で増幅されて所定のレベル値に
増幅される。そして増幅された文字信号中より、文字信
号とクロック信号およびブランク信号が分割される。文
字信号検出回路19で検出された3000Hzと600
0flzの文字信号は、直並列シフトレジスタ20で直
列−並列変換されてRAM33に記録される。クロック
再生回路21ではクロックのみを取出し、32画素カゲ
ンタ22および行カウンタ23を動作させ、夫々からR
AM33のためのライトアドレス信号を送り出す。そし
て2波ブランク検出回路で検出された信号は、32画素
カウンタ22を制御して、32画素毎に区切りを付ける
。改行ブランク検出回路26で約0.5秒のブランクが
検出されると、行カウンタ23を制御して一行毎に区切
りを付ける。RAMクリヤブランク検出回路24で1秒
以上のブランクが検出されると、RAM33をクリヤし
て受像機36の画面全体を消去する。
When a magnetic tape recorded by the above-mentioned recording apparatus shown in FIG. The amplified character signal is then divided into a character signal, a clock signal, and a blank signal. 3000Hz and 600Hz detected by character signal detection circuit 19
The character signal 0flz is serial-parallel converted by the serial-parallel shift register 20 and recorded in the RAM 33. The clock regeneration circuit 21 extracts only the clock, operates the 32-pixel counter 22 and the row counter 23, and outputs R from each.
Sends a write address signal for AM33. The signal detected by the two-wave blank detection circuit controls a 32-pixel counter 22 to divide the signal into 32-pixel units. When the line feed blank detection circuit 26 detects a blank of about 0.5 seconds, the line counter 23 is controlled to separate each line. When the RAM clear blank detection circuit 24 detects a blank for one second or more, the RAM 33 is cleared and the entire screen of the receiver 36 is erased.

一方7行目検出カウンタ28′で7行目が検出されると
、改行ブランク検出回路26よりの信号がスクロールカ
ウンタ29に送られ、−行ずつ画面上の行移動を行うた
めのアドレス信号を送る。また発振器30では、ビデオ
同期用の5 M Hzが発振されアドレスカウンタ31
に送られ、そこで作られたアドレス信号と、スクロール
カウンタ29で作られたアドレス信号を加算器32で加
算し、リードアドレスとしてアドレス切換器27に送ら
れる。そこでライトアドレスとリードアドレスを8画素
毎に切換えRAM33のアドレスをコントロールする。
On the other hand, when the seventh line is detected by the seventh line detection counter 28', a signal from the line feed blank detection circuit 26 is sent to the scroll counter 29, which sends an address signal for moving lines on the screen by - lines. . Also, the oscillator 30 oscillates 5 MHz for video synchronization, and the address counter 31
The adder 32 adds the address signal created there and the address signal created by the scroll counter 29, and sends it to the address switch 27 as a read address. Therefore, the address of the RAM 33 is controlled by switching the write address and read address every 8 pixels.

RAM33より読み出された文字信号は、並直列シフト
レジスタ34にて並列→直列変−換されて高周波変調回
路35に送られる。この高周波変調回路35において、
受像機26に映し出すためにVシンク37とHシンク3
8の回路で作られる同期信号が加えられて変調を行い文
字信号の映像を受像機36に映し出す。
The character signal read from the RAM 33 is converted from parallel to serial in a parallel-serial shift register 34 and sent to a high frequency modulation circuit 35. In this high frequency modulation circuit 35,
V sync 37 and H sync 3 to display on the receiver 26
A synchronizing signal generated by the circuit 8 is added to perform modulation, and an image of the character signal is displayed on the receiver 36.

一部スクロール方式は、従来スクロールする時に行が瞬
時に変更されてしまうため、今まで読んでいた行がどれ
かとまどってしまう。そこで緩やかにスクロールさせる
ために上記した第3図に示すようなスクロールコントロ
ーラ39を接続し、改行信号をスクロールコントローラ
39に通して、水平同期信号の間隙を徐々に変化させ、
これにより行移動を緩やかに行わせるようにした。そし
て行移動後は表示アドレスをシフトすると同時に同期信
号は元の状態に戻る。
Conventionally, with some scrolling methods, lines change instantly when scrolling, making it confusing as to which line you were reading up until now. Therefore, in order to cause gradual scrolling, a scroll controller 39 as shown in FIG.
This allows the rows to move more slowly. After the row movement, the synchronization signal returns to its original state at the same time as the display address is shifted.

ナオ上記した実施例は磁気テープについて説明したが、
これはオーディオディスクにも応用できることは勿論で
ある。
Nao: The above embodiment described magnetic tape, but
Of course, this can also be applied to audio discs.

また本実施例にあっては、カラオケ用の文字表示につい
て説明したが、ワードプロセッサの如く順次文字が映し
出され、画面がオーバーフローしたときに一行毎に移動
するものであれば利用できる。
Further, in this embodiment, a character display for karaoke has been described, but any display that displays characters sequentially like a word processor and moves line by line when the screen overflows can be used.

本発明は上記したように、デジタルで処理された画素信
号により文字が順次映し出される方式の文字表示方式に
おいて、画面上の文字がオーバーフローしたときにアナ
ログ回路による時定数回路に改行命令用信号を通してそ
の電圧を徐々に変化させて同期信号を遅延させたので、
行移動が緩やかに行われ、従って文字を見ている人にと
まどいを感じさせるようなことがなく、また簡単な回路
であることからして安価に製作できる等の効果を有する
ものである。
As described above, in a character display method in which characters are sequentially displayed using digitally processed pixel signals, when characters on the screen overflow, a line feed command signal is sent to a time constant circuit made of an analog circuit. Since we delayed the synchronization signal by gradually changing the voltage,
Line movement is gradual, so the person looking at the characters does not feel confused, and since the circuit is simple, it can be manufactured at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の方法に用いる装置の一実施例を示し、第1
図は記録装置のブロック図、第2図は再生装置のブロッ
ク図、第3図は同上の一部であるスクロールコントロー
ルの回路図である。
The figure shows one embodiment of the apparatus used in the method of the present invention.
FIG. 2 is a block diagram of the recording device, FIG. 2 is a block diagram of the reproducing device, and FIG. 3 is a circuit diagram of the scroll control, which is a part of the same.

Claims (1)

【特許請求の範囲】[Claims] デジタルで処理された画素信号により・文字が順次映し
出されると共に文字1行文が映し出されると改行命令用
信号によって次の行に文字が映し出されるものにおいて
、画面上の文字がオーバーフローしたときに上記改行命
令用信号の電圧を徐々に変化させ、これにより同期信号
を遅延させて行移動を緩やかに行わせるようにしたこと
を特徴とする受像機画面上の文字移動方法。
With digitally processed pixel signals, characters are displayed one after another, and when one line of characters is displayed, a line feed command signal is used to display the characters on the next line.When the characters on the screen overflow, the above line feed command is sent. 1. A method for moving characters on a television receiver screen, characterized in that the voltage of a synchronizing signal is gradually changed, thereby delaying a synchronizing signal so that lines are moved slowly.
JP57092619A 1982-05-31 1982-05-31 Movement of character on screen of image receiver Granted JPS58209781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57092619A JPS58209781A (en) 1982-05-31 1982-05-31 Movement of character on screen of image receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57092619A JPS58209781A (en) 1982-05-31 1982-05-31 Movement of character on screen of image receiver

Publications (2)

Publication Number Publication Date
JPS58209781A true JPS58209781A (en) 1983-12-06
JPS6349235B2 JPS6349235B2 (en) 1988-10-04

Family

ID=14059445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57092619A Granted JPS58209781A (en) 1982-05-31 1982-05-31 Movement of character on screen of image receiver

Country Status (1)

Country Link
JP (1) JPS58209781A (en)

Also Published As

Publication number Publication date
JPS6349235B2 (en) 1988-10-04

Similar Documents

Publication Publication Date Title
US4519008A (en) Method of recording and reproducing visual information in audio recording medium and audio recording medium recorded with visual information
JPS59135680A (en) Viewer for video edition
US4499503A (en) Video format signal recording and reproduction system
US5392069A (en) Image processing apparatus which can process a plurality of kinds of images having different aspect ratios
US4792863A (en) Apparatus for recording still image with random noise minimized
EP0631437B1 (en) System for recording teletext data
US5155600A (en) Video disk playback apparatus
JPH029512B2 (en)
JPS58209781A (en) Movement of character on screen of image receiver
JPS63158984A (en) Magnetic recording/reproducing device
JP3087931B2 (en) Caption removal device using on-screen display
JP3259627B2 (en) Scanning line converter
KR820002264B1 (en) Reproducing arrangements of pictures
JP3345146B2 (en) Non-linear video editing device
US5508814A (en) Method for transmitting index information in video tape recorder
JP2988664B2 (en) Image signal supply device
JP2740364B2 (en) Title image insertion device
KR950007302B1 (en) Digital image and textdata recording & reproducing circuit using digital tape recorder
JP2950169B2 (en) Video recording device
JPH0315394B2 (en)
JP2517060B2 (en) Video signal processing device
JPS61258582A (en) Tv receiver
JPS61217904A (en) Video signal recording and reproducing device
JPS59140485A (en) Television character display unit
JPH0614266A (en) Superimpose device