JPS5820184B2 - Kaidan TV News - Google Patents

Kaidan TV News

Info

Publication number
JPS5820184B2
JPS5820184B2 JP13300074A JP13300074A JPS5820184B2 JP S5820184 B2 JPS5820184 B2 JP S5820184B2 JP 13300074 A JP13300074 A JP 13300074A JP 13300074 A JP13300074 A JP 13300074A JP S5820184 B2 JPS5820184 B2 JP S5820184B2
Authority
JP
Japan
Prior art keywords
brightness
counter
reset
staircase wave
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13300074A
Other languages
Japanese (ja)
Other versions
JPS5158814A (en
Inventor
鈴木基之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13300074A priority Critical patent/JPS5820184B2/en
Publication of JPS5158814A publication Critical patent/JPS5158814A/en
Publication of JPS5820184B2 publication Critical patent/JPS5820184B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はテレビジョン受像機の画面上に順次明度が異な
る複数の歪像な映出して各種の調整や測定に役立てるよ
うな場合に用いることができる階段波テレビジョン信号
発生装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a staircase wave television signal that can be used in cases where a plurality of distorted images having different brightness are sequentially displayed on the screen of a television receiver to be useful for various adjustments and measurements. Regarding the generator.

テレビジョン受像機における映像回路の直線性を測定し
たり、陰極線管のγ特性を測定したりするような場合に
は階段波状のテレビジョン信号を発生してこれをテレビ
ジョン受像機に加え、画面上に左から右へあるいは上か
ら下へ順次間るさの異なる複数の歪像を映出し、その明
るさ等を測定するようにしている。
When measuring the linearity of a video circuit in a television receiver or gamma characteristics of a cathode ray tube, it is necessary to generate a staircase wave television signal and apply it to the television receiver. A plurality of distorted images with different brightnesses are sequentially projected from left to right or top to bottom on the top, and their brightness etc. are measured.

ところが通常のテレビジョン受像機にお℃・てはオーバ
ースキャンが行なわれて℃・るために画面の端部の方で
は1〜2段階の明るさのステップの部分の歪像が見えな
くなって測定できなくなる不都合があり、さらに陰極線
管では画面の中央部と端部で明るさが異なったりコンバ
ーゼンスずれがあったりするために歪像の位置が常に一
定であると全ての明るさのステップの歪像については正
確な測定が行なえないという不都合がある。
However, because an ordinary television receiver performs overscanning at ℃, the distorted image at the edge of the screen where the brightness is 1 to 2 steps becomes invisible and cannot be measured. Moreover, in cathode ray tubes, the brightness differs between the center and the edges of the screen, and there is a convergence shift, so if the position of the distorted image is always constant, the distorted image of every brightness step will be distorted. However, there is a disadvantage that accurate measurements cannot be made.

そこで、歪像の位置を動かせるようにして、例えば任意
の明るさのステップの歪像を画面の中央部に位置させら
れるようにすればよいのであるが、従来のこの種の階段
波テレビジョン信号発生装置は同期信号を基準として鋸
歯状波信号を発生し、これをもとにして階段波テレビジ
ョン信号を発生しているものであったためにその明るさ
のステップおよび歪像の位置を変えることができない不
便があった。
Therefore, it would be better to be able to move the position of the distorted image so that, for example, the distorted image with steps of arbitrary brightness can be positioned in the center of the screen, but this type of conventional staircase wave television signal The generator generates a sawtooth wave signal using a synchronization signal as a reference, and based on this, a staircase wave television signal is generated, so the brightness step and the position of the distorted image are changed. There was an inconvenience in not being able to do so.

また、たとえ位置を変えることができたとしても、変え
た後にブランキング期間中にかかる歪像は表示されず、
明るさのステップが跳躍してしまう不便があった。
Also, even if the position can be changed, the distorted image will not be displayed during the blanking period after changing the position.
There was an inconvenience that the brightness step would jump.

そこで本発明はかかる従来の不都合を解消し、明るさの
異なるステップの歪像の位置を任意にかつ容易に変える
ことができ、しかも、ブランキング期間において明るさ
のステップが跳躍してしまうことのない階段波テレビジ
ョン信号発生装置を提供することを目的とするものであ
り、このためブランキング期間中にクロックパルスの発
生を停止スるロックドオシレータ等のクロックパルス発
生回路と、このクロックパルスを計数して階段波発生用
2進出力を発生するカウンタと、このカウンタをIH周
期でリセットするリセット回路と、この2進出力をD−
A変換して階段波テレビジョン信号に変換するD−A変
換器とを備えたことを特徴とする。
Therefore, the present invention solves such conventional disadvantages, makes it possible to arbitrarily and easily change the position of the distorted image of steps of different brightness, and also prevents the brightness steps from jumping during the blanking period. The purpose of this invention is to provide a staircase wave television signal generation device that does not require a staircase wave, and for this purpose, a clock pulse generation circuit such as a locked oscillator that stops generating clock pulses during the blanking period, and a clock pulse generation circuit that stops generating clock pulses during the blanking period. A counter that counts and generates a binary output for generating a staircase wave, a reset circuit that resets this counter at the IH cycle, and a D-
The present invention is characterized by comprising a D-A converter that performs A conversion into a staircase wave television signal.

以下、本発明の一実施例につし・て図面とともに説明す
る。
An embodiment of the present invention will be described below with reference to the drawings.

まず第1図にお℃・て、1は同期信号発生回路であり、
第2図Aの如き水平ブランキングパルスのほか垂直同期
信号・水平同期信号等を発生する。
First, in Fig. 1, 1 is a synchronization signal generation circuit,
In addition to the horizontal blanking pulse as shown in FIG. 2A, a vertical synchronizing signal, a horizontal synchronizing signal, etc. are generated.

2はこの水平ブランキングパルスAによって動作制御さ
れるロックドオシレータで、ブランキング期間中に発振
を停止し、第2図Bの如くIH間に11個の割合でクロ
ックパルスを発生する。
A locked oscillator 2 whose operation is controlled by this horizontal blanking pulse A stops oscillation during the blanking period and generates clock pulses at a rate of 11 during IH as shown in FIG. 2B.

また、3はこのクロックパルスBを入力としてこれをカ
ウントし第2図り、E、F、Gの如き4ビツトの階段波
発生用2進計数出力を発生するカウンタである。
Further, reference numeral 3 designates a counter which receives this clock pulse B as an input, counts it, and generates a binary count output such as 4-bit staircase wave generation such as E, F, and G.

このカウンタ3は表示する歪像の位置を決定するために
リセット回路4から発生される第2図Cの如きリセット
パルスによりIH毎にリセットされる。
This counter 3 is reset every IH by a reset pulse as shown in FIG. 2C generated from a reset circuit 4 in order to determine the position of the distorted image to be displayed.

このリセット回路4は詳細には例えば第3図に示す如き
ものであり、ロックドオシレータ2からのクロックパル
スBをカウンタ5でカウントし、デコーダ6でデコード
した後スイッチ7によって任意のクロックパルスの位置
においてパルスを選択して取り出し、成形回路8で幅の
狭℃・パルスとしてリセットパルスCを発生するもので
ある。
This reset circuit 4 is, for example, as shown in FIG. A pulse is selected and taken out in the forming circuit 8, and a reset pulse C is generated as a narrow pulse.

なお、このリセット回路4のカウンタ5はブランキング
パルスAを反転し成形回路9でパルスの幅を狭(した信
号でリセットしている。
The counter 5 of the reset circuit 4 is reset using a signal in which the blanking pulse A is inverted and the width of the pulse is narrowed by the shaping circuit 9.

これにより、カウンタ3にはクロックパルスBの任意の
ものの位置を基準としたカウント出力が発生されること
になる。
As a result, the counter 3 generates a count output based on the position of an arbitrary clock pulse B.

このカウンタ3の2進出力はD−A変換器10に加えら
れ、ここで2進出力がD−A変換されて第2図Hの如き
階段波テレビジョン信号が発生される。
The binary output of the counter 3 is applied to a D/A converter 10, where the binary output is D/A converted to generate a staircase wave television signal as shown in FIG. 2H.

これにより白レベルから黒レベルまでの明るさを11ス
テツプに分割して11本の歪像を表示することができる
This makes it possible to display 11 distorted images by dividing the brightness from the white level to the black level into 11 steps.

そして、この第2図Hの如き階段波テレビジョン信号を
用いた場合には画面の左端に最も明るい歪像を表示し続
〜・て最も暗い歪像から順次間るい歪像を表示すること
ができることになる。
When using a staircase wave television signal as shown in Fig. 2H, the brightest distorted image is displayed at the left end of the screen, and then the narrower distorted images are displayed sequentially starting from the darkest distorted image. It will be possible.

また、ここで明らかなように、リセット回路4かもリセ
ットパルスCの位置を変えれば歪像の位置をずらせるこ
とができ、画面の中央部に任意の明るさのステップの歪
像を表示することができる。
Furthermore, as is clear here, by changing the position of the reset pulse C in the reset circuit 4, the position of the distorted image can be shifted, and a distorted image with arbitrary brightness steps can be displayed in the center of the screen. I can do it.

しかも、このときブランキング期間にはロックドオシレ
ータ2からクロックパルスが発生されないのでこの期間
に明るさのステップが跳躍してしまうことはなく、画面
の一端から他端に戻るときには1ステツプたけ明るさが
変わることになり、全てのステップを表示できるもので
ある。
Moreover, since no clock pulse is generated from the locked oscillator 2 during the blanking period, the brightness step will not jump during this period, and when returning from one end of the screen to the other, the brightness will change by one step. This means that all steps can be displayed.

なお、11は出力信号を増幅し、さらに同期信号を付加
する増幅混合回路、12は出力端子である。
Note that 11 is an amplification/mixing circuit that amplifies the output signal and further adds a synchronization signal, and 12 is an output terminal.

また、図中13はこの歪像を表示する部分を第4図の如
(画面の一部のみに限定し、かつその他の部分の明るさ
を歪像の右端の部分の明るさを基準としてそれよりも明
るい何段階かの明るさ変えるための回路であり、垂直同
期信号で毎フィールドにリセットされるカウンタ14に
よってブランキング信号Aもしくは水平同期信号をカウ
ントして、たとえば垂直走査期間中の中央部5分の1の
期間の始まりと終りを検出し、その出力で7リツプフロ
ツプ15をセット・リセットしてこの期間にのみパルス
を発生しこのパルスをANDゲート16に加えてこの期
間にのみクロックパルスBをカウンタ3に伝達するよう
にするとともに、明度制御回路17にも加えて、その他
の5分の4の期間にこの明度制御回路17からスイッチ
18によって選択された任意の2進出力を発生し、これ
をORゲート19〜22を介してD−A変換器10に加
えることにより、カウンタ3の出力り、E。
In addition, 13 in the figure indicates that the area where this distorted image is displayed is limited to only a part of the screen as shown in Figure 4, and the brightness of the other areas is adjusted based on the brightness of the rightmost part of the distorted image. This is a circuit for changing the brightness several levels brighter than the blanking signal A or the horizontal synchronizing signal by counting the blanking signal A or the horizontal synchronizing signal by a counter 14 that is reset every field by the vertical synchronizing signal. The beginning and end of the one-fifth period are detected, and the output sets and resets the 7-lip-flop 15 to generate a pulse only during this period, and this pulse is applied to the AND gate 16 to generate the clock pulse B only during this period. is transmitted to the counter 3, and in addition to the brightness control circuit 17, an arbitrary binary output selected by the switch 18 is generated from the brightness control circuit 17 during the other 4/5 period, By adding this to the DA converter 10 via OR gates 19 to 22, the output of the counter 3 becomes E.

F、Gのうち0”′になっているものがある場合にそれ
に対応するORゲート19〜22に明度制御回路17か
ら”1″の出力を選択的に加えることによって両者の出
力の論理和をとり、そのときのカウンタ3の出力すなわ
ち歪像の右端の明るさを基準にして、それよりも明るい
何段階かの明るさに残り5分の4の部分の明るさを変え
ることができるようにしている。
If any of F and G is 0"', the output of "1" from the brightness control circuit 17 is selectively added to the corresponding OR gates 19 to 22, thereby calculating the logical sum of the outputs of both. Then, based on the output of counter 3 at that time, that is, the brightness at the right end of the distorted image, it is possible to change the brightness of the remaining 4/5th part to several levels brighter than that. ing.

この両者の比率およびこの他の部分の明るさを変えるこ
とにより、画面の平均輝度レベル(APL)を変えるこ
とができ、直流伝送率等の測定に用いることができる。
By changing the ratio between the two and the brightness of other parts, the average brightness level (APL) of the screen can be changed, which can be used to measure DC transmission rate and the like.

なお、この明度制御回路1Tはロジック回路によって構
成してもよく、あるいはスイッチ18として多くのディ
ジタルスイッチを用℃・てそのままそのスイッチ18の
出力を2進出力としてもよいものである。
The brightness control circuit 1T may be constructed of a logic circuit, or many digital switches may be used as the switch 18, and the output of the switch 18 may be converted into a binary output.

また、ANDゲート23〜26はブランキング期間中に
D−A変換器10への入力を遮断するためのものである
Further, the AND gates 23 to 26 are for cutting off input to the DA converter 10 during the blanking period.

なお、以上の実施例におし・ては11ステツプの明るさ
の歪像を表示する場合について述べたが、クロックパル
スの数およびD−A変換器のビット数を増すことにより
さらに多くのステップの明るさの歪像を表示することが
できることは℃゛うまでもない。
In the above embodiment, a case has been described in which a distorted image with brightness of 11 steps is displayed. It goes without saying that it is possible to display a distorted image of the brightness of ℃.

さらに、クロックパルス発生回路としてはロックドオシ
レータ以外にも、常に発振している発振器とブランキン
グ期間にこの発振出力を伝達しないようにするゲート回
路とを組合わせたもの等も用いることができ、ブランキ
ング期間中にクロックパルスを発生しないものであれば
任意に選択して用いてよい。
Furthermore, as a clock pulse generation circuit, in addition to a locked oscillator, a combination of an oscillator that constantly oscillates and a gate circuit that prevents this oscillation output from being transmitted during the blanking period can also be used. Any method may be selected and used as long as it does not generate a clock pulse during the blanking period.

以上のように、本発明の装置によれば明るさの異なるス
テップの歪像の位置を任意にかつ容易に変えることがで
き、しかも、ブランキング期間において明るさのステッ
プが跳躍してしまうことのない優れた階段波テレビジョ
ン信号を発することができるものである。
As described above, according to the apparatus of the present invention, it is possible to arbitrarily and easily change the position of the distorted image of steps of different brightness, and moreover, it is possible to prevent the brightness steps from jumping during the blanking period. There is no better staircase wave television signal that can be emitted.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における階段波テレビジョン
信号発生装置のブロック線図、第2図A。 B、C,D、E、F、G、Hは同装置の動作を説明する
ための波形図、第3図は同装置に用いるリセット回路の
詳細なブロック線図、第4図は同装置を用いた場合の表
示態様を示す正面図である。 1・・・・・・同期信号発生回路、2・・・・・・ロッ
クドオシレータ、3・・・・・・カウンタ、4・・・・
・・リセット回路、10・・・・・・D −A変換器。
FIG. 1 is a block diagram of a staircase wave television signal generator according to an embodiment of the present invention, and FIG. 2A is a block diagram. B, C, D, E, F, G, and H are waveform diagrams for explaining the operation of the same device, Fig. 3 is a detailed block diagram of the reset circuit used in the same device, and Fig. 4 is a detailed block diagram of the reset circuit used in the same device. FIG. 4 is a front view showing a display mode when used. 1... Synchronous signal generation circuit, 2... Locked oscillator, 3... Counter, 4...
...Reset circuit, 10...D-A converter.

Claims (1)

【特許請求の範囲】[Claims] 1 ブランキング期間中はクロックパルスの発生を停止
するロックドオシレータ等のクロックパルス発生回路と
、このクロックパルスを計数して階段波発生用2進出力
を発生するカウンタと、このカウンタをIH周期でがつ
IH期間中の任意の位置でリセットしうる位置可変のリ
セットパルスを発生するリセット回路と、上記2進出力
をD −A変換して階段波テレビジョン信号に変換する
D −A変換器とを備えたことを特徴とする階段波テレ
ビジョン信号発生装置。
1. A clock pulse generation circuit such as a locked oscillator that stops generating clock pulses during the blanking period, a counter that counts these clock pulses and generates a binary output for generating a staircase wave, and this counter is operated at an IH cycle. a reset circuit that generates a position-variable reset pulse that can be reset at any position during the IH period, and a D-A converter that converts the binary output into a staircase wave television signal by D-A converting the binary output. A staircase wave television signal generator comprising:
JP13300074A 1974-11-18 1974-11-18 Kaidan TV News Expired JPS5820184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13300074A JPS5820184B2 (en) 1974-11-18 1974-11-18 Kaidan TV News

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13300074A JPS5820184B2 (en) 1974-11-18 1974-11-18 Kaidan TV News

Publications (2)

Publication Number Publication Date
JPS5158814A JPS5158814A (en) 1976-05-22
JPS5820184B2 true JPS5820184B2 (en) 1983-04-21

Family

ID=15094432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13300074A Expired JPS5820184B2 (en) 1974-11-18 1974-11-18 Kaidan TV News

Country Status (1)

Country Link
JP (1) JPS5820184B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155177A (en) * 1987-12-14 1989-06-19 Toyo Eng Works Ltd Temperature controller for cooling storage shed

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2644190A1 (en) * 1976-09-30 1978-04-06 Siemens Ag SYSTEM FOR THE CONSTRUCTION AND REPRODUCTION OF ULTRASONIC IMAGES ON PLAYBACK MEDIA
JPS63184487A (en) * 1987-12-18 1988-07-29 Seiko Epson Corp Television camera

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155177A (en) * 1987-12-14 1989-06-19 Toyo Eng Works Ltd Temperature controller for cooling storage shed

Also Published As

Publication number Publication date
JPS5158814A (en) 1976-05-22

Similar Documents

Publication Publication Date Title
KR20010100937A (en) Modulation circuit and image display using the same
JPH045313B2 (en)
US2525891A (en) Television recording or transmitting apparatus using constant speed film
US4642694A (en) Television video signal A/D converter
JPS5871784A (en) Generating circuit of synchronizing signal for solid-state color video camera
US4495519A (en) Test pattern generators
JPS5820184B2 (en) Kaidan TV News
JP2589973B2 (en) Synchronizer
JPS5816381B2 (en) Koukaizoud TV Jiyoungji Yuzuki
EP0166254A3 (en) Digital image correction circuit for cathode ray tube displays
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JPS6312386Y2 (en)
US5764303A (en) Vertical deflection control circuit and television receiver using such vertical deflection control circuit
US4598236A (en) Background raster generator
JPH07298313A (en) Linearity detecting circuit for video signal
KR0173734B1 (en) Image vertical size auto control circuit of wide screen display apparatus
SU1043733A1 (en) Device generating arcs and vectors on television receiver screen
JPS56136089A (en) Television receiver
JP2508941B2 (en) Video signal A-D converter
JPS6232493B2 (en)
JPH02231876A (en) Television receiver
RU2014749C1 (en) Device for formation of pseudorandom image on screen of black-and-white cathode-ray tube
JPH0725826Y2 (en) Display time-division drive
JPS6399675A (en) Generating circuit for digital vertical deflection signal
JPH01146488A (en) Chrominance signal processor