JPS58192379A - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JPS58192379A JPS58192379A JP57075811A JP7581182A JPS58192379A JP S58192379 A JPS58192379 A JP S58192379A JP 57075811 A JP57075811 A JP 57075811A JP 7581182 A JP7581182 A JP 7581182A JP S58192379 A JPS58192379 A JP S58192379A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- source
- film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 claims abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000003486 chemical etching Methods 0.000 abstract 1
- 235000011007 phosphoric acid Nutrition 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 25
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910000674 AJ alloy Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、石英ガラスあるいはソーダガラス等の透明基
板上に形成される薄膜トランジスタの表示品質向上に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improving the display quality of thin film transistors formed on transparent substrates such as quartz glass or soda glass.
本発明は半導体として多結晶シリコンを用いて説明する
が、他の半導体材料にも同様に適用される。Although the present invention will be described using polycrystalline silicon as the semiconductor, it is equally applicable to other semiconductor materials.
薄膜トランジスタは、高価なシリコン基板上に形成する
半導体素子に比べ、安価なガラス基板上に形成できると
共に、工程数も少なくできる利点をもっている。Thin film transistors have the advantage that they can be formed on inexpensive glass substrates and require fewer steps than semiconductor elements that are formed on expensive silicon substrates.
４Ｉに透明基板上に薄膜トランジスタアレイを形成し、
液晶ディスプレイを構成したフラットパネル等では、裏
面に反射率の良い反射板をセットする事によル、コント
ラストの良い表示を得ることができる。A thin film transistor array is formed on a transparent substrate in 4I,
By setting a reflector with good reflectivity on the back side of a flat panel or the like that constitutes a liquid crystal display, a display with good contrast can be obtained.
一般に液晶表示装置にはダイナミック駆動方式とスタテ
ィック駆動方式とがあるが、後者の方が駆動電圧、消費
電力の点で優れている。スタティック駆動方式の液晶表
示装置は一般に１上側のガ２−
ラス基板と下側の＃膜トランジスタ回路基板とその間に
封入された液晶とから構成されており、前記薄膜トラン
ジスタ回路基板上にマトリックス状に配置された液晶駆
動用素子を外部選択回路により選択し、前記液晶駆動用
素子に接続された液晶駆動用電極ＫＷ圧を印加すること
によシ、任意の文字図形、あるいはｉｉｉＩ１ｇＩ表示
を行なうものである。In general, there are two types of liquid crystal display devices: a dynamic drive method and a static drive method, but the latter is superior in terms of drive voltage and power consumption. A static drive type liquid crystal display device generally consists of an upper glass substrate, a lower #film transistor circuit board, and a liquid crystal sealed between them, which are arranged in a matrix on the thin film transistor circuit board. By selecting the selected liquid crystal driving element by an external selection circuit and applying KW pressure to the liquid crystal driving electrode connected to the liquid crystal driving element, an arbitrary character figure or iiiI1gI display is performed. .
前記薄膜トランジスタ回路の一般的な回路図を第１ｒｊ
Ａに示す。A general circuit diagram of the thin film transistor circuit is shown in the first rj
Shown in A.
第１図Ｃａ）はスタティック駆動方式の液晶表示パネル
に用いられる薄膜トランジスタ回路基板上の液晶駆動素
子のマトリックス状配置図である。図中１でｉ！！まれ
た領域が表示領域であシ、その中に液晶駆動用素子２が
マトリックス状に配置されている。３は液晶駆動用素子
２へのビデオ信号ライン（ソース配置Ｉ）であＪ）、４
Ｆｉ液晶駆動素子２へのタイミング信号ライン（ゲート
配！６１）である。FIG. 1 (Ca) is a matrix layout diagram of liquid crystal drive elements on a thin film transistor circuit board used in a static drive type liquid crystal display panel. In the figure, 1 indicates i! ! This area is a display area, in which liquid crystal driving elements 2 are arranged in a matrix. 3 is a video signal line (source arrangement I) to the liquid crystal driving element 2 (J), 4
This is a timing signal line (gate line 61) to the Fi liquid crystal drive element 2.
液晶駆動素子２の回路図を第１図１６１に示す、５はス
イッチングトランジスタであ夛、通常ＭＯＢ型トランズ
スタが用いられる。６はコンデンサー３−
であり、データ信号の保持用として用いられる。A circuit diagram of the liquid crystal drive element 2 is shown in FIG. 1 161. 5 is a switching transistor, and usually a MOB type transistor is used. 6 is a capacitor 3-, which is used for holding data signals.
７は液晶パネルであり、７−１は薄膜トランジスタ回路
基板上の各液晶駆動素子に対応して形成された液晶駆動
電極（ドレイン電極）であシ、７−２は上側ガラスパネ
ルである。7 is a liquid crystal panel, 7-1 is a liquid crystal drive electrode (drain electrode) formed corresponding to each liquid crystal drive element on the thin film transistor circuit board, and 7-2 is an upper glass panel.
一般Ｋ１１ｋｌ像表示用（テレビ用）として本液晶表示
パネルを用いる場合は、線順次走査によシ、各走ｆ線毎
にタイミングをかけ、各画素に対応したコンデンサーに
信号電圧をホールドさせる。この悼に液晶表示イドネル
をテレビとして用いた場合には、液晶の応答も良く、比
較的良好な画像が得られる。When this liquid crystal display panel is used for displaying a general K11kl image (for television), line sequential scanning is performed, timing is applied to each scanning f line, and a signal voltage is held in a capacitor corresponding to each pixel. When the liquid crystal display IDONER is used as a television, the response of the liquid crystal is good and relatively good images can be obtained.
ｔＩＩ展トランジスタは一般にはガラス基板等の透明絶
縁基板上に形成され、裏面に反射率の良い反射板をセッ
トして用いられる。前述した液晶表示パネルに使用され
る薄膜トランジスタ回路においては、ソース配線として
用いるアルミニウムあるいはアルミニウム合金（以下Ａ
ＪあるいはＡＪ合 −金と略記する）の表面の光の反
射率が表示品質に大きく影響する。A tII transistor is generally formed on a transparent insulating substrate such as a glass substrate, and is used with a reflective plate having a high reflectance set on the back surface. In the thin film transistor circuit used in the liquid crystal display panel mentioned above, aluminum or aluminum alloy (hereinafter referred to as A) is used as the source wiring.
The light reflectance of the surface of the J or AJ alloy (abbreviated as AJ alloy) has a large effect on display quality.
一４＝
以下！２図１α１１ｂ１を用いて従来の薄膜トランジス
タの構造を示し、その欠点を述べる。14= or less! 2. The structure of a conventional thin film transistor is shown using FIG. 1α11b1, and its drawbacks will be described.
ガラス基板１１上に多結晶シリコン族の島１２を形成し
たのちに１表面を酸化しゲート絶縁８１３を形成後ゲー
ト電極となる多結晶シリコンＪｉｌｌｌＪを形成する。After forming a polycrystalline silicon group island 12 on a glass substrate 11, one surface is oxidized to form a gate insulator 813, and then a polycrystalline silicon JillJ that will become a gate electrode is formed.
次にイオン打込み法により、ソース・ドレイン拡散層１
５を形成しさらに層間絶に＆族１６會彫成後コンタクト
ホールを開口し、ソース配線１７を形したのちに透明電
極１８′ｆｔ形成したものの断圃図を【α１に示すと共
に１マトリツクス状に配置されているｉｔｉ素のパター
ンを第２図（ｂｒに示す。Next, the source/drain diffusion layer 1 is
5 was formed, and then a contact hole was opened after forming a layer interlayer & group 16, a source wiring 17 was formed, and a transparent electrode 18'ft was formed. The pattern of arranged iti elements is shown in Fig. 2 (br).
図かられ゛かる様に画素に占める多結晶シリコン膜のゲ
ート配線と、ＡＪＩあるいはＡ１合金からなるソース配
線の割合が高く、表示品質に大きく影響する。従来一般
的に行なわれているホトリソグラフィー技術はレジスト
ｍを用いてパターンを雑光によプ構成し、このパターニ
ングされたレジストにをマスクにエツチングする方法で
ある。ところが従来のフォトエツチングの技術はせいぜ
い５μｍの間隔をぬくのが精一杯であり、第１図の如５
−
くのマトリックスのサイズが大きいと、歩留シを考慮し
ても、１１３μｍ以下は困難である。この様に形成され
たソース配線・ゲート配線の画素に占める面積の割合Ｆ
ｉ３０〜４０優に４１遅し、開口率を悪くする。As can be seen from the figure, the proportion of the gate wiring made of polycrystalline silicon film and the source wiring made of AJI or A1 alloy in each pixel is high, which greatly affects the display quality. A conventional photolithography technique is a method in which a resist m is used to form a pattern using miscellaneous light, and the patterned resist is used as a mask for etching. However, with conventional photoetching technology, it is best to create a spacing of 5 μm at most, and as shown in Fig.
- If the size of the matrix is large, it is difficult to reduce the size to 113 μm or less even considering yield. The area ratio F of the source wiring/gate wiring formed in this way to the pixel
i30-40 slows down well by 41 and worsens the aperture ratio.
又、従来の構造により、多結晶シリコン膜をゲート配線
に用いた場合は、光の透過率はせいぜい加〜４０チ程度
であ）これ以上は望めないのが現状である。Furthermore, in the case of using a polycrystalline silicon film for the gate wiring according to the conventional structure, the light transmittance is at most about 40 to 40 cm, and it is currently impossible to expect a higher light transmittance.
さらにム！あるいＦｉＡ７合金を従来の方法によりソー
ス配線として用いた場合には、ＡＪあるいはＡ７合金の
表面はミラー状になっている為、黒色に近い状態になる
。Even more! Alternatively, when FiA7 alloy is used as a source wiring by a conventional method, the surface of AJ or A7 alloy has a mirror shape, so it becomes almost black.
この結果液晶駆動電極の非駆動時の白レベルが騰化しコ
ントラストの低下につながる。As a result, the white level of the liquid crystal drive electrode when it is not driven increases, leading to a decrease in contrast.
本発明はこの様な従来の欠点を減少させたものであり、
その目的とするところは、ソース配線に、表面を白色化
したムｊあるいはＡ１合金を用いることにより、表示品
質の向上を計かることである。The present invention reduces such conventional drawbacks,
The purpose is to improve display quality by using muj or A1 alloy with a white surface for the source wiring.
Ｍ３図によυ本発明による、＠１の実施例を説６− 明する。Based on diagram M3, we explain the example of @1 according to the present invention 6- I will clarify.
ガラス基板２１上に多結晶シリコン族の島ｎを形成した
のちに、表面を酸化ゲート絶−ｊｌａ乙を形成後ゲート
電極となる多結晶シリコン膜を形成する。After forming a polycrystalline silicon group island n on a glass substrate 21, an oxidized gate layer is formed on the surface, and then a polycrystalline silicon film that will become a gate electrode is formed.
さらにイオン打込み法により、ソース・ドレイン拡散層
２５を形成したのちに、層間絶縁に′、！１３を形成し
、コンタクトホールを開口しさらにソース配線となるＡ
Ｊあるい＃ｉＡ７合金を全面に形成したものを第３図１
ａｌに示す。Furthermore, after forming the source/drain diffusion layer 25 by ion implantation, the interlayer insulation is completed. 13, open a contact hole, and further form a source wiring A.
Figure 3 1 shows a case where J or #iA7 alloy is formed on the entire surface.
Shown in al.
次にリン酸を主成分とするエツチング＃により表面を化
学エツチングしたものを第３図１６１に示す湿式エツチ
ングの場合はムｊあるいはＡ１合金のグレインに沿って
エツチングが進む為、表面ｔ−着着工エツチングた場合
にはエツチング表頭が凸凹状態とな９、照射された光が
乱反射する状態となる。次にホトリングラフイー技術に
よりｈ望のパターニングを行ない、ＡＩあるいはＡ１合
金の配線２７を形成すれば、表向が白色化された、ソー
ス配線が形成できる。さらＶＣドレイン″ｌＬ極となる
透明電極２８を形成した本のを第３図１６１ Ｋ示す。Next, the surface is chemically etched with etching # containing phosphoric acid as a main component. In the case of wet etching as shown in FIG. When etched, the etched surface becomes uneven 9 and the irradiated light is diffusely reflected. Next, by performing desired patterning using photolithography technology and forming wiring 27 of AI or A1 alloy, a source wiring whose surface is white can be formed. Furthermore, FIG. 3 161K shows a book in which a transparent electrode 28 which becomes the VC drain "lL pole" is formed.
７−
縞４図は本発明の第２の実施例を示すものである。第４
図１（Ｌｌのように基板３１上に多結晶シリコン膜の島
諺を形成したのちに、表面を酸化し、ゲート絶縁膜おを
形成後、ゲート電極となる多結晶シリコン換あを形成す
る。さらにイオン打込み法により、ンースードレイン拡
散層３５を形成したのちに１層間絶縁＠：Ｔｏを形成し
、コンタクトホールを開口し、次ＫＡＪあるいはＡ１合
金からなるソース配＊３７を形成する。この様に形成さ
れたソース配線を、リン酸を主成分とするエツチング液
により表面を若干エツチングしたものを第４図１６１に
示す。ムｊあるいはＡ１合金の表ｄＩＪヲエッチングし
であるため、表面全体が凸凹状態となり、照射された光
が乱反射し白色化が可能であり、第１の実施例と全く同
様の効果を得ることができる。7-Fringes Figure 4 shows a second embodiment of the invention. Fourth
After forming a polycrystalline silicon film on a substrate 31 as shown in FIG. Further, by ion implantation, a source drain diffusion layer 35 is formed, an interlayer insulation @:To is formed, a contact hole is opened, and a source interconnect *37 made of KAJ or A1 alloy is formed. Figure 4 161 shows the surface of the source wiring formed in 161, which has been slightly etched with an etching solution containing phosphoric acid as a main component.Since the surface of the A1 alloy was etched, the entire surface The surface becomes uneven, and the irradiated light is diffusely reflected and can be whitened, and the same effect as in the first embodiment can be obtained.
第５図は本発明の第３の実施例を示すものである、第５
図（α）の様に、基板４１上に多結晶シリコン膜の島４
２を形成したのちに、表面を酸化し、ゲート絶縁族４３
を形成後、ゲート電極となる多結晶シリコン膜４４を形
成する。次にイオンわ込み法によ８−
リ、ソース・ドレイン拡散層４５を形成したのちに層間
絶縁膜４６ｔ−形成し、コンタクトホールを開口し、さ
らにソース配線となるＡＪあるい＃ｉＡ７合金を全面に
形成したものを第５図１α）に示す。FIG. 5 shows a third embodiment of the present invention.
As shown in the figure (α), an island 4 of polycrystalline silicon film is formed on a substrate 41.
After forming 2, the surface is oxidized and gate insulating group 43 is formed.
After forming, a polycrystalline silicon film 44 which will become a gate electrode is formed. Next, a source/drain diffusion layer 45 is formed using the ion implantation method, an interlayer insulating film 46t is formed, a contact hole is opened, and AJ or #iA7 alloy is coated on the entire surface, which will become the source wiring. The structure formed is shown in FIG. 5 1α).
次ＶＣ４００℃ないし５００℃程度の温度下においてシ
リタリングしたものを第５図１６１に示す。Fig. 5 161 shows the resultant product which was subjected to silittering at a temperature of about 400°C to 500°C.
ＡＩあるいはＡ１合金をシンタリングするとスパッタリ
ングされたＡＩあるいはＡ１合金の粒子が再結合を起こ
し、粒子が成長する。このことによシ表面が凸凹状態と
なシ、照射された光が乱反射する状態となる。次にホト
リソグラフィー技術によシ所望のパターニングを行ない
、ＡＪ、！ｌするいはＡ１合金の配！！４７ｔ−形成す
れば、表面が白色化されたソース配ａが形成でき、＃ｇ
１の実施例と全く同様の効果を得ることができる。When AI or A1 alloy is sintered, sputtered AI or A1 alloy particles recombine and grow. As a result, the surface becomes uneven and the irradiated light is diffusely reflected. Next, the desired patterning is performed using photolithography technology, and AJ,! Or A1 alloy arrangement! ! 47t-, a source pattern a with a white surface can be formed, and #g
Exactly the same effect as in the first embodiment can be obtained.
第６図は本発明の８ｇ４の実施例を示すものである。第
６図１ａｌの様に基板５１上に多結晶シリコン膜の島５
２を形成したのちに、表面を酸化し、ゲート絶縁膜５３
を形成後、ゲート電極となる多結晶シリコン膜５４を形
成する。次にイオン打込み法に９−
よシ、ソース・ドレイン拡散層５５を形成したのちに層
間絶ｉｌ膜５６を形成しコンタクトホールを開口し、次
に１ム！あるいはＡ１合金からなるソース配線５７を形
成する。この様に形成されたソース配線を４００℃ない
し５００℃程度の温度下においてシンタリングするとム
！あるいＦｉｌ＃合金の粒子が再結晶を起こし、粒子が
成長し、表面全体が凸凹状態となシ、表面の白色化が可
能である。FIG. 6 shows an 8g4 embodiment of the present invention. As shown in FIG. 6 1al, an island 5 of polycrystalline silicon film is formed on a substrate 51.
2, the surface is oxidized to form a gate insulating film 53.
After forming, a polycrystalline silicon film 54 which will become a gate electrode is formed. Next, using the ion implantation method, a source/drain diffusion layer 55 is formed, an interlayer insulation film 56 is formed, and a contact hole is opened. Alternatively, the source wiring 57 made of A1 alloy is formed. If you sinter the source wiring formed in this way at a temperature of about 400°C to 500°C, it will be difficult! Alternatively, the particles of Fil# alloy undergo recrystallization, the particles grow, and the entire surface becomes uneven, making it possible to whiten the surface.
以上説明した如くの方法により白色化されたソース配線
を液晶表示パネルに用いられる薄膜トランジスタ回路に
用い九場合には、照射された光が乱反射を起こし白色に
見える。この結果液晶駆動電極の非駆動時の白レベルが
向上し、表示品質が向上する。When a source wiring whitened by the method described above is used in a thin film transistor circuit used in a liquid crystal display panel, the irradiated light undergoes diffuse reflection and appears white. As a result, the white level when the liquid crystal drive electrode is not driven is improved, and the display quality is improved.
また、従来の方法に比べて、ＡＪあるいはＡ１合金の表
面をエツチングする工程あるいは、シンタリングする工
程がふえたのみであるので、工程の複雑化とはならず、
非常に簡単に表示品質を向上することができる。In addition, compared to the conventional method, only the steps of etching or sintering the surface of AJ or A1 alloy are increased, so the process does not become complicated.
Display quality can be improved very easily.
Ｒ１−R1-
第１図Ｃα１は液晶駆動用素子のマ） ＩＪラックス配
置図、第１図１６１は液晶駆動用素子の回路図である。
第２図１αｌ １６１は従来の薄膜トランジスタの断面
形状図及び画素のパターン図である。
第１図Ｃα１１６１１ｃｌは本発明による第１の実７ｉ
Ｉ１例、第４図（ｃｌ １６１１ｃｌは本発明による第
２の実施例、第５図（ｃｌ １６１１６Ｉ ｉｊ本Ｒ明
４Ｃ！る！３０実施例、第６ 図（ａ＋ ｔｉｔＣＣｌ
は不発８ＡＫよる第４の実施例の断面形状図である。
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士最 上 務
一１］−
（勾
（い
第１図
（幻
第２図
（Ｃン
Ｊ１１３Ｉ７Ｉ
（Ｃ）
第４図
第５図
（−Ｃ）
第６図FIG. 1 Cα1 is an IJ rack layout diagram of a liquid crystal driving element, and FIG. 1 161 is a circuit diagram of a liquid crystal driving element. FIG. 2 1αl 161 is a cross-sectional view and pixel pattern diagram of a conventional thin film transistor. FIG. 1 Cα11611cl is the first fruit 7i according to the present invention.
I1 example, FIG. 4 (cl 1611cl is the second embodiment according to the invention, FIG.
This is a cross-sectional shape diagram of a fourth embodiment of the unexploded 8AK. Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Tsumuichi Mogami] Figure 6
Claims (1)
に形成する薄膜トランジスタにおいて、前記薄膜トラン
ジスタは、アルミニウムあるいはアルミニウム合金から
なるソース配線と、多結晶シリコン膜からなるゲート配
線に接続され、該ソース配線の表面は白色化されている
ことを特徴とする薄膜トランジスタ。 １２１ 表面を化学エツチングし、表面を凹凸化した
アルミニウムあるいはアルミニウム合金をソース配線と
した特許請求の範囲第一項目記載の薄膜トランジスタ。 （３１熱処理ｆ：施し表面を凹凸化したアルミニウムあ
るいはアルミニウム合金をソース配線とした特許請求の
範囲第一項記載の薄膜トランジスタ。 １−(1) In a thin film transistor formed on a transparent substrate such as quartz glass or soda glass, the thin film transistor is connected to a source wiring made of aluminum or an aluminum alloy and a gate wiring made of a polycrystalline silicon film, and the surface of the source wiring is a thin film transistor characterized by being whitened. 121. The thin film transistor according to claim 1, wherein the source wiring is made of aluminum or an aluminum alloy whose surface is chemically etched to make the surface uneven. (31 Heat treatment f: The thin film transistor according to claim 1, in which the source wiring is made of aluminum or aluminum alloy with a roughened surface. 1-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075811A JPS58192379A (en) | 1982-05-06 | 1982-05-06 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075811A JPS58192379A (en) | 1982-05-06 | 1982-05-06 | Thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58192379A true JPS58192379A (en) | 1983-11-09 |
Family
ID=13586939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075811A Pending JPS58192379A (en) | 1982-05-06 | 1982-05-06 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192379A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
| US6660574B1 (en) | 1984-05-18 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device including recombination center neutralizer |
-
1982
- 1982-05-06 JP JP57075811A patent/JPS58192379A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660574B1 (en) | 1984-05-18 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a semiconductor device including recombination center neutralizer |
| US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
| US6803600B2 (en) | 1991-08-26 | 2004-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US7821011B2 (en) | 1991-08-26 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW496987B (en) | Active matrix electro-optical device | |
| JPS60216377A (en) | Liquid crystal display | |
| JPH0436368B2 (en) | ||
| JPH1096962A (en) | Liquid crystal display device and its production | |
| JPH1048612A (en) | Production of liquid crystal display device | |
| US7250994B2 (en) | Liquid crystal display panel and method for manufacturing light reflecting film thereof | |
| JPH05203977A (en) | Electrooptical display device | |
| JPS6349914B2 (en) | ||
| JPS58192379A (en) | Thin film transistor | |
| JPH0823102A (en) | Electronic component and manufacture thereof | |
| JPH02211429A (en) | Thin film transistor for liquid crystal display device, crossover structural body and manufacture thereof | |
| JPS5862623A (en) | Liquid crystal display device | |
| JP2001337348A (en) | Array substrate and method of manufacture thereof | |
| JPS58178563A (en) | Thin film transistor | |
| JPS58190063A (en) | Thin film transistor for transmission type liquid crystal display panel | |
| JPS5922361A (en) | Semiconductor device | |
| JPS5914677A (en) | Manufacture of thin film transistor | |
| JPS58100174A (en) | Liquid crystal display | |
| JPS59205738A (en) | Active matrix board | |
| JPH03132626A (en) | Semiconductor device and production of semiconductor device | |
| JPS641053B2 (en) | ||
| JPS61145867A (en) | Matrix-type thin film transistor substrate | |
| KR19990034727A (en) | LCD and its manufacturing method | |
| JPH09244547A (en) | Production of display device | |
| JPS6197864A (en) | Thin film transistor |