JPS6197864A - Thin film transistor - Google Patents
Thin film transistorInfo
- Publication number
- JPS6197864A JPS6197864A JP21734984A JP21734984A JPS6197864A JP S6197864 A JPS6197864 A JP S6197864A JP 21734984 A JP21734984 A JP 21734984A JP 21734984 A JP21734984 A JP 21734984A JP S6197864 A JPS6197864 A JP S6197864A
- Authority
- JP
- Japan
- Prior art keywords
- deposited
- thin film
- electrode
- film transistor
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 25
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 22
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000011159 matrix material Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、液晶表示パネルのスイッチング素ｆ等として
用いられる薄膜トランジスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a thin film transistor used as a switching element f of a liquid crystal display panel.
［従来の技４］
最近、０Ａｖｉ器端末や平面テレビ等薄形ディスプレイ
開発の要求が強くなっており、そのひとつとして、行列
状に電極を配置した液晶表示装置において、電極の交差
部分に能動素子を配置し、液晶の駆動を行なう、アクテ
ィブマトリックス方式が、盛んに研究されている。第２
図はアクティブマトリックスの代表的な等価回路図であ
る。 （ＩＩ）は液晶層であり、（１２）は液晶層に印
加される電圧を保持するためのコンデンサーである。但
し、コンデンサー（１２）は省略されることもある。（
１３）は液晶層を駆動する電圧を制御するだめのスイッ
チングトランジスタである。 ｘｌ Ｉ Ｘ２ 、 Ｘ
３ 、・・・はスイッチングトランジスタ（１３）のゲ
ートを制御する選択信号線、ＹＩＹ２． Ｙ３ ・・
・は液晶を駆動するのに必要な電圧を印加するためのデ
ータ線であり、線順次で駆動される。[Conventional Technique 4] Recently, there has been a strong demand for the development of thin displays such as 0Avi device terminals and flat-screen TVs.As one of these, in liquid crystal display devices in which electrodes are arranged in rows and columns, active elements are placed at the intersections of the electrodes. The active matrix method, in which liquid crystals are arranged and drives liquid crystals, is being actively researched. Second
The figure is a typical equivalent circuit diagram of an active matrix. (II) is a liquid crystal layer, and (12) is a capacitor for holding the voltage applied to the liquid crystal layer. However, the capacitor (12) may be omitted. (
13) is a switching transistor for controlling the voltage that drives the liquid crystal layer. xl I X2, X
3, . . . are selection signal lines that control the gates of the switching transistors (13), YIY2 . Y3...
* is a data line for applying the voltage necessary to drive the liquid crystal, and is driven line-sequentially.
一方、スイッチングトランジスタとして用Ｕ）る薄膜ト
ランジスタの構造は、半導体層、ゲート電極、ソース電
１、ドレイン電極の位置関係に従って、コプレーナ型構
造、スタガー型構造などに分類される。第３図はコプレ
ーナ型。On the other hand, the structure of a thin film transistor used as a switching transistor is classified into a coplanar structure, a staggered structure, etc. according to the positional relationship of a semiconductor layer, a gate electrode, a source electrode 1, and a drain electrode. Figure 3 shows the coplanar type.
第４図はスタガー型の薄膜トランジスタの断面閲、第５
図はその乎面図をそれぞれ示している０図中で同一の番
号で示した部分は、同一の薄膜トランジスタ構成要素を
示している。（１）は石英、ガラスなどの絶縁性基板で
あり、この丘に薄膜トランジスタが形成される。（２）
は半導体層であり、ポリシリコン、アモルファスシリコ
ン、 ＣｄＳｅ等が用いられる。 （３）、（４）はそ
れぞれドレイン電極、ソース電極であり、通常Ａｎ等で
配線される。（５）はゲート絶縁膜であり、 ５ｉ０２
．５ｉ３Ｎａ等で形成される。（８）はゲート電極であ
り、 Ａ見、 Ｃｒ等で配線される。（７）は透明導電
膜から成る表示画素電極である。Figure 4 is a cross-sectional view of a staggered thin film transistor.
Each figure shows a top view of the same. Portions designated by the same numbers in the figures indicate the same thin film transistor components. (1) is an insulating substrate made of quartz, glass, etc., and a thin film transistor is formed on this hill. (2)
is a semiconductor layer, and polysilicon, amorphous silicon, CdSe, etc. are used. (3) and (4) are a drain electrode and a source electrode, respectively, and are usually wired with An or the like. (5) is a gate insulating film, 5i02
．． It is formed of 5i3Na or the like. (8) is a gate electrode, which is wired with A, Cr, etc. (7) is a display pixel electrode made of a transparent conductive film.
以上のような構造を有する薄膜トランジスタを、各画素
に対応して配置することにより、従来のドツトマトリッ
クス方式等によるパネルと比へて、より優れた画質の高
密度表示を得ることができる。By arranging thin film transistors having the above-described structure in correspondence with each pixel, it is possible to obtain a high-density display with superior image quality compared to a panel based on a conventional dot matrix method or the like.
［発明の解決しようとする問題点］
このように、アクティブマトリックス方式を採用するこ
とにより、より良質の高密度液晶表示が可能になるが、
一方、製造プロセスの立場から見た場合、アクティブマ
トリックス方式のパネルは、従来のドツトマトリックス
方式等のパネルと比べて、著しい工程数増加となる。す
なわち、アクティブマトリックス方式に用いられる薄膜
トランジスタは、複数回の金属、半導体、絶縁体のデポ
ジット、及びフォトリソグラフィーの技術による。それ
らの薄膜の微細加工によって製造される。このため、そ
の製造工程は従来の方式に比べて、長くて複雑なものに
なり、製造コストの上昇、製造歩留の低下等を招く原因
となっていた。[Problems to be solved by the invention] As described above, by adopting the active matrix method, it is possible to achieve a higher quality high-density liquid crystal display.
On the other hand, from the viewpoint of the manufacturing process, active matrix type panels require a significant increase in the number of steps compared to conventional dot matrix type panels. That is, thin film transistors used in the active matrix method are manufactured using multiple depositions of metals, semiconductors, and insulators, and photolithography techniques. They are manufactured by microfabrication of those thin films. For this reason, the manufacturing process is longer and more complicated than in the conventional method, causing an increase in manufacturing costs and a decrease in manufacturing yield.
このような欠点を克服し、アクティブマトリックス方式
による液晶表示パネルを実現する′ま
ために、薄膜トランジスタ作製プロセスを、少しでも簡
略化することが求められていた。In order to overcome these drawbacks and realize an active matrix type liquid crystal display panel, it has been desired to simplify the thin film transistor manufacturing process as much as possible.
［問題点を解決するための手段］
本発明は重連の問題点を解決すべくなされたものであり
、ガラス等の絶縁性基板の上に形成されたＳ膜トランジ
スタにおいて、ゲート電極と表示画素電極が、同時にデ
ポジットされた透明導電膜を用いて、単一のパターニン
グプロセスで、同時に形成されていることを特徴とする
薄膜トランジスタである。[Means for Solving the Problems] The present invention has been made to solve a series of problems, and in an S film transistor formed on an insulating substrate such as glass, the gate electrode and the display pixel are A thin film transistor characterized in that electrodes are simultaneously formed in a single patterning process using simultaneously deposited transparent conductive films.
本発明の目的は、薄膜トランジスタの製造工程を短縮、
簡略化することにより、その生産性を向上させることに
ある。The purpose of the present invention is to shorten the manufacturing process of thin film transistors,
The purpose is to improve productivity by simplifying the process.
本発明は、コプレーナ型、スタガー型等、半導体層から
見た場合に、絶縁性基板と反対の側に、ゲート電極が形
成される構造の薄膜トランジスタに適したものである。The present invention is suitable for thin film transistors having a structure in which a gate electrode is formed on the side opposite to an insulating substrate when viewed from a semiconductor layer, such as a coplanar type or a staggered type.
以下に、第１図を参照しながら説明する。第１図は本発
明をコプレーナ型構造の薄膜トランジスタに適用した場
合の断面図を示している。This will be explained below with reference to FIG. FIG. 1 shows a cross-sectional view when the present invention is applied to a thin film transistor having a coplanar structure.
基本的にはトランジスタ構造は従来のものと同一である
が、本発明の特徴は、ゲート電極を、表示画素電極と同
時に、透明導電膜で形成するところにある。Although the transistor structure is basically the same as the conventional one, the feature of the present invention is that the gate electrode is formed of a transparent conductive film at the same time as the display pixel electrode.
製造工程を、順をおって説明する。まずガラス等の絶縁
性基板（１）のＦに半導体をデポジットし、所定の形状
にパターニングして半導体層（２）とする０次にソース
電極、ドレイン電極用の金属をデポジットし、所定の形
状にパターニングしてソース電極（４） 、 トレイ
ン電極（３）を形成する０次にゲート絶縁膜（５）をデ
ポジットし、トレイン電極上にコンタクトホールをあけ
る。続いて本発明の方法により、透明導電膜をデポジｙ
）し、表示画素電極とゲート電極を同時にパターニング
する。The manufacturing process will be explained step by step. First, a semiconductor is deposited on F of an insulating substrate (1) such as glass, and patterned into a predetermined shape to form a semiconductor layer (2). Next, metal for source and drain electrodes is deposited and patterned into a predetermined shape. A gate insulating film (5) is deposited by patterning to form a source electrode (4) and a train electrode (3), and a contact hole is formed on the train electrode. Subsequently, a transparent conductive film is deposited by the method of the present invention.
) and pattern the display pixel electrode and gate electrode simultaneously.
以後の工程は、通常の方法に従う、すなわち、必要に応
してパッシベーション膜を設けた後、配向処理、セル化
、液晶注入等の工程を経て、液晶表示パネルを完成させ
る。The subsequent steps follow the usual methods, that is, after providing a passivation film if necessary, the liquid crystal display panel is completed through steps such as alignment treatment, cell formation, and liquid crystal injection.
より具体的には、例えば第１図の構造の上にポリイミド
膜を形成し、ラヒングした薄膜トランジスタ基板と、全
面に透明導電膜、続いてポリイミド１１！２を−１し成
しラビングした基板とを周辺ンール材を用いてンールし
たセル化し、内部に液晶を注入する等すればよい。More specifically, for example, a thin film transistor substrate is prepared by forming a polyimide film on the structure shown in FIG. What is necessary is to form a cell by using a peripheral material and inject liquid crystal inside.
これに必要に応じて偏光板１反射板、導光板１光源、カ
ラーフィルター等を設けてもよいし、各画素部分にカラ
ーフィルターをストライブ状若しくはドツト状にアンタ
ーコート又はオーバーコートとしてもよく、液晶に２色
性染料等を添加してもよい。If necessary, a polarizing plate 1 reflecting plate, a light guide plate 1 light source, a color filter, etc. may be provided, or a color filter may be undercoated or overcoated in the form of stripes or dots on each pixel portion. A dichroic dye or the like may be added to the liquid crystal.
この外、液晶以外のエレクトロクロミック物質を設けて
もよく、この場合には各画素の透明導電膜上に讐０３の
ようなエレクトロクロミック物質層を形成し、反対側の
基板に設けられた対向′電極との間に電解質、さらに必
要に応じてＡ １．＋ ０３等の背景板を配置する。も
ちろん、ビオロゲンのような電解質に溶解して用いるエ
レクトロクロミック物質を使用することもできる。In addition, an electrochromic material other than liquid crystal may be provided. In this case, an electrochromic material layer such as 03 is formed on the transparent conductive film of each pixel, and a An electrolyte is added between the electrode and A if necessary.1. + Place a background board such as 03. Of course, it is also possible to use an electrochromic substance dissolved in an electrolyte such as viologen.
なお、本発明ではゲート電極が透明となるため、半導体
層がアモルファスンリコン等の場合には外部からの光が
半導体層に進入して誤動作することがあり、この農治に
は、この半導体層の上部に金属又は着色樹脂等による不
透明材料による遮光■りを形成して光の進入を防止すれ
ばよい。In addition, in the present invention, the gate electrode is transparent, so if the semiconductor layer is made of amorphous silicon or the like, light from the outside may enter the semiconductor layer and malfunction. A light shielding layer made of an opaque material such as metal or colored resin may be formed on the upper part of the plate to prevent light from entering.
［作用］
本発明の方法は、薄膜トランジスタの製造工程を短縮す
るという効果を有する。すなわち、従来の方法によれば
、ゲート電極、形成工程、表示画素電極形成工程は全く
別工程であり、これら２つの工程の中に、デポシット工
程２＠、フォトリソグラフィ一工程２回が含まれていた
。これに対し、本発明の方法では、デポジット工程１回
、フォトリソグラフィーエ５１回のみで、ゲート電極、
表示画素電極が形成される。[Function] The method of the present invention has the effect of shortening the manufacturing process of thin film transistors. That is, according to the conventional method, the gate electrode formation process and the display pixel electrode formation process are completely different processes, and these two processes include a deposit process 2@ and one photolithography process twice. Ta. In contrast, the method of the present invention requires only one deposition process and 51 photolithography processes to form a gate electrode,
A display pixel electrode is formed.
［実施例］
次に本発明の方法による、薄膜トランジスタ製造の実施
例を示す。[Example] Next, an example of manufacturing a thin film transistor by the method of the present invention will be shown.
へ
第１図に示すように、ガラス基板（＋）の土に、コプレ
ーナ型構造の薄膜トランジスタを作製した。まず、厚さ
２０００人のアをル→アスシリコ／をパター二ノグレ、
その上に厚さ３０００人のドレイン電極（３）、ソース
電極（４）を、へ愛で配線した０次に厚さ２０００人の
Ｓ ｉＯＮ膜（５）をデポジットし、ドレイン電極とに
コンタクトホールをあけた。As shown in FIG. 1, a thin film transistor with a coplanar structure was fabricated on the soil of a glass substrate (+). First, a thickness of 2000 people → Assilico/Patter Ni Nogre,
On top of that, a drain electrode (3) and a source electrode (4) with a thickness of 3,000 densities are deposited on the 0th order SiON film (5) with a thickness of 2,000 densities, and a contact hole is made between the drain electrode and the source electrode (4). I opened it.
続いてＩ Ｔｏ （Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ
）透明導電＋Ａλをデポジットし、この膜を用いてゲー
ト電極（６）１表示画素電極（７）を、同時にパターニ
ングした。Next is I To (Indium Tin Oxide)
) A transparent conductive film +Aλ was deposited, and this film was used to simultaneously pattern a gate electrode (6) and a display pixel electrode (7).
このような方法で１作成したＲ膜トランジスタを用いて
、液晶表示パネルを組み立てて、点灯検査を行ったとこ
ろ、工程短縮の効果により、製造工程中に生じる欠陥が
減少し、表示欠陥の無いパネルを、高歩留で製造するこ
とができた。また、工程短縮により、製造コストも減少
させることができた。When a liquid crystal display panel was assembled using one R-film transistor fabricated using this method and a lighting inspection was performed, it was found that due to the shortening of the process, defects occurring during the manufacturing process were reduced, and the panel was free of display defects. could be manufactured with high yield. Furthermore, by shortening the process, manufacturing costs were also reduced.
［発明の効果］
以トのように、本発明は薄膜トランジスタを従来の方法
と比へて少ない製造工程で形成する方？ｄ提供するもの
であり、アクティブブトソンクスパネルの生産性を向上
させ、製造コストを低減させる効果を生しさせる優れた
ものである。[Effects of the Invention] As described above, the present invention allows thin film transistors to be formed in fewer manufacturing steps than conventional methods. It is an excellent method that improves the productivity of active butsonx panels and has the effect of reducing manufacturing costs.
アクティブマトリンクス液晶表示パネルは。Active matrix liquid crystal display panel.
従来からパーソナルコンピュータや小型液晶テレビ等に
使用されているドットヤトリックス液晶表示パネルに比
へて、生産性が低く製造コストが高いことが欠点とされ
てきた０本発明は。The present invention has been disadvantageous in that it has low productivity and high manufacturing cost compared to dot YATRIX liquid crystal display panels conventionally used in personal computers, small liquid crystal televisions, and the like.
アクティブヤトリックス液晶表示パネルの生産性を向上
すると共に、５８！造コストを低減せしめ、その実用化
に大きく貢献するものである。In addition to improving the productivity of Active Yatrix liquid crystal display panels, 58! This reduces manufacturing costs and greatly contributes to its practical application.
なお、本発明は以上に記述したように、液晶表示パネル
に適しているか、他の表示素子等に応用されてもよく、
今後種々の応用が可能なものである。Note that, as described above, the present invention is suitable for liquid crystal display panels, or may be applied to other display elements, etc.
Various applications are possible in the future.
４、図の簡単な説明
第１図は、本発明をコプレーナ型構造の薄膜トランジス
タに適用した場合の断面図である。4. Brief Description of the Figures FIG. 1 is a cross-sectional view when the present invention is applied to a thin film transistor having a coplanar structure.
第２図は、アクティブマトリックスの代表的な等価回路
に一已ある。FIG. 2 shows a typical equivalent circuit of an active matrix.
第３図は、従来のコプレーナ型ｇ膜トランジスタの断面
図である。FIG. 3 is a cross-sectional view of a conventional coplanar G-film transistor.
第４図は、従来のスタガー型薄膜トランジスタの断面図
である。FIG. 4 is a cross-sectional view of a conventional staggered thin film transistor.
第５図は、第４図の平面図である。FIG. 5 is a plan view of FIG. 4.
ｌ：絶縁性基板 ２：半導体層 ３ニドレイン電極 ４：ソース電極 ５：ゲート絶縁■り ６：ゲートｚｃ極 ７：表示画素電極 築 １ 図 す２図 Ｙｌ Ｙｚ Ｙ３第 ３ 図 華４ 昆 第 ５ 図l: Insulating substrate 2: Semiconductor layer 3 Nidrain electrode 4: Source electrode 5: Gate insulation 6: Gate zc pole 7: Display pixel electrode Construction 1 diagram Figure 2 Yl Yz Y3 3 Hana 4 Kon Figure 5
Claims (2)
ンジスタにおいて、ゲート電極と表示画素電極が、同時
にデポジットされた透明導電膜を用いて、単一のパター
ニングプロセスで、同時に形成されていることを特徴と
する薄膜トランジスタ。(1) In a thin film transistor formed on an insulating substrate such as glass, the gate electrode and display pixel electrode are formed simultaneously in a single patterning process using a transparent conductive film deposited at the same time. A thin film transistor featuring:
ことを特徴とする、特許請求の範囲第１項記載の薄膜ト
ランジスタ。(2) The thin film transistor according to claim 1, characterized in that the thin film transistor has a gate electrode on top.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21734984A JPS6197864A (en) | 1984-10-18 | 1984-10-18 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21734984A JPS6197864A (en) | 1984-10-18 | 1984-10-18 | Thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197864A true JPS6197864A (en) | 1986-05-16 |
Family
ID=16702777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21734984A Pending JPS6197864A (en) | 1984-10-18 | 1984-10-18 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197864A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213821A (en) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | Thin-film transistor and active matrix circuit board formed by using this transistor and image display device |
| US5483082A (en) * | 1992-12-28 | 1996-01-09 | Fujitsu Limited | Thin film transistor matrix device |
| WO2000054339A1 (en) * | 1999-03-10 | 2000-09-14 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, panel, and methods for producing them |
| GB2396744A (en) * | 1999-03-10 | 2004-06-30 | Matsushita Electric Ind Co Ltd | Ldd tft |
-
1984
- 1984-10-18 JP JP21734984A patent/JPS6197864A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213821A (en) * | 1989-02-15 | 1990-08-24 | Hitachi Ltd | Thin-film transistor and active matrix circuit board formed by using this transistor and image display device |
| US5483082A (en) * | 1992-12-28 | 1996-01-09 | Fujitsu Limited | Thin film transistor matrix device |
| US5580796A (en) * | 1992-12-28 | 1996-12-03 | Fujitsu Limited | Method for fabricating thin film transistor matrix device |
| WO2000054339A1 (en) * | 1999-03-10 | 2000-09-14 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, panel, and methods for producing them |
| GB2354882A (en) * | 1999-03-10 | 2001-04-04 | Matsushita Electric Ind Co Ltd | Thin-film transistor,panel and methods for producing them |
| GB2354882B (en) * | 1999-03-10 | 2004-06-02 | Matsushita Electric Ind Co Ltd | Thin film transistor panel and their manufacturing method |
| GB2396744A (en) * | 1999-03-10 | 2004-06-30 | Matsushita Electric Ind Co Ltd | Ldd tft |
| GB2396744B (en) * | 1999-03-10 | 2004-08-18 | Matsushita Electric Ind Co Ltd | A semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5351498B2 (en) | Liquid crystal display device and driving method thereof | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| EP0661581B1 (en) | Active matrix type liquid crystal display apparatus | |
| TWI403812B (en) | Thin film transistor array panel and liquid crystal display including the same | |
| US7138656B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| WO1998008134A1 (en) | Liquid crystal display device | |
| KR100193311B1 (en) | Active matrix type liquid crystal display using gray scale and manufacturing method thereof | |
| CN108761941A (en) | The production method of COA types structure of liquid crystal display panel and COA type liquid crystal display panels | |
| JPH02830A (en) | Thin film transistor and liquid crystal display device formed by using said transistor | |
| JP3378177B2 (en) | Display device | |
| CN106932983A (en) | Display device | |
| US5748268A (en) | Quasi-tiled active matrix display | |
| KR100281861B1 (en) | Sequential staggered type thin film transistor | |
| CN102227678A (en) | Liquid crystal display device and method for manufacturing liquid crystal display device tft substrate | |
| JPS6197864A (en) | Thin film transistor | |
| JPH02157729A (en) | Substrate for thin-film transistor array | |
| JP2001154205A (en) | Active matrix liquid crystal display device | |
| JP2000250065A (en) | Liquid crystal image display device and production of semiconductor device for image display device | |
| JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
| JP2001255554A (en) | Active matrix substrate, its manufacturing method, optoelectronic device and its manufacturing method | |
| JP4031105B2 (en) | Active matrix type liquid crystal display device | |
| KR0144233B1 (en) | Manufacturing method and apparatus of active matrix lcd | |
| JPH06258669A (en) | Liquid crystal display device | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof |