JPS58192342A - Inspecting method of pattern - Google Patents

Inspecting method of pattern

Info

Publication number
JPS58192342A
JPS58192342A JP7526882A JP7526882A JPS58192342A JP S58192342 A JPS58192342 A JP S58192342A JP 7526882 A JP7526882 A JP 7526882A JP 7526882 A JP7526882 A JP 7526882A JP S58192342 A JPS58192342 A JP S58192342A
Authority
JP
Japan
Prior art keywords
pattern
distance
defect
patterns
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7526882A
Other languages
Japanese (ja)
Other versions
JPH0422018B2 (en
Inventor
Yutaka Sako
裕 酒匂
Haruo Yoda
晴夫 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7526882A priority Critical patent/JPS58192342A/en
Publication of JPS58192342A publication Critical patent/JPS58192342A/en
Publication of JPH0422018B2 publication Critical patent/JPH0422018B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Abstract

PURPOSE:To decide a critical degree of a defect appropriately by calculating distances up to picture elements at specific positions from the boundaries of the patterns about sample and standard patterns according to a specific rule and comparing them. CONSTITUTION:Distance converting value is shown as a position (i, j) in F(i, j) and the sample and standard patterns in f(i, j) and g(i, j) and these value and patterns are processed by a formula F1(i, j)=[F1(i, j-1)+f(i, j)].g(i, j) in the most fundamental case when the sample pattern extends in the longitudinal (i) direction and there is the defect in the orthogonal (j) direction. The patterns are scanned in the (i) direction, and a formula FK(i, j)=FK(i, j-1) is formed in a defect section of f=0 and g=1, but f=1 and g=1 and a formula FK(i, j)=FK(i, j-1)+1 are formed in a normal section, and a formula FK(i, j)=0 is formed when g=0 holds. Accordingly, the value of the lowermost sections of the patterns indicates pattern width by sequential propagation, and compared with a reference value, and the critical degree can be determined. A position to be compared j8 is obtained by a foromula D(i, j)=g(i, j).[1-g(i, j+1)] from the standard pattern (g). When width in the plural directions is measured independently and decided at every direction, the critical degrees can be determined about defects of every kind.

Description

【発明の詳細な説明】 本発明は、プリント基板や半導体集積回路の配線パター
ン等のパターンの検査方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for inspecting patterns such as wiring patterns of printed circuit boards and semiconductor integrated circuits.

従来、プリント基板や半導体集積回路の配線パターンの
欠陥の検出方法として、(1)被検査パターンと標準パ
ターンを比較する方法、(2)被検査バター7内の特定
の特徴のある部分を欠陥とする方法などがある。これら
の方法では、どちらも欠陥の位置2寸法しか判定できず
、欠陥のパターンに与える致命度を判定するまでには至
っていながった。
Conventionally, methods for detecting defects in wiring patterns of printed circuit boards and semiconductor integrated circuits include (1) a method of comparing the pattern to be inspected with a standard pattern, and (2) a method of identifying a part with a specific characteristic in the butter 7 to be inspected as a defect. There are ways to do this. In both of these methods, only two dimensions of the position of the defect can be determined, and the criticality of the defect pattern cannot be determined.

この問題全解決するため、近年、パターンの線幅を調べ
てそれがある固定の基準値より小さければ致命的欠陥と
判断する方法が考案されている。しかし、一般に欠陥の
パターンに与える致命度は、パターンの線幅そのもので
なく正常時に有するべきパターンの幅に対する欠陥パタ
ーンの幅の割り合いで決する。したがって、従来の方法
では、致命度を考慮した欠陥パターンの判定が不可能で
あった。
In order to completely solve this problem, a method has recently been devised in which the line width of a pattern is examined and if it is smaller than a fixed reference value, it is determined to be a fatal defect. However, in general, the degree of fatality given to a defective pattern is determined not by the line width of the pattern itself but by the ratio of the width of the defective pattern to the width that the pattern should have under normal conditions. Therefore, with conventional methods, it has been impossible to determine defective patterns in consideration of criticality.

本発明の目的は、前記の従来方法の問題点を解消し、配
線パターン等における欠陥の致命度の判定を、より適切
に行うことのできるパターンの検査方法を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a pattern inspection method that solves the problems of the conventional methods described above and can more appropriately determine the criticality of defects in wiring patterns and the like.

この目的金運酸するために、本発明では、被検査パター
ンの幅を検出すると同時に、予め対象物の設計データよ
り作製した標準パターンの幅をも検出し、それらの幅の
比を計算することによって致命度を判定する。これによ
れば、一定の基準値と比較する方法と異なり、欠陥の存
在するパターンのH@が同じであっても、もともとの正
常パターンの線幅が小をい方が致命度が尚くなり人間の
判断基準に近くなることになる。パターンの幅は特殊な
距離変換処理によって求める。この距離変換処理とは、
パターンの境界がら各位置の絵素1での距離をある特定
の規則に従って計算する変換である。したがって標準パ
ターンの特定の境界部の絵素の距離変換値によりパター
ンの幅を比較することができる。
In order to accomplish this goal, the present invention detects the width of the pattern to be inspected, and at the same time detects the width of a standard pattern prepared in advance from the design data of the object, and calculates the ratio of these widths. Determine the degree of fatality. According to this method, unlike the method of comparing with a fixed reference value, even if the H@ of the defective pattern is the same, the smaller the line width of the original normal pattern, the more fatal it becomes. This will come close to human judgment standards. The width of the pattern is determined by special distance conversion processing. This distance conversion process is
This is a conversion that calculates the distance in picture element 1 at each position from the pattern boundary according to a certain rule. Therefore, the widths of the patterns can be compared based on the distance conversion values of picture elements at specific boundaries of the standard pattern.

以下、本発明を実施例により詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to Examples.

第1図は本発明のパターンの検査方法を採用できる検査
装置の全体の構成を示している。7は全体を制御する計
算機であり、検査物1oFi計洒機7からの制御信号7
aにより位置制御されたステージ9上に置がれている。
FIG. 1 shows the overall configuration of an inspection device that can employ the pattern inspection method of the present invention. 7 is a computer that controls the whole, and the control signal 7 from the inspection object 1oFi meter 7
It is placed on a stage 9 whose position is controlled by a.

検査物1oのパターンは撮偉装置lによって同期信号6
aに同期してラスク走査され映倫信号1sとなる。この
映像信号ISは二値化回路等から成るパターン抽出回路
2により基本クロック信号6dによりサンプリングされ
、かつ二値化されることにより被検査パターン信号2S
に変換される。−万、パターン発生回路4は記憶回路5
に格納されている欠陥のないときの検査パターンを表わ
す標準パターンデータを同期信号発生回路6〃・ら発せ
られるアドレス信号6bによって読み出し、各絵素(i
、j)に対する標準パターン信号4Sを被検前パターン
信号2Sに同期して出力する回路である。判定回路3は
不発明にかかわるものであり、被検査パターン2Sと標
準パターン48t−並列的に処理して欠陥の致命度を判
定し、致命的であれば同期信号発生回路6から出力され
る映像画面のX、Y座標信号6cfその時点で記憶する
。記憶された致命的な欠陥のXY座113Sの映倫走査
が簀子した後に計算機7によって読取られ、表示装置8
に欠陥検査結果1bとして表示される。
The pattern of the inspection object 1o is determined by the synchronization signal 6 by the imaging device l.
Rask scanning is performed in synchronization with a and becomes the Eirin signal 1s. This video signal IS is sampled by a basic clock signal 6d by a pattern extraction circuit 2 consisting of a binarization circuit, etc., and is binarized to produce a pattern to be inspected signal 2S.
is converted to -10,000, pattern generation circuit 4 is memory circuit 5
The standard pattern data representing the inspection pattern when there are no defects stored in
, j) in synchronization with the pre-test pattern signal 2S. The determination circuit 3 is related to non-invention, and processes the pattern to be inspected 2S and the standard pattern 48t in parallel to determine the fatality of the defect, and if the defect is fatal, an image outputted from the synchronization signal generation circuit 6 The X and Y coordinate signals 6cf of the screen are stored at that point. After the memorized scan of the XY locus 113S with the fatal flaw is screened, it is read by the computer 7 and displayed on the display device 8.
is displayed as defect inspection result 1b.

先ず、判定回路3におけるパターンの検査方法の基本原
理について説明する。第2図は、配絢のパターンの方向
と欠陥の方向の基本的なケースを描いたものである。検
査ケ行なうパターンの長手     ゛(方向が1通り
に予め決1つており、しかも、その長手方向に直交する
方向に伸びる欠陥がある場合(例えば、第2図のA、 
、 A4又はBl −B4又はC,、C4又はD+ 、
D4 )には、次の工うな1方向の距離を求める距離変
換処理の内の1つを行なえば、パターンの幅を求めるこ
とができる。
First, the basic principle of the pattern inspection method in the determination circuit 3 will be explained. FIG. 2 depicts the basic case of the direction of the pattern of yarn placement and the direction of defects. The longitudinal direction of the pattern to be inspected (in the case where the direction is predetermined in one direction and there is a defect extending in a direction perpendicular to the longitudinal direction (for example, A in Fig. 2,
, A4 or Bl - B4 or C, , C4 or D+,
For D4), the width of the pattern can be determined by performing one of the following distance conversion processes to determine the distance in one direction.

ここで、Fb  (j、j)(k=1〜4)は(i+j
)座標での距離変換値、f(i+’j)は被検査パター
ン、g(i、j)は’(is j)に1対応スる標準パ
ターンである。これらの距離変換処理はパターン撮儂装
置1の走査方向がi方向であるときに効果のめるもので
ある。第3図は上式の説明のために八1の場合を示した
ものである。図中、f (is  j)=Ot  g(
is  j)=1すなわち欠陥部では、Fk  (’*
  J ) ”Fk(1+ J  1)となり上の距離
変換値がそのまま伝ばんされる。
Here, Fb (j, j) (k=1 to 4) is (i+j
) coordinates, f(i+'j) is the pattern to be inspected, and g(i, j) is a standard pattern that corresponds to '(is j) by one. These distance conversion processes are effective when the scanning direction of the pattern photographing device 1 is the i direction. FIG. 3 shows the case of 81 to explain the above equation. In the figure, f (is j)=Ot g(
is j)=1, that is, in the defective part, Fk ('*
J)"Fk(1+J1), and the above distance conversion value is transmitted as is.

f (is j)=1s g(is j)=t、−rな
ゎち正常部でFiFh(j、jン=Fh  (31J 
 1)+1となり上の距離変換値にプラス1される。
f (is j) = 1s g (is j) = t, -r, so in the normal part FiFh (j, j = Fh (31J
1) It becomes +1 and is added to the above distance conversion value.

g(i、j)=Oの場合は、距離変換値は常に0である
。このような処理にょるFh(i、j)のパターンの最
下部(図中の矢印j、の部分)の値はパターンの幅を表
わしていることになり、基準値と比較することにより致
命性を判定できる。なお1比較すべき位置J@’t7知
るために、各絵素(i、j)がこの位置に属するが否が
を示すデータD(i、Nを予め記憶しておいてもよいが
、標準パターンg(i、j)から次のようにして求める
こともできる。
When g(i,j)=O, the distance conversion value is always 0. The value at the bottom of the Fh (i, j) pattern (the part marked by arrow j in the figure) resulting from such processing represents the width of the pattern, and by comparing it with the standard value, it is possible to determine whether it is fatal or not. can be determined. Note that in order to know the position J@'t7 to be compared, data D (i, N) indicating whether each picture element (i, j) belongs to this position may be stored in advance, but standard It can also be determined from the pattern g(i, j) as follows.

第3図ではA、、A、の場合會示しており、g(i、j
)=1かつg(i、j+1)=0の位置が判定すべき場
所となる。また、比較すべき基準値が定数ではなく、場
所によって標準パターンの幅が異なる場合には、前の距
離変換と同様にして、入カバターン’(t* J)にか
え標準パターンg(i、j)に対して距離変換をするこ
とにより、標準パターンの幅、すなわち、基準値を逐次
求めて被検査パターンの幅と比較するようにすればよい
Figure 3 shows the case of A, , A, and g(i, j
)=1 and g(i, j+1)=0 is the location to be determined. In addition, if the reference value to be compared is not a constant and the width of the standard pattern differs depending on the location, in the same way as the previous distance conversion, the standard pattern g(i, j ), the width of the standard pattern, that is, the reference value, may be sequentially determined and compared with the width of the pattern to be inspected.

以上の説明では、配線パターンの方向が1つでしかもそ
のパターンに対して垂直方向の欠陥のみが存在する場合
をとりあげたが、実際には、第2図A、、As 、A、
、A6又tlB、 、 B、 、 B、 。
In the above explanation, we have taken up the case where the wiring pattern has one direction and there are only defects in the direction perpendicular to the pattern, but in reality, Fig. 2A, , As , A,
, A6 and tlB, , B, , B, .

Bs又はCt 、 Cs 、 Cs 、 Cs又はDt
 * D、@Ds = Daのように、たとえパターン
の方向が決まっていても欠陥の方向が様々な場合があり
得る。
Bs or Ct, Cs, Cs, Cs or Dt
*D, @Ds = Da, even if the direction of the pattern is fixed, the directions of the defects may vary.

このような場合には、次式のような複数の方向の距離の
伝げんすなわち複数の方向の幅の測定を独立に行ない、
各方向ごとに判定すればよい。
In such a case, independently measure the distance propagation in multiple directions, that is, the width in multiple directions, as shown in the following equation:
The determination may be made for each direction.

処するためにはFs 、 Fa −F4 、 Bs 〜
B、のいずれにも対処するためにはF、、F、、F、。
In order to treat Fs, Fa −F4, Bs ~
To deal with both,B,,F,,F,,F,.

C1〜C6のいずれにも対処するためにはF、。In order to deal with any of C1 to C6, F.

F、、F、、D、〜D6のいずれにも対処するためには
、Fl m FW + F4の距離変換全それぞれに行
なえは工いことになる。たとえに、パターンの方向がA
I−A、のどとく、図の左右に延びていることが分かつ
ている場合、弐Fl * F’s IF4の各々に基づ
き検査パターンの距離変換を行ない、それらの結果の内
、パターンの端における値の内、最小値を与える結果で
もって、検査パターンの幅とするが、あるいは、F、、
F、、F。
In order to deal with all of F, , F, , D, to D6, it is necessary to perform all the distance transformations of Fl m FW + F4. For example, if the direction of the pattern is A
If it is known that I-A, throat extends to the left and right of the figure, perform distance conversion of the inspection pattern based on each of 2Fl * F's IF4, and among these results, the distance at the edge of the pattern The width of the inspection pattern is determined by the result that gives the minimum value among the values, or F,...
F,,F.

の各々に基づく結果を正常のパターン幅と比べてパター
ンの致命性を判定し、Fl e FS * F4のいず
れかに対して致命的であると判断されたときには、検査
パターンは致命的欠陥を有すると判定することができる
。致命度の判定方法は後述する。
The test pattern is judged to have a fatal defect by comparing the results based on each of them with the normal pattern width to determine the fatality of the pattern. Then, it can be determined. The method for determining the degree of fatality will be described later.

なお、距離変換値を基準値と比較すべき位置は、水平パ
ターンの八1〜A6に対しては、として求めることがで
きる。また、比較すべき基準値が定数ではなく、場所に
よって異なる場合には、先と同様に、入カバターンf 
(’t j)にかえ標準パターンg(’* j)に対し
て、各距離変換(F t〜F4の内の3つ)を行なって
、標準パターンの各方向の幅を逐次求めて基準値とすれ
ばよい。
Note that the positions at which the distance conversion values should be compared with the reference values can be determined as follows for horizontal patterns 81 to A6. In addition, if the reference value to be compared is not a constant but varies depending on the location, the input cover f
('t j), perform each distance conversion (three of F t to F4) on the standard pattern g ('* j), sequentially find the width in each direction of the standard pattern, and obtain the reference value. And it is sufficient.

これまでの説明では、配線バター/の方向が予め1つの
方向に矢筒っている場合に対する方法に関して述べたが
、次に、配線パターンの方向が1つでなく複数の場合に
対する方法を述べる。基本的に入カバターンの方向及び
欠陥の方向が全くわからないのであるから、第1にFs
 + Ft * Fs +F4のすべての距離変換を入
カバターンに対して行ない、次に、判定を入カバターン
の方向に従って選択して行なえばよい。その選択の方法
は、距離変換F、、F、、F、、F4それぞれに対して
判定すべきパターンの境界の位置を入カバターンに対応
する標準パターンg(i、j)から次の様にして求めれ
ばよい。
In the explanation so far, a method has been described for the case where the wiring patterns are aligned in one direction in advance.Next, a method for the case where the wiring pattern has not one direction but a plurality of directions will be described. Basically, the direction of the input pattern and the direction of defects are not known at all, so firstly, Fs
+Ft*Fs+F4 All distance transformations may be performed on the input cover turn, and then the determination may be made selectively according to the direction of the input cover turn. The selection method is as follows by determining the position of the boundary of the pattern to be determined for each of the distance transformations F, , F, , F, , F4 from the standard pattern g(i, j) corresponding to the input cover turn. All you have to do is ask.

例えば、入カバターンが水平パターンの場合、パターン
の最下部の境界でり、、D、、D、が1となり、その方
向に対応するFt 、Fs 、F4に基づく距離変換値
が判定される。垂直パターンの場合、右の境界でり、、
D、が1となり、左の境界でり、が1となるのでFy 
−Fsの距離変換は右の境界、F4の距離変換に左の境
界で判定される。
For example, when the incoming cover pattern is a horizontal pattern, ,D,,D, is 1 at the bottom boundary of the pattern, and a distance conversion value based on Ft, Fs, and F4 corresponding to that direction is determined. For vertical patterns, the right border is,
D, becomes 1, and the left boundary becomes 1, so Fy
The distance conversion of −Fs is determined on the right boundary, and the distance conversion of F4 is determined on the left boundary.

右上りのパターンの場合は、右下の境界でり、。For an up-right pattern, the bottom-right border is.

D、、D、が1となるので右下の境界でFlsF、 、
 F、の距離変換が判定される。右下りのパターンの場
合は、左下の境界でり、、D、が1となり、右上の境界
でり、が1となるので、左下の境界でF、、F4の距離
変換、右上の境界でF。
Since D, ,D, is 1, FlsF, , at the lower right boundary
A distance transformation of F is determined. In the case of a downward-right pattern, the lower left boundary, ,D, becomes 1, and the upper right boundary, 1, so the distance conversion of F,,F4 is performed at the lower left boundary, and F at the upper right boundary. .

の距離変換が判定されることになる。したがって、D1
〜D、の内、同時に1となったものに対するF、〜F4
の変換結果の内、最小のものが欠陥部のパターン幅とな
る。したがって、これt−標準パターンの幅と比較する
ことにより、致命度を判定できる。1だ、最小値を求め
なくて、Fl〜F4の変換結果の内、Dl 〜D4の内
の1になったも    「のに対するものを標準パター
ンの幅とそれぞれ比較して致命度を比較し、いずれかの
比較で致命度があれば致命的と判断できる。このように
することにより、自動的に、第2図のA、〜A6に対処
するためのFl 、Ps 、F4  、Bt〜B6に対
処するためのF、、Fl、F、、C,〜C6に対処する
ためのF、、F、、F、、D1〜D6に対処するための
Fl 、F、、F、の距離変換がそれぞれのパターンに
対して有効となる。なお、比較する標準パターンの幅(
基準値)が位置によって異なる場合は標準パターンg(
i、j)に対して各距離変換を行なって、それぞれの幅
を逐次求めて基準値とすればよい。
The distance transformation will be determined. Therefore, D1
~D, for those that become 1 at the same time, ~F4
Among the conversion results, the smallest one becomes the pattern width of the defective part. Therefore, by comparing this with the width of the t-standard pattern, the criticality can be determined. 1, I did not find the minimum value, and among the conversion results of Fl to F4, it became 1 among Dl to D4. If there is a fatality level in any comparison, it can be determined as fatal.By doing this, Fl, Ps, F4, Bt to B6 to deal with A and to A6 in Fig. 2 are automatically determined. The distance conversion of F, FL, F, C, C6 to deal with F, F, F, F, D1 ~ D6, and FL, F, F, F, F, F, F, F, F, F, F, F, F, F. It is valid for the pattern of .The width of the standard pattern to be compared (
If the reference value) differs depending on the position, use the standard pattern g (
It is sufficient to perform each distance transformation on i, j) and sequentially obtain the respective widths and use them as reference values.

第4図は、欠陥が配線パターンに対して一つの方向では
なくその一つの方向に対してざらに45方向に延びてい
る場合の例を示している。このような欠陥にも対処する
ためには、先のFl  + Fl +F、、F4の距離
変換を次のように変更し、距離変換の値が2つの方向か
ら伝ばんできるようにすれば工い。ここで下式のMl、
()は()内の数値の内最小なものを示す。
FIG. 4 shows an example where the defect extends not in one direction with respect to the wiring pattern but in roughly 45 directions with respect to that one direction. In order to deal with such defects, it is possible to change the distance conversion of Fl + Fl +F, , F4 as follows, so that the value of the distance conversion can be transmitted from two directions. . Here, Ml of the following formula,
() indicates the minimum value among the numbers in parentheses.

第5図(a)〜(d)は上式F、〜F 4 ’t” g
Fl明するためのものである。図の格子図部分はFh(
’y j)t=求めるのに用いられる他の二つの絵素に
対する距離値を示し、その格子図部分の下に記載逼れた
複数の矢印は各距離変換の基本の伝ばん方向を示してお
り、各距離変換は4つの方向に距離変換値を伝ばんさせ
ることができる。第6図は第4図A、1゜t3tt  
e C11に対して式(6)の距離変換Fl * F4
 *F、をそれぞれ適用したときの距離IItの伝ばん
の様子を具体的に示したものであり、各々の距離変換に
従って一万の境界にパターンの残りの寸法lが伝ばんさ
れることが分かる。この図から推定できるように4つの
距離変換Fl e Ft e Fl *F4によって第
4図と第2図の欠陥すべてに対処できる。すなわち、水
平パターン内の欠陥A、〜A、、Ao”−A、1!に対
してはFl とFS、垂直なパターン内の欠陥B1〜f
3s t t3ts〜B□に対してはF、とF4、右上
りパターンC8〜C65C1l ””’Catに対して
はF、とFS、右下りパターンのり、〜Da e Dl
+−Da1に対してにF。
Figure 5 (a) to (d) are the above formulas F, ~F 4 't'' g
This is to clarify the contents. The lattice diagram part of the figure is Fh (
'y j) t= indicates the distance value to the other two picture elements used to find it, and the multiple arrows written under the grid diagram section indicate the basic propagation direction of each distance transformation. Therefore, each distance transform can propagate distance transform values in four directions. Figure 6 is Figure 4A, 1°t3tt
Distance conversion Fl * F4 of equation (6) for e C11
This shows specifically how the distance IIt propagates when each of *F is applied, and it can be seen that the remaining dimension l of the pattern is propagated to the 10,000 boundaries according to each distance transformation. . As can be deduced from this figure, all the defects in FIGS. 4 and 2 can be addressed by the four distance transformations Fl e Ft e Fl *F4. That is, Fl and FS for defects A, ~A,, Ao''-A, 1! in the horizontal pattern, and defects B1 to f in the vertical pattern.
3s t t3ts ~ For B
+-F for Da1.

とF4の距離変換を行なって、それぞれに対して、次の
標準パターンの境界位置で判定を行なえばよい。
It is sufficient to perform the distance conversion of F4 and F4, and make a determination for each at the boundary position of the next standard pattern.

(F、に対して) このぶつにすると、水平パターンの最下部の境界で関数
D1 (’* J )とDs(’*J)のみが1、垂直
パターンの右の境界で関数り3、左の境界で関数り、の
みが1、右上りのパターンの右下の境界で、関数Dt 
、Daのみが1、右下りのノ(ターンの左下の境界関数
り、 、 D、のみが1となり、上で述べた各パターン
の欠陥に必要な距離変換の結果を選択的に判定できる。
(For F) If we do this, only the functions D1 ('* J ) and Ds ('* J) are 1 at the bottom boundary of the horizontal pattern, 3 at the right boundary of the vertical pattern, and the left At the boundary of the function Dt, only is 1, at the lower right boundary of the upper right pattern
, Da is 1, and only the lower left boundary function of the turn, , D, is 1, and it is possible to selectively determine the results of the distance transformation required for each pattern defect described above.

位置により比較する基準値が異なる場合は、標準パター
ンに対しても同じ距離変換を逐次施こして幅を求めてそ
れを基準値とすれはよい。
If the reference value to be compared differs depending on the position, it is sufficient to sequentially apply the same distance conversion to the standard pattern to obtain the width and use it as the reference value.

第7図は、上に説明した基本原理、すなわち、配線パタ
ーンの方向、欠陥の方向、標準パターン幅が一定でない
場合での第2図及び第4図に示したよりな欠陥に対して
適用できる原理を具体化した例である。以下では、距離
変換は式(6)に基づき行なわれ、判定境界位置は式(
5)により求めうる。
Figure 7 shows the basic principle explained above, that is, a principle that can be applied to the more defects shown in Figures 2 and 4 when the direction of the wiring pattern, the direction of the defect, and the standard pattern width are not constant. This is a concrete example. In the following, distance conversion is performed based on equation (6), and the judgment boundary position is determined by equation (
5).

図において、2Sはパターン抽出(ロ)路2から時系列
に出力される2値の被検査パターン信号、4SLパタ一
ン発生回路4がら被検査パターンと同期して出力往る標
準パターン信号である。被検査       「パター
ン信号2 S Vi、’IA準パターン信号4Sと伴に
距離判定回路1,2,3.4でそれぞれ関数Fs 、 
F’t 、 Fs 、 F4に基づく距離変換が施され
、伸率パターンから作られた関数D1 、D、。
In the figure, 2S is a binary test pattern signal that is output in time series from the pattern extraction path 2, and a standard pattern signal that is output from the 4SL pattern generation circuit 4 in synchronization with the test pattern. . The distance judgment circuits 1, 2, and 3.4 each use the functions Fs,
Functions D1, D, which are subjected to distance transformation based on F't, Fs, F4, and created from the stretch rate pattern.

D3.D、がlとなる判定の境界で距離変換値を比較し
、致命欠陥がめる場合11ない場合0である信号を30
 Is、3028,3038.3048として出力する
。なお、これらの致命欠陥の存在を示す信号は、距離判
定回路1,2,3.4での最も遅延の大きいものを基準
とするように、同期を合せるようにされている。そして
これらの信号を論理和した後、この信号が1の場合のみ
、その時の同期信号発生回路6からのXY座4t16c
が、記憶回路305に格納される。このようにすること
により、致命的な欠陥の位置を記憶することができる。
D3. Compare the distance conversion values at the determination boundary where D is l, and if there is a fatal defect, the signal is 11. If there is no fatal defect, the signal is 0.
Is, 3028, 3038.3048. It should be noted that these signals indicating the presence of a fatal defect are synchronized so that the one with the longest delay in the distance determination circuits 1, 2, 3.4 is used as a reference. After ORing these signals, only if this signal is 1, the XY coordinate 4t16c from the synchronization signal generation circuit 6 at that time
is stored in the storage circuit 305. By doing so, the position of the fatal defect can be memorized.

このため、距離判定回路301〜304はいずれも同一
の絵素(it j)に対する判定結果を出力するように
、信号28,4S’に処理する、時間が同一になるよう
に構成されている。嘔らに、X、Y座標6cは、信号3
018〜3048が対応する絵素のアドレスとなるよう
に、同期信号発生回路6は、撮像装置1による現在の走
査位置座標を上記処理時間分だけ遅れて出力するように
構成されている。
For this reason, the distance determination circuits 301 to 304 are configured to process the signals 28 and 4S' at the same time so as to output determination results for the same picture element (it j). Additionally, the X and Y coordinates 6c are signal 3.
The synchronizing signal generating circuit 6 is configured to output the current scanning position coordinates of the imaging device 1 with a delay of the processing time so that 018 to 3048 are the addresses of the corresponding picture elements.

第8図は、距離判定回路3の被検査パターン2Sと標準
パターン4Sの処理過程をパターン図として表わしたも
のである。
FIG. 8 is a pattern diagram showing the process of processing the inspected pattern 2S and the standard pattern 4S in the distance determination circuit 3.

図中T6 、Soは、対象物10上の横方向(i方向)
に延在している。
In the figure, T6 and So are the lateral direction (i direction) on the object 10
It extends to

配線パターンの一部分を示したもので、Toが被検査パ
ターン、すなわち第1図の信号2Sにより表わされるバ
ター/であり、Soは予め記憶している標準パターンで
第1図の信号4Sに対応する。ここで、被検査パターン
、標準パターンの各絵素(i、j)に対するパターンの
有無を表わす関数をすでに若べたごと<、f (i+ 
j)s g(’* j)で表わす。(ilj)点は一つ
の絵素の座標であり前述のx+Y座標に対応する。した
がってf(i、Hに対して、f (i−it j)+g
u−1,j>は1、基本クロック前、f(i。
This shows a part of the wiring pattern, where To is the pattern to be inspected, that is, the butter / represented by signal 2S in Figure 1, and So is a standard pattern stored in advance, which corresponds to signal 4S in Figure 1. . Here, we have already reduced the function representing the presence or absence of a pattern for each pixel (i, j) of the inspected pattern and the standard pattern <, f (i+
j) s g('* j). The point (ilj) is the coordinate of one picture element and corresponds to the x+Y coordinate described above. Therefore, for f(i, H, f (i-it j) + g
u-1,j> is 1, before the basic clock, f(i.

j−1)は−ラスタ走査期間たけ前に入力された信号2
8.48に対応する。ただし、これらの関数は0.1の
値しかとらないこととし、1が実際の配線パターンの存
在全表わすとする。T、、S。
j-1) is the signal 2 input before the raster scanning period.
Corresponds to 8.48. However, it is assumed that these functions only take a value of 0.1, and 1 represents the entire existence of the actual wiring pattern. T,,S.

は配線パターン’ro 、 S、の上部の境界から各絵
素(i、j)1での距離を表わすパターンで、これらの
距離はすでに式(6)9式(7)で述べた次の関係式に
より求められる。
is a pattern that represents the distance of each picture element (i, j) 1 from the upper boundary of the wiring pattern 'ro, S, and these distances are expressed by the following relationships already stated in equations (6) and 9 and equation (7). It is determined by the formula.

ここで、Fs  (1,J )−Os  (’、J )
は多値の関数となる。S3は、標準パターンS0の判定
位置を示す関数を表わすパターンであり、この関数は、
前述したように標準パターンg(i、j)から式(7)
の関数Ds(!、j)である。
Here, Fs (1, J) − Os (', J)
is a multivalued function. S3 is a pattern representing a function indicating the determination position of the standard pattern S0, and this function is
As mentioned above, from the standard pattern g(i, j), equation (7)
is the function Ds(!, j).

Ds(i、 j)”g(i、 j) g(f 1. j
)”(1g(i、 j+1))(9〕 T、、S、は、パターンTt−8tそれぞれに対して、
パターンS、の1に対応した絵素を取り出して構成嘔れ
るパターンであり、次式で表わされる。
Ds(i, j)”g(i, j) g(f 1. j
)"(1g(i, j+1))(9) T,,S, is for each pattern Tt-8t,
This pattern is constructed by extracting picture elements corresponding to 1 of pattern S, and is expressed by the following equation.

パターンTt 、Ssは、元のパターンSo 、 T。The patterns Tt and Ss are the original patterns So and T.

の幅の頃が多値情報として表現されたものとなる。When the width is around , the information is expressed as multivalued information.

従って両者St、Ttk比較すれば欠陥の致命度が判定
できる。例えば、標準パターンの幅の1/α以下に被検
査パターンの幅がなった場合に、致命欠陥であるとする
と、次のような式で致命欠陥関数Ho(iej)を求め
ればよい。
Therefore, by comparing both St and Ttk, the fatality of the defect can be determined. For example, if the width of the pattern to be inspected is 1/α or less of the width of the standard pattern and it is a fatal defect, then the fatal defect function Ho(iej) may be calculated using the following formula.

C0は、判定後のパターンであり1が致命欠陥の存在を
表わし、α=2とした場合である。なお、上5ゆ−9゜
ケアあ、、。ヨオ。、い□よ   (い。この方法によ
れば、標準パターンの各位置の幅を逐次、求めることが
できるので、各場所でパターンの幅が異なっていてもそ
れに対応して致命度を決定できる。
C0 is a pattern after determination, where 1 represents the presence of a fatal defect, and α=2. In addition, upper 5 Yu-9° care a... Yoo. , □yo (I. According to this method, the width of each position of the standard pattern can be found sequentially, so even if the width of the pattern differs at each location, the criticality can be determined accordingly.

第9図は、上記の過程を実現するための距離判定回路3
の具体的15J路構成の一例を示したものである。図に
おいて、2Sはパターン抽出回路2から時系列に出力さ
れる2値の被検査パターン信号、4Sti、パターン発
生回路4から被検査パターン信号3Sと同期して出力さ
れる標準パターン信号である。被検査パターン信号zs
n、m準パターン色号4Sを参照しながら距離変換回路
31により(8)式に基づきf(i、j)からFs(i
、j)への変換を行なう。こう[7てパターンT、 (
r表わす信号318をd力する。これと同期して、鉗離
変換回路3、境界油田回路33では、それぞれ式%式% j)、g(i、j)からDs  (i、j)への変換を
行なう。こうして、パターンS、、S、の各絵素の信号
G3  (ie J )e Ds  (i、J )をそ
れぞれ表わす信号328,338?出力する。34゜3
5は、アンドゲートからなるゲート回路であり、Fm 
 (’s J )s Gm  (’t J )を表す多
値パターン信号318,328の各ビットに対して、D
a  (ie J )を表わす二値信号338とアンド
することにより、Fs’ (’s J L Gs’ (
’+ J )を表わす多値パターン信号348,358
をそれぞれ得る。これらの信号に対するパターンは第8
図のT’s、Stに相当する。36け、p、′(t。
FIG. 9 shows a distance determination circuit 3 for realizing the above process.
This figure shows an example of a specific 15J road configuration. In the figure, 2S is a binary test pattern signal output in time series from the pattern extraction circuit 2, and 4Sti is a standard pattern signal output from the pattern generation circuit 4 in synchronization with the test pattern signal 3S. Test pattern signal zs
While referring to the n, m quasi-pattern color code 4S, the distance conversion circuit 31 converts f(i, j) to Fs(i
, j). This [7te pattern T, (
A signal 318 representing r is applied to d. In synchronization with this, the force separation conversion circuit 3 and the boundary oil field circuit 33 perform conversion from the formulas %j) and g(i,j) to Ds(i,j), respectively. In this way, the signals 328, 338? representing the signals G3 (ie J )e Ds (i, J) of each picture element of the patterns S, , S, respectively? Output. 34°3
5 is a gate circuit consisting of an AND gate, and Fm
('s J )s Gm ('t J ) For each bit of the multi-value pattern signals 318 and 328, D
By ANDing with the binary signal 338 representing a (ie J ), Fs'('s J L Gs' (
'+J) multi-value pattern signals 348, 358
are obtained respectively. The pattern for these signals is
This corresponds to T's and St in the figure. 36 ke, p,'(t.

j)とGs’(led)比較するための比較回路であり
、Gs’(’+ j )/α−F’s’(i、j)が正
の場合のみ1を信号303Sとして出力する。信号30
38fl、第8図C7に対応する関数H6(i。
This is a comparison circuit for comparing Gs' (led) with Gs' (led), and outputs 1 as a signal 303S only when Gs'('+ j )/α-F's' (i, j) is positive. signal 30
38fl, function H6(i.

j)のイ[ヲ表わす。そして、このHa  (”* J
 )が1の絵素が致命的欠陥の存在する所ということに
なる。
j) no i [represents wo. And this Ha (”* J
) is 1, where a fatal defect exists.

第10図(A)ilt、距離変換回路31の具体的構成
を示したものであり、シフトレジスタ312と論理回路
311及び遅延回路313からなる。
FIG. 10A shows a specific configuration of the distance conversion circuit 31, which is composed of a shift register 312, a logic circuit 311, and a delay circuit 313.

後に詳述するように論理回路311に、信号28゜4S
がともに絵素(i、j)に対する信号f(i。
As will be detailed later, the logic circuit 311 receives the signal 28°4S.
are both signals f(i, j) for picture elements (i, j).

j)t g(i、j)のとき、絵素(j、j)に対する
距離F3(1,J)を表わす信号311Sを出力する。
j) When t g(i, j), a signal 311S representing the distance F3 (1, J) to the picture element (j, j) is output.

シフトレジスタ312は、撮像装置の一ラスタ走査内の
有効絵素数分に1絵素加えた幅で、深さ方向はLビット
で、論理回路311がら出力嘔れる距離信号311Sが
入力される。したがってL=8であれば、255絵素分
までの距離を記憶できる。シフトレジスタ312は、撮
像装置1が1絵素を走査するための期間に等しい族期t
riするクロック6eK工りシフト動作をする。
The shift register 312 has a width equal to the number of effective picture elements in one raster scan of the imaging device plus one pixel, has L bits in the depth direction, and receives a distance signal 311S outputted from the logic circuit 311. Therefore, if L=8, distances up to 255 picture elements can be stored. The shift register 312 has a period t equal to the period for the imaging device 1 to scan one pixel.
ri clock 6eK and performs shift operation.

したがって、シフトレジスタ312の最終段の出力31
2bは論理回路311への現在の入力信号28.48が
絵素(i、j)のときは、−ラスタとさらに一つ前の絵
素(i−1,j−1)に対する距離Fs(i  1.j
−1)を表わし、シフトレジスタ312の最終段より一
段前の出力312aは、−ラスタ前の絵素(i、j−1
)に対する距離Fs(i、j  1)を表わす。論理回
路311の構成を、第10図(B)に示す。図中、31
11は比較器であり、312aが大きい場合のみ、31
118が1となる。一方3112は選択回路であり、3
1118が1の場合、312bが選択され、0の場合、
312aが選択される。従って、31128は、312
a、312bの小さい方が常に遺ばれることとなる。し
たがって、信号311sは信号Fm  (i−x、j−
x)とFs (is J  1)の不妊い万を表わす。
Therefore, the output 31 of the final stage of the shift register 312
2b is the current input signal 28.48 to the logic circuit 311 when it is a picture element (i, j), the distance Fs (i 1.j
-1), and the output 312a of the shift register 312 one stage before the final stage represents the picture element (i, j-1) before the -raster.
) represents the distance Fs(i, j 1). The configuration of the logic circuit 311 is shown in FIG. 10(B). In the figure, 31
11 is a comparator, and only when 312a is large, 31
118 becomes 1. On the other hand, 3112 is a selection circuit;
If 1118 is 1, 312b is selected; if 1118 is 0,
312a is selected. Therefore, 31128 is 312
The smaller of a and 312b will always be left behind. Therefore, the signal 311s is the signal Fm (i-x, j-
x) and Fs (is J 1) represent the infertile ten thousand.

3113は加算器であり、多値信号31128と二値信
号2Sを加電し、信号31138とする。3114はア
ンドゲートからなるゲート回路であり、31138の各
ビットに対して、二頭信号4Sとアンドされ、3118
の信号が°出力される。信号と式との対応は、3112
8がMI。
3113 is an adder which adds power to the multi-level signal 31128 and the binary signal 2S to form a signal 31138. 3114 is a gate circuit consisting of an AND gate, and each bit of 31138 is ANDed with the binary signal 4S, and the 3118
The signal of ° is output. The correspondence between signals and expressions is 3112
8 is MI.

(Fa (i−1,j−t )、 Fa (i、 j−
1) L31138 がMI−(Fs(i   1 、
 J   1)*  Fs(皿 。
(Fa (i-1, j-t), Fa (i, j-
1) L31138 is MI-(Fs(i 1 ,
J 1) * Fs (dish.

」−1))+r < i、 j>、 3118が”s(
’+j)=[M Im (F s (11t J  1
 ) + F s (t l J  i ) )+f(
i、jl・g(i、j)である。このような構成で、被
検査パターンのf(i、Hに対する距し 離Fs(!、j)が求する。遅延回路313は、   
     j゛距離変換パターンFm(i−j)と判f
f’に行なう境界Ds(i+j)とのタイミング全同期
芒せるだめのものであり、撮像装置の一ラスタ内の有効
絵素数分の長さのシフトレジスタで1!成する。したが
って、信号28.48が絵素(i、j)に対応するとき
には出力318は−ラスタ前の絵素(i、j−1)に対
する距離Fs(t、J  1)を表わすことになる。距
離変換回路32は、第10図(A)(B)で入力信号2
Sを48とするのみでよく、他は距離変換回路31と構
成は全く同様である。
"-1))+r<i, j>, 3118 is "s(
'+j)=[M Im (F s (11t J 1
) + F s (t l J i ) ) + f(
i, jl·g(i, j). With such a configuration, the distance Fs(!, j) of the pattern to be inspected with respect to f(i, H) is found.The delay circuit 313
j゛Distance conversion pattern Fm (i-j) and size f
The timing can be completely synchronized with the boundary Ds(i+j) at f', and a shift register with a length equal to the number of effective picture elements in one raster of the imaging device can be used for 1! to be accomplished. Therefore, when signal 28.48 corresponds to picture element (i, j), output 318 will represent the distance Fs(t, J 1) to -raster previous picture element (i, j-1). The distance conversion circuit 32 receives the input signal 2 in FIGS.
It is only necessary to set S to 48, and the other configuration is completely the same as that of the distance conversion circuit 31.

第11図(A)は、境界抽出回路33の具体的構成を示
したものであり、シフトレジスタ331と、論理回路3
32からなる。シフトレジスタ331はシフトレジスタ
312と同じ構造を有し、クロック6eに応答して(g
号48′jklli1次シフトする。この結果、信号4
Sの値が絵素(i、j)に対応するときは、最終段出力
331C,最終段の一段前からの出力331bはそれぞ
れ絵素(i−1、j−1)、(i、j−1)に対する標
準パターンg(i−1,j−1)、g(i、j−1)に
対応させることができる。第5図(B)Fi、論理回路
332の具体的構成例である。1つのインバータとアン
ドゲートによりD3(i、j−13”g(i、j−1)
・g (i−1,j−1)(1−g (i+j))を実
現する。この式は、先の原理薄明のDs  (’I  
J )の式でj會j−1に変更したもので結果は同一で
あるが、g(+、j)の入力がめった時に、−ラスタ分
前のDs(j、J  1)  が決定されることとなる
。そこで、Fs  (1*  J )eGs  (’l
  J )と同期させるために遅延回路313を必要と
した。
FIG. 11(A) shows a specific configuration of the boundary extraction circuit 33, which includes a shift register 331 and a logic circuit 3.
Consists of 32. The shift register 331 has the same structure as the shift register 312, and responds to the clock 6e (g
No. 48'jklli primary shift. As a result, signal 4
When the value of S corresponds to picture element (i, j), the final stage output 331C and the output 331b from one stage before the final stage are picture elements (i-1, j-1) and (i, j-), respectively. It can correspond to the standard patterns g(i-1, j-1) and g(i, j-1) for 1). FIG. 5(B) Fi is a specific configuration example of the logic circuit 332. D3(i,j-13"g(i,j-1) by one inverter and AND gate
- Realize g (i-1, j-1) (1-g (i+j)). This formula is based on the principle twilight Ds ('I
J) is changed to j-j-1, and the result is the same, but when g(+, j) is rarely input, Ds(j, J 1) - raster minutes earlier is determined. That will happen. Therefore, Fs (1* J )eGs ('l
A delay circuit 313 was required to synchronize with J).

以上の回路により、第9図にしたがい距離判定回路3が
実現できる。
With the above circuit, the distance determination circuit 3 can be realized according to FIG. 9.

なお、距離判定回路3が他の距離判定回路1゜2.4と
同期して、同じ絵素(i、j)に対する判定結果を出力
するためには比較回路36の出力を適当に遅延して出力
するシフトレジスタを用いればよいが、このシフトレジ
スタは簡単化のために図示されていない。
Note that in order for the distance judgment circuit 3 to synchronize with the other distance judgment circuits 1゜2.4 and output judgment results for the same picture element (i, j), the output of the comparison circuit 36 is delayed appropriately. Although a shift register for output may be used, this shift register is not shown for simplicity.

なお、第7図の距離判定回路1,2.4は、距離変換F
t 、 Ft 、 Faに関するものであり、具体的な
回路構成は、基本的には第9図と同じで単に、第10図
、第11図のシフトレジスタ回路の切り出し金、距離判
定回路1の場合、Fl(’13−1)、 F、 (in
1t j −1)e g(i、 j)l g(in1.
j)、g(i、in1)距離判定回路2の場合Fz(’
  L J )+ Ft(i L J  IL g (
’+j)、g(i、j−1)、g(in1.j)距離判
定回路4の場合F4(’ +113 11+ F4(1
+l+ J )g(it jL g(i、 j−IL 
g(i−11j)のように実質的になるようにすれはよ
い。
Note that the distance determination circuits 1, 2.4 in FIG.
t, Ft, and Fa, and the specific circuit configuration is basically the same as that in FIG. 9, and is simply the case of cutout and distance determination circuit 1 of the shift register circuit in FIGS. 10 and 11. , Fl ('13-1), F, (in
1t j −1)e g(i, j)l g(in1.
j), g(i, in1) In the case of distance determination circuit 2, Fz('
L J ) + Ft(i L J IL g (
'+j), g(i, j-1), g(in1.j) For distance determination circuit 4, F4(' +113 11+ F4(1
+l+ J)g(it jL g(i, j-IL
It is good to make it substantially like g(i-11j).

第12図(A)〜(H)は、第4図の欠陥が45度の方
向転換である例であるのに対して、2方向しかも90度
方向転換のある欠陥の場合である。このような欠陥の場
合、距離変換における値の伝ばんが第5図で示したよう
に45度方向しが方向転換できないので、値がう筐く伝
げんしない場合がある。そこで、このような欠陥に対し
ては、予め次のような前処理を被検査パターンf(i。
12(A) to (H) are examples in which the defect in FIG. 4 has a direction change of 45 degrees, whereas the defect shown in FIG. 12 has a direction change of 90 degrees in two directions. In the case of such a defect, the value propagation during distance conversion cannot be changed from a 45-degree direction as shown in FIG. 5, so the value may not be propagated all the way. Therefore, for such defects, the following pre-processing is performed on the pattern to be inspected f(i.

j)に対して行ない、第12図(A′)〜(H′)のよ
うなパターンに変換しておく。
j) and converts it into patterns as shown in FIG. 12 (A') to (H').

f’(i、j)=f(i、jl+(1−f(i、j))
・”(’  II j)・”(’IJ  1)ここでf
’  (in  j)は変換後のパターンである。
f'(i,j)=f(i,jl+(1-f(i,j))
・”(' II j)・”('IJ 1) where f
' (in j) is the pattern after conversion.

この処理は、第12図に示すようにパターンの最短距離
をかえずに、最短距離の値が45度の方向変化のみで境
界に伝ばんするように欠陥の形状を変形するものである
。この前処理の具体的回路構成例を第13図に示す。図
中、9osFi被検査パターンf(i、j)、938は
変換後のパターンf (i、Nである。91は、シフト
レジスタがら成る、信号938に対する遅延回路である
。信号938を1タロツクの遅延後信号91bとして出
力するための一段のラッチ94と、信号938を−ラス
タ分遅延して信号91cとして出力するための、1ラス
タ内の有効絵素数プラス1の段数のシフトレジスタ部9
5からなる。したがって、゛・°”帆″′“−”・目・
″(”・   【j−1) であり、インバータ96の
出力91aは1−f(i、j)であるので、アンドゲー
ト92に工り、 (1−f (i、  j ))・f’
(i−]、j)・f’(it j−13を求め、さらに
、オアゲート93により、最終出力f’(is j)を
求める。以上説明した回路により、第12図のような欠
陥を本方式の原理を適用できる形状に変換することがで
きる。
In this process, as shown in FIG. 12, the shape of the defect is modified so that the value of the shortest distance propagates to the boundary with only a 45 degree direction change without changing the shortest distance of the pattern. A specific example of a circuit configuration for this preprocessing is shown in FIG. In the figure, the 9osFi test pattern f (i, j), 938 is the converted pattern f (i, N. 91 is a delay circuit for the signal 938, which is made up of a shift register. The signal 938 is A one-stage latch 94 for outputting as the delayed signal 91b, and a shift register section 9 with stages equal to the number of effective picture elements in one raster plus 1 for delaying the signal 938 by -raster and outputting as the signal 91c.
Consists of 5. Therefore,゛・°”sail”′“−”・eyes・
″(”・[j-1), and the output 91a of the inverter 96 is 1-f(i, j), so it is applied to the AND gate 92 and becomes (1-f (i, j))・f'
(i-], j)・f'(it j-13 is determined, and the final output f'(is j) is determined by the OR gate 93. With the circuit explained above, the defect as shown in FIG. 12 can be solved. The principle of the method can be transformed into an applicable form.

以上、説明しfc実施例では、配線パターン自身が欠陥
のため細くなる場合のみを挙げたが、配線パターンが太
くなる場合に対しては、配線パターン間の間隔のチェッ
クを行なえばよい。すなわち、被検査パターンf (i
、 j )′kl−f (i、 j )、標準パターン
g(i、j)tl−g(i、j)とすれば、配線パター
ン間の検査ができることになる。
In the fc embodiment described above, only the case where the wiring pattern itself becomes thin due to a defect has been mentioned, but when the wiring pattern becomes thick, it is sufficient to check the spacing between the wiring patterns. That is, the pattern to be inspected f (i
, j )'kl-f (i, j), and the standard pattern g(i, j)tl-g(i, j), it is possible to inspect between wiring patterns.

以上説明した如く、本発明は、予め被検査パターンに対
応する標準パターンを用意しておき、被検査パターンと
これとを同期してそれぞれの境界からの各位置1での距
離全計測して、各位置の幅どうしを比較するものなので
、標準パターンの幅の各位置での変化に対応して欠陥の
致命性を判定でき、パターン検査装置において、従来の
方法に比べて、人間の判断に近く有効な方法である。
As explained above, the present invention prepares in advance a standard pattern corresponding to the pattern to be inspected, synchronizes this with the pattern to be inspected, and measures the entire distance at each position 1 from each boundary. Since the width at each position is compared, the fatality of the defect can be determined based on changes in the width of the standard pattern at each position. This is an effective method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明のパターンの検査方法を採用できる検
査装置の全体構成を示す図、第2図は、欠陥の方向が単
一である場合の配線パターンと欠陥の方向の基本的組み
合せを示す図、第3図は、水平な配線パターンに垂直方
向の欠陥がある場合の距離変換全説明するための図、第
4図は、欠陥の方向が45度変化する場合の錠線パター
ンと欠陥の方向の基本的組み合せを示す図、第5図は、
値の伝ばんを変化させる距離変換処理1c訣明するため
の図、第6図は、実際の距離変換の値が伝ばんする順路
を示す図、第7図は、第1図の本発明にかかわる判定回
路3の具体的構成を示した図、第8図は、判定回路3の
距離判定回路3での処理過程をパターンで示した図、第
9図は、距離判定回路3の具体的構成を示した図、第1
0図(A)は、第9図の距離変換回路31の具体的構成
を示した図、(B)は(A)の論理回路311の具体的
構成を示しt図、第11図(A)は、第9図の第7図 −207− 第  3  図 /−(j・J)                  
 1)(4,7)vi 4 図 冒口 第  5  図 (良)          Cb)         
  <、C)           (clジ/  \
  l  − 箭    乙     図 θ T 7 図 第 8 図 叢  デ  図 ′fJto  図 (B) L、−−。 第  11   図 (Aン CB) γ 1? 図 ′#l 13 図 2
Fig. 1 shows the overall configuration of an inspection device that can employ the pattern inspection method of the present invention, and Fig. 2 shows a basic combination of wiring patterns and defect directions when the defect direction is single. Figure 3 is a diagram for fully explaining the distance conversion when there is a vertical defect in a horizontal wiring pattern, and Figure 4 is a diagram showing the lock line pattern and defect when the direction of the defect changes by 45 degrees. A diagram showing the basic combinations of directions, FIG.
A diagram for explaining the distance conversion process 1c that changes the propagation of the value, FIG. 6 is a diagram showing the route in which the actual distance conversion value propagates, and FIG. 8 is a diagram showing a pattern of the processing process in the distance judgment circuit 3 of the judgment circuit 3, and FIG. 9 is a diagram showing the specific structure of the distance judgment circuit 3. Figure 1 showing
0 (A) is a diagram showing a specific configuration of the distance conversion circuit 31 in FIG. 9, (B) is a diagram showing a specific configuration of the logic circuit 311 in (A), and FIG. 11 (A) is Figure 7 of Figure 9-207- Figure 3/-(j・J)
1) (4,7) vi 4 Figure 5 (Good) Cb)
<, C) (cl ji/ \
l - 箭 子 fig θ T 7 fig. 8 fig. Figure 11 (A and CB) γ 1? Figure'#l 13 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1、欠陥のない被検査パターンに対応する標準パターン
を予め記憶しておき、ある特定位ff1lでのパターン
境界からの距離を任意の被検査パターンと該標準パター
ンについて計測し、それらの値を比較することにより、
欠陥の判定を行なうことを特徴とするパターンの検査方
法。
1. Store in advance a standard pattern corresponding to a defect-free pattern to be inspected, measure the distance from the pattern boundary at a certain position ff1l for any pattern to be inspected and the standard pattern, and compare these values. By doing so,
A pattern inspection method characterized by determining defects.
JP7526882A 1982-05-07 1982-05-07 Inspecting method of pattern Granted JPS58192342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7526882A JPS58192342A (en) 1982-05-07 1982-05-07 Inspecting method of pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7526882A JPS58192342A (en) 1982-05-07 1982-05-07 Inspecting method of pattern

Publications (2)

Publication Number Publication Date
JPS58192342A true JPS58192342A (en) 1983-11-09
JPH0422018B2 JPH0422018B2 (en) 1992-04-15

Family

ID=13571303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7526882A Granted JPS58192342A (en) 1982-05-07 1982-05-07 Inspecting method of pattern

Country Status (1)

Country Link
JP (1) JPS58192342A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782731A (en) * 2016-08-31 2018-03-09 西门子(中国)有限公司 Method for the plant equipment of service components surface damage

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491359A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Pattern detector
JPS5542013A (en) * 1978-09-20 1980-03-25 Hitachi Ltd Automatic appearance test system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491359A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Pattern detector
JPS5542013A (en) * 1978-09-20 1980-03-25 Hitachi Ltd Automatic appearance test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782731A (en) * 2016-08-31 2018-03-09 西门子(中国)有限公司 Method for the plant equipment of service components surface damage

Also Published As

Publication number Publication date
JPH0422018B2 (en) 1992-04-15

Similar Documents

Publication Publication Date Title
US5659630A (en) Advanced manufacturing inspection system
KR900007434B1 (en) Pattern inspecting method
US5774574A (en) Pattern defect detection apparatus
JPH0385742A (en) Method of and device for detecting defective of circuit pattern
JPWO2020110560A1 (en) Inspection support equipment for concrete structures, inspection support methods and inspection support programs
Bouganssa et al. Laplacian edge detection algorithm for road signal images and FPGA implementation
US6321173B1 (en) System and method for efficient verification of functional equivalence between design models
JPS58192342A (en) Inspecting method of pattern
JP2710527B2 (en) Inspection equipment for periodic patterns
JPS61205811A (en) Method for detecting flaw
JP2827756B2 (en) Defect inspection equipment
JPH0332723B2 (en)
JPS62212506A (en) Method for detecting flaw
JPH063541B2 (en) Pattern inspection equipment
JPH05143733A (en) Contour extracting device
JPH01296142A (en) Two-dimensional image comparison inspecting device
JP2825392B2 (en) Method and apparatus for inspecting image pattern on printed wiring board
JPS59168312A (en) Pattern-defect judging device
JPS62123583A (en) Segment extracting method in picture
JPS6365577A (en) Graphic data error detector
JPH0560699A (en) Pattern inspector
JPH0371659B2 (en)
Chae et al. Template-set approach to VLSI pattern inspection
JP2000028333A (en) Method for detecting pattern defect and device therefor
JPS61234308A (en) Pattern identification and its apparatus