JPS58192147A - Display controlling device - Google Patents

Display controlling device

Info

Publication number
JPS58192147A
JPS58192147A JP57075841A JP7584182A JPS58192147A JP S58192147 A JPS58192147 A JP S58192147A JP 57075841 A JP57075841 A JP 57075841A JP 7584182 A JP7584182 A JP 7584182A JP S58192147 A JPS58192147 A JP S58192147A
Authority
JP
Japan
Prior art keywords
area
display
position information
strip
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57075841A
Other languages
Japanese (ja)
Inventor
Jiro Yoshii
吉井 二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57075841A priority Critical patent/JPS58192147A/en
Publication of JPS58192147A publication Critical patent/JPS58192147A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To attain automatically the screen addressing at each digit at the multistage display, by providing a multistage mode discrimination function and a screen address control function for said mode to a display controlling device. CONSTITUTION:Various address registers for multistage display control are assigned to an RAM in a controller performing a CRT display control and a keyboard input control. A register TZAA consists of address registers 201AS, 201AE, 201BS, and 201BE storing each row address of the upper end row and the lower end row of a paper-tablet shaped areas A, B on a display screen. A register TZBA consists of registers 202S and 202E storing the addresses of the upper end row and the lower end row of an area in which the write is done at present. A register TZCA stores the next write location in the row represented with a register in the TZBA. The screen addressing at each digit is executed automatically with those registers.

Description

【発明の詳細な説明】 〔発−の技術分野〕 本発明は多段組み編集機能を有してなる日本語ワールド
プロセッサに用いて好適する表示制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a display control device suitable for use in a Japanese world processor having a multi-column editing function.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

近年・日本語ワールドプロセッサの文書−集機能の一つ
に”多段組み”ii集機能が付加されるようになってき
た。これは、CRT表示画面上、或いは印字用紙上の二
次元空間を複数の段によシ分割し、その分割領域内で文
書の文字列を第1図の如く、折り返して嵌示或いは印字
するものてあり、また、校正もこの分割された空間内で
行なうものである。この多段組み編集時においては、C
RT 表示画面が、その左すみから右すみ壕で使用され
ることは少なく、1段”の構成に応じて、成る上の行か
−ら下の行までの狭い桁範囲内で文書の文字列が折返し
表示される。
In recent years, a ``multi-column'' II collection function has been added to one of the document collection functions of Japanese world processors. This is a method in which the two-dimensional space on the CRT display screen or printing paper is divided into multiple stages, and the character strings of the document are folded and printed within the divided areas as shown in Figure 1. In addition, calibration is also performed within this divided space. When editing this multi-column set, C
RT The display screen is rarely used from the left corner to the right corner, and depending on the configuration of one column, the character string of the document is displayed within a narrow digit range from the top line to the bottom line. Displayed again.

上述の多段組み表示機能を用いてCRT 1jlli面
上に文字を表示する場合、1文字車位で、その都度、嵌
示アドレス倉制御装置に指足する方式においては表示制
御上問題はないが、最初に表示アドレスを指足して、そ
の後は、文字列を転送することに19、制御装置側で自
動的にアドレスのインタリメント【行なう制御方式の場
合には、多段組み表示の桁毎の先頭で、その都度画面ア
ドレスを指足しなければならない、従って、従来の制御
方式によるアドレス制御で多段組み表示を行なりた場合
は、表示書換え速度が低下し、かつ上位の装置にかかる
負担が大きくなるという問題が生じる。
When displaying characters on a CRT screen using the multi-column display function described above, there is no problem with display control if the finger is added to the address control device each time at one character position. After adding the display address to , the character string is transferred.19 In the case of a control method that automatically increments the address on the control device side, at the beginning of each digit of the multi-column display, The problem is that the screen address must be added each time, and therefore, when multi-column display is performed using address control using the conventional control method, the display rewriting speed decreases and the load on the host device increases. occurs.

〔発明の目的〕[Purpose of the invention]

本発明は上記事情に鑑みなされたもので、多段組み表示
時における各桁毎の画面アドレス指示を自動的に行なう
ことができ、これにより上位装置にかかる負荷の軽減、
並びに−面表示書換え速度の向上を計ることのできる表
示制御装置1に提供することを目的とする。
The present invention was developed in view of the above circumstances, and it is possible to automatically specify a screen address for each digit during multi-column display, thereby reducing the load on the host device.
Furthermore, it is an object of the present invention to provide a display control device 1 capable of improving the - side display rewriting speed.

丁 〔発明の概要〕 本発明は、表示制御装置内に、多段組みのモード利足機
能並びにその多段組みモードの画面アドレス制御機能【
設けて、上記多段組みモードの利足時においては、1段
”の上端の行位置と下端の行位置とが指足されることに
よシ、最初の画面アドレス指定後、逐次送られてくる文
字コード列に対し、弐示画面アドレスをインクリメント
し、下端の行位置を超えた際に自動的に次桁の上端の行
位置を次の画面アドレスとするように構成したもので、
これにより、上位装置からの桁毎の画面アドレス指足を
省略でき、従って上位装置の負荷を軽減することができ
るとともに・画面表示書換え速度の向上が計れる。
Ding [Summary of the Invention] The present invention provides a multi-column mode function and a screen address control function for the multi-column mode in a display control device.
When the above-mentioned multi-column mode is set, the top and bottom line positions of 1 column are added, and the data is sent sequentially after the first screen address is specified. This is configured so that the second screen address is incremented for the character code string, and when it exceeds the bottom line position, the next screen address is automatically set to the top line position of the next digit.
This makes it possible to omit the screen address for each digit from the host device, thereby reducing the load on the host device and improving the screen display rewriting speed.

〔発明の実施例〕[Embodiments of the invention]

以下図Ii[i′ft参照して本発明の一実施例を説明
する。ここでは−例として、第1図に示すような2段の
多段組光示制御について説明する。第1図において、1
1は第1段目の短冊状領域Aの上端性、1冨は同下端行
、21は第2段目の短冊状領域Bの上端性、28は同下
端行をそれぞれ示す。
An embodiment of the present invention will be described below with reference to FIG. Ii[i'ft. Here, as an example, two-stage multi-stage optical display control as shown in FIG. 1 will be described. In Figure 1, 1
1 indicates the upper end of the strip-shaped region A in the first stage, 1 max indicates the lower end row thereof, 21 indicates the upper end of the strip-shaped region B in the second stage, and 28 indicates the lower end row.

この各短冊状領域A、B内で文字列が折返し表示される
The character string is displayed in a folded manner within each of the strip-shaped areas A and B.

第2図は本発明の一実施対象となる日本語ワードグロ奄
、すの内部構成登累管示すブロック図である1図中、1
aaはワードゾロセッサ全体の制御を司る処理装f(以
下CPUと称す)でめ9、優述O主メ毫りに格納された
グルグラムにもとづ亀、文書縄理を行なうとともに、シ
スケムパス(C−BU8 ) J OJに接続される装
置各部の制at行なう・102はCPU J 00の処
理に供される各種グロダラムの格納領域、ワーク領域1
交書バッファ領域等管有してなる主メモリ(MEM )
である、101は外部メモリとして用いられるフロッピ
ディスクドライブユニツ)(FDD)、104はフロッ
ピディスクドライブユニ、トJ17Jのリード/r)イ
ト制御を司るFDDコントローj (FDC)がある。
Figure 2 is a block diagram showing the internal structure and management of the Japanese word globulary, which is an implementation target of the present invention.
aa is a processing unit f (hereinafter referred to as CPU) that controls the entire word processing processor; C-BU8) Controls each part of the device connected to J OJ ・102 is a storage area and work area 1 for various grodarrams used for processing by CPU J00.
Main memory (MEM) including correspondence buffer area, etc.
101 is a floppy disk drive unit (FDD) used as an external memory, 104 is a floppy disk drive unit, and an FDD controller (FDC) for controlling read/write of the floppy disk drive unit 17J.

上記フロッピディスクy−)イブユニ、ト101の70
.ビデイスケラト内には、グログラム以外に、JIg第
2水準相蟲の機字文字7オント、爽には豪数棟の文書デ
ータ等が格納される。10gはマイクロ!ロセッナ、及
びROM 、 RAM等を有してなるCRT/X Bコ
ントローラ(cRT/KB −CTL )であり、後述
するCR7表示部の表示制御、キーが−ド入力装置の入
力制御等を司る。このCRT/Klコントローラ105
内のRAMの一部には、第3図に示すような多段組み表
示制御用の各種アドレスレジスタ部が割付けられ、又、
ROMの一部には、第4図に示すような処理手順をなす
多段組み表示制御用のマイクロプログラムが設けられる
。106は上記CRT/K Bコントローラ101の表
示制御の下に、多段組みを含めた文書表示を行なうCR
7表示部であり、101は文字itむ6梅のデータを入
力するためのキーメート入力装置(KB)である、この
キーメート入力装置iorには、ファンクシ、ンキーの
一つとして多段組み表示モード股木キーFKxが設けら
れる。108はJIS−第1水準相当の漢字文字フォン
トが格納された漢字パターンメモリ(KPM )であり
、KPMパス109を介してCRT/KBコントローラ
105に接続される。
The above floppy disk y-) Eve Uni, 70 of 101
.. In addition to glograms, the VIDEO Skeleton stores 7 onts of JIg 2nd level Aimushi characters, as well as the document data of several Australian buildings. 10g is micro! The controller is a CRT/XB controller (cRT/KB-CTL) comprising a ROM, RAM, etc., and controls the display of the CR7 display section, which will be described later, and the input control of the key input device. This CRT/Kl controller 105
Various address register sections for multi-stage display control as shown in FIG. 3 are allocated to a part of the RAM in the
A part of the ROM is provided with a microprogram for multi-column display control, which performs the processing procedure shown in FIG. Reference numeral 106 denotes a CR for displaying documents including multi-column text under the display control of the CRT/KB controller 101.
7 display section, and 101 is a keymate input device (KB) for inputting 6 data including characters. A key FKx is provided. A kanji pattern memory (KPM) 108 stores kanji character fonts corresponding to JIS-1st level, and is connected to the CRT/KB controller 105 via a KPM path 109.

第3図は上5 CRT/X B :y yトローラ10
5内のRAMの一部に割付けられた多段組み表示1!1
1制御用の4)11アドレスレゾスタ部と、これら各レ
ジスタ部の制御系を示したもので、図中、201に、。
Figure 3 shows the top 5 CRT/X B: y y troller 10
Multi-column display 1!1 allocated to a part of RAM in 5
4) 11 address register units for 1 control and the control system of each of these register units, and in the figure, 201 shows.

101ム、、101B、@l0IB、は、前記第1図に
示す4!r短冊状領域A、Bの上端性及び下端材の各行
アドレス(行位置情報)をそれぞれ別個に貯えるアドレ
スレジスタ部である。以下これら各アドレスレジスタ部
101に、、101A、、201B120181k総称
してTZAA L/ジスpと呼−G;s”’s。
101M, , 101B, @l0IB are 4! shown in FIG. 1 above. This is an address register section that separately stores each row address (row position information) of the top and bottom ends of the r strip-shaped areas A and B. Hereinafter, each of these address register sections 101 will be collectively referred to as TZAAL/JISp.

202基は、上記TZAA レ−r)スfi (201
A、 、101に、。
202 units are the TZAA race fi (201
A, ,101.

201)41.201B、)のうち、現在、文字の書込
みが行なわれている組貴状領域(A又はB)の上端性及
び下端材O行アドレス【貯えたアドレスレジスタ部(;
IQIk、、201A1.又ki2DIB、。
201) 41.201B, ), the upper end property and lower end material O row address of the grouping area (A or B) where characters are currently being written [Stored address register section (;
IQIk,,201A1. Also ki2DIB.

j Q J Bl)の内容を保持する一対のアドレスレ
ジスタ部で69、以下、このアドレスレジスタ部20J
s、20J+5kWJa称しテTzBムレノスタと叶び
、アドレスレジスタ部20J、の内容(上端行位置) 
  ′′に8L、アドレスレジスタ部1101.の内容
(下! 4行位置)1Lとする。203は現在書込み中O短貴状
執城(ム又はB)、すなわち上記T四ムレゾスタ(xo
z、、topm)て示される行中(sL+Et)の短冊
状領域における、次の文字書込み位置情報(行及び桁ア
ドレス)を保持するアドレスレジスタ部でToシ、以下
このアドレスレジスタ部1kTZCムレジスタと呼ぶ、
このTZCAレゾスタ203は、行アドレスを保持する
第1の領域(以下LA部と称す)と桁アドレスを保有す
る第2の領域(以下CA部と称す)とに分けられ、それ
ぞれ別個に書換え、更新が可能となっている。
J Q J Bl) is a pair of address register sections 69 that hold the contents, hereinafter referred to as this address register section 20J.
s, 20J + 5kW Ja, and the contents of the address register section 20J (top row position)
''8L, address register section 1101. The content (bottom! 4th line position) is 1L. 203 is currently being written O short noble position (Mu or B), that is, the above T4 Mrezo star (xo
This address register section holds the next character writing position information (line and digit address) in the strip-shaped area in the line (sL+Et) indicated by z, , topm), and is hereinafter referred to as the address register section 1kTZCm register. ,
This TZCA register 203 is divided into a first area (hereinafter referred to as LA area) that holds row addresses and a second area (hereinafter referred to as CA area) that holds digit addresses, and each area can be rewritten and updated separately. is possible.

Il!4図は上記CRT7X Bコントローラ105内
のROMの一部に格納された多段組嵌示制御用画面アド
レス管理!ログラムの処理中at示すフローチャートで
ある。
Il! Figure 4 shows the screen address management for multi-stage fitting control stored in a part of the ROM in the CRT7XB controller 105! 3 is a flowchart illustrating processing of a program.

ここで、第1図乃至第4図を参照して一実施例における
動作を説明する。キーが−ド入力装置1arに設けられ
た多段組み光示モード股木キーFKxが操作されると、
このキー操作に伴うキー人力情報がCRT/K Bコン
トローラ105゜及びシステムパス(C−BU8 ) 
を介してCPUJ##に送られる。 CPU J 00
は、このキー人力情報を受けると、操作者に各段の上端
及び下−O行位置情報の入力を指示する友めの所足のガ
イドメツセージ情111をCRT/1(Bコントローラ
1011に送出する。CRTABコントローラ105は
このガイトメ、セージ情報を受けると、CRT嶽示部1
eat制御して、CRT表示画面上にそのガイドメツ竜
−ジ會表示出力せしめる。このCRT 鉄水−面上のガ
イトメ、セージに従い、操作者がキーが一ド入力装置1
07上のカーソル移動キー、及びデータ入力キー等を用
いて上記各行位置情va′に入力すると、この入力され
た行位置情報がCPU J 00に送られ、内部に取込
まれる。この際、積数の段組みがある場合には、各段毎
の上端及び下端の行位置情報が連続してキー人力される
。 CPU J 00は上記キー人力に従う行位置情@
【受けると、CRT/Klコントローラ1ottに対し
、%足のコマンドを送出して、今取込んだ各行位置情@
 l CRT/K Bコントローラ105内の所足メモ
リのワーク領域に設定すべく転送する。CRTABコン
トローラ105は上記CPU J o oからのコマン
ドを解釈し、転送されてきた短冊状領域の上端及び下端
の行位置情報1kRAM内の上記第3図に示すTZAA
レジスタ(201に、、:101に、、101B1.2
01B冨)にセットする。この際、例えば一つの短冊状
領域Aのみの上端及び下端の行位置情報しか入力されな
い際は・その領域大の上端の行位置情報がアドレスレジ
スタ部j OJ A、にセットされ、下端の行位置情報
がアドレスレジスタ部2o1に、にセットされて、残る
アドレスレジスタ部201B、。
Here, the operation in one embodiment will be explained with reference to FIGS. 1 to 4. When the multi-stage light display mode cross key FKx provided on the key-code input device 1ar is operated,
The key information associated with this key operation is the CRT/KB controller 105° and system path (C-BU8).
is sent to CPUJ## via. CPU J00
When it receives this key manual information, it sends a friend's foot guide message information 111 to the CRT/1 (B controller 1011) instructing the operator to input information on the top and bottom O row positions of each row. When the CRTAB controller 105 receives this guide message and message information, the CRT AB controller 105
eat control and output the guide meeting information on the CRT display screen. Following the guide message and message on the CRT surface, the operator presses the key on the input device 1.
When each line position information va' is input using the cursor movement key and data input key on 07, the input line position information is sent to CPU J 00 and taken into the CPU. At this time, if there are columns of products, the row position information of the top and bottom ends of each column is manually inputted successively. CPU J 00 is the line position information according to the above key manual @
[When received, it sends a % command to the CRT/Kl controller 1ott and displays the position information of each line that has just been imported.
l The data is transferred to be set in the work area of the required memory in the CRT/KB controller 105. The CRTAB controller 105 interprets the commands from the CPU J o and reads the TZAA shown in FIG.
Register (201, :101, 101B1.2
Set to 01B (01B). At this time, for example, if only the row position information of the top and bottom ends of one strip-shaped area A is input, the row position information of the top end of that area is set in the address register section j OJ A, and the row position information of the bottom end is input. The information is set in the address register section 2o1, and the remaining address register section 201B.

j O1Bgは何れもクリア状態のtまとなっている。j O1Bg are all in the clear state.

又、2つの短冊状領域A、Hの各上端及び下端の行位置
情報が入力された際は、上記領域Aの上端の行位置情報
がアドレスレジスタ部J 01 A、に、同領域Aの下
端の行位置情報がアドレスレジスタ部20 J Alに
、上記領域Bの上端の行位置情報がアドレスレジスタ@
 20 J B。
Also, when the row position information of the upper and lower ends of the two strip-shaped areas A and H is input, the row position information of the upper end of the area A is stored in the address register section J01A, and the lower end of the area A is input. The row position information of the upper end of the area B is stored in the address register 20 J Al, and the row position information of the upper end of the area B is stored in the address register @
20 JB.

に、同領域Bの下端の行位置情報がアドレスレジスタ部
101 B、にそれぞれセットされる。
Then, the row position information of the lower end of the area B is set in the address register section 101B.

CPU J # 0は次にCRT/k II コアトロ
ーラ105に、多段組み表示モードに入る旨のコマンド
を出し、更にその後、先頭画面アドレスと表示すべき文
字コード列を転送する。 CRT/K Bコントローラ
1−5は、上記コマンドを受けると、その多段組み表示
モードを示す制御フラグをセットして、第4図に示す処
理手順に従う多段組み表示モードによる表示制御動作を
開始し・先ず転送されてIた先頭画面アドレスの桁位置
情報が何れの短冊状領域に包含されるか′grTZAム
レジスfi (201に、、101に、、201B、、
JoJB、)の内容から調べ、咳尚する短冊状領域に対
する上端及び下端の行位置情報を上記TZAムレゾスタ
(201ム、、201ム、、又は201B、、201B
m)から衣用して、TZBAレジスタ(tax、、xo
x、)にセットする。その後は、文字コードが送られて
くる度に、文字表示位置を指示するTZCAレノ   
1スタ201のLA、CA部の内St取出して、その行
及び桁位置情報に従い表示文字tj!新した後、LA部
の内1F(行アドレス)を更新(+1)し、その更新後
のLA部の内容がTZBAレジスタ内のアドレスレジス
タ部2o28で示される行位置情報のi[(EL)を超
えたか否かをチェ、りする。ここで、LA部の内容がT
ZBAレジスタ内のアドレスレジスタ部2o2□で示さ
れるの下端行のm(EL)を超えていなければ、上記同
様にして文字コード入力の度に、TZCAレジスタ20
3の内容をとり出し%表示文字更新後、LAst−更新
(+、1 ) l、てゆく。又、LA部の内容がTZB
Aレジスタ内のアドレスレジスタ部202Eで示される
下端行の値(EL)を超えたならil’、TZBAレジ
スタ内のアドレスレジスタ部202□0内答(SL)す
なわち尚該短冊状領域(A又はB)の上端行位置情報を
とり出し、これをTZCAレノスタフ63のLAsにセ
ットするとともに、CA部の内容を更新(+1)する。
CPU J #0 then issues a command to the CRT/k II core controller 105 to enter the multi-column display mode, and thereafter transfers the top screen address and the character code string to be displayed. When the CRT/KB controller 1-5 receives the above command, it sets a control flag indicating the multi-column display mode and starts display control operation in the multi-column display mode according to the processing procedure shown in FIG. First, in which strip-shaped area does the digit position information of the first screen address that has been transferred be included? (201, 101, 201B,
JoJB, ) is checked from the contents of the TZA memory processor (201m, 201m, or 201B, 201B) and the row position information of the upper and lower ends of the rectangular area to be coughed is checked.
m) to the TZBA register (tax, xo
x, ). After that, every time a character code is sent, TZCA Reno instructs the character display position.
Take out St from LA and CA sections of 1 star 201, and display characters tj! according to the line and column position information! After updating, the 1F (row address) in the LA section is updated (+1), and the contents of the LA section after the update are the row position information i[(EL) indicated by the address register section 2o28 in the TZBA register. Check whether it has been exceeded or not. Here, the contents of the LA section are T
If the value does not exceed m (EL) in the lower row indicated by the address register section 2o2□ in the ZBA register, each time a character code is input in the same manner as above, the TZCA register 20 is
After extracting the contents of 3 and updating the % display character, proceed to LAst-update (+, 1) l. Also, the content of the LA section is TZB
If it exceeds the value (EL) of the lower end row indicated by the address register section 202E in the A register, il', the answer (SL) in the address register section 202□0 in the TZBA register, that is, the value of the strip-shaped area (A or B ) is taken out and set in the LAs of the TZCA Renostaph 63, and the contents of the CA section are updated (+1).

このような動作が繰返し行なわれることにょシ、CPU
 J 90から連続的に転送されてくる文字コード列は
、CRT/i(Bコントローラ105によりアドレス制
御されて、短冊状領域(A、B)内に纂1図の如く連続
的に書込まれ、嵌示出カされる。
If this kind of operation is repeated, the CPU
The character code string continuously transferred from the CRT/i (B controller 105 controls the address and is continuously written in the strip-shaped areas (A, B) as shown in Fig. 1. It will be inserted and output.

又、上記多段組み表示モード解除の際は、CPU J 
o mが多段組みリセットを示すコマンドl CWT/
k B =t ント0−1 J 05に送り、上記制御
フラグがリセットされることにより、前述した多段組み
表示のためのアドレス制御が解除されて、CRT費示画
面全体を用いた通常の表示制御モードに移行する。
Also, when canceling the above multi-column display mode, CPU J
o Command l where m indicates multi-stage reset CWT/
k B = t 0-1 J 05 and the control flag is reset, the address control for multi-column display described above is canceled and normal display control using the entire CRT display screen is performed. mode.

上述の如くして多段組み表示制御が行なわれることから
、多段組み表示の桁更新の都度、CPU J O#よル
iIi!1TkJアドレスを転送する必要がなくなり、
従ってCPU J 00の負荷が軽減されるとともに、
表示書換え処理速度を向上できる。
Since the multi-column display control is performed as described above, each time the digits of the multi-column display are updated, the CPU JO# returns ii! There is no need to transfer 1TkJ address,
Therefore, the load on the CPU J00 is reduced, and
Display rewriting processing speed can be improved.

〔発明の効果〕〔Effect of the invention〕

以上詳記したように本発明によれば、多段組み表示時に
おける各桁毎の画面アドレス指示【自動的に行なうこと
ができ、これにょり、上位装置にかかる負荷を軽減して
、かつ−面表示書供え几JltA速に行なうことのでき
る表示制御装置が提供できる。
As described in detail above, according to the present invention, it is possible to automatically specify the screen address for each digit during multi-column display, thereby reducing the load on the host device and It is possible to provide a display control device that can provide display information at JltA speed.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を説明するためのもので、第1図
は本発明で対象とする多段組み嚢示例を示す図、第2図
は日本語ワードグロセッサの内部構成g!素を示すブロ
ック図、第3図は本発明の1!部構成要素會なす多段組
み表示制御用各種アドレスレジスタ部とこれら各レノス
タ部の制御系を示すブロック図、第4図は上記多段組み
赤水制御用画面アドレス管理の処理子*1示すフローチ
ャートである。 100・・・処理装置(CPU )、101・・・シス
テムパス(C−BUS )、102・・・主メモリ(匹
M)、10J・・・フロッピディスクドライブユニ、ト
(FDD )、164・・・FDI)−コントローラ(
FDC)、101・・・CRT/K Bコントローラ(
CRT/K B −CTL )、106・・・CRT訝
示部、101・・・キーが−ド入力装置(KB)、10
8・−・漢字ノ臂ターンメモリ(KPM )、:l01
)、、、20JA、、;!OIB、。 zoxs、、xox。、202□、203・・・アドレ
スレジスタ部(j#JA、、201に、、101B、、
l0IB工・TZAA vジip、2021.2Q:1
I−TZBAレジスタ、101・・・TZCムレジスク
)、A、!i・・・短冊状領域、FKx・・・多段組み
表示モード設定キー。 出願人代理人 弁理士 鈴 江 武 彦1 第3図 第4図 292−
The drawings are for explaining one embodiment of the present invention. Fig. 1 is a diagram showing an example of a multi-stage structure to which the present invention is applied, and Fig. 2 is an internal configuration of a Japanese word glosser. The block diagram shown in FIG. 3 is part 1 of the present invention. FIG. 4 is a block diagram showing the various address register sections for multi-stage display control and the control system of each of these renostar sections, which are the constituent elements of the multi-stage display control section. FIG. 100... Processing unit (CPU), 101... System path (C-BUS), 102... Main memory (M), 10J... Floppy disk drive unit (FDD), 164...・FDI) - Controller (
FDC), 101...CRT/KB controller (
CRT/KB-CTL), 106... CRT indicator, 101... Key-code input device (KB), 10
8.--Kanji turn memory (KPM), :l01
),,,20JA,,;! OIB,. zoxs,,xox. , 202□, 203... address register section (j#JA, , 201, , 101B, .
l0IB engineering/TZAA vji ip, 2021.2Q:1
I-TZBA register, 101...TZC Murezsk), A,! i...Rectangular area, FKx...Multi-column display mode setting key. Applicant's agent Patent attorney Takehiko Suzue 1 Figure 3 Figure 4 292-

Claims (3)

【特許請求の範囲】[Claims] (1)表示画面を横割シした短冊状領域上端の行位置情
報を貯える第1の記憶部、及び前記短冊状領域下端の行
位置情報を貯える第2の記憶部と、表示画面上の次に表
示すべき文字位置を示す行位置情報を貯える第1の領域
及び桁位置情報を貯える第2の領域を有してなる第3の
記憶部と、この第3の記憶部の第1(Dii域t″表示
文字の更新に伴って更新制御する手段、及びその更新さ
れた第1の領域の内容と前記第2の記憶部の内容とを比
較し、前記第1の領域の値が前記第2の記憶部の値を超
えた際に、前記第3の記憶部の第2の領域を更新すると
ともにシ前記第1の記憶部に貯えられに行位置情報を前
記第1の領域にセットする手段とf:有し、入力された
文字列を前記第3の記憶部の内容に従い前記表示画面の
短冊状領域内に表示することt%黴とした表示制御装置
(1) A first storage unit that stores line position information at the upper end of a strip-shaped area obtained by horizontally dividing the display screen, a second storage unit that stores line position information at the bottom end of the strip-shaped area, and a a third storage section having a first area for storing line position information indicating the character position to be displayed and a second area for storing digit position information; t'' display character updating control means, and means for comparing the updated contents of the first area with the contents of the second storage section, and determining whether the value of the first area is the same as the value of the second storage section. means for updating a second area of the third storage unit and setting row position information stored in the first storage unit in the first area when the value exceeds the value in the storage unit; and f: and displaying an input character string within a strip-shaped area of the display screen according to the contents of the third storage section.
(2)表示画面を複数に横割9してなる複数の短冊状領
域内々に対応して前記第1.第2の記憶St設けるとと
もに、指示された表示画面上の位置情報から、その位置
情報が何れの前記短冊状領域に該轟するかを判断する手
段を設け、この判断結果に従う前記短冊状領域内におい
て、その領域に対応する前記第1 、$2の記憶部、及
び前に2第3の記憶部の内容に従い、文字表示制御を行
なう特許請求の範囲第1項記載の六示餉m装置。
(2) The above-mentioned first... A second memory St is provided, and a means is provided for determining from the specified position information on the display screen to which of the strip-shaped areas the position information is applied, and according to the result of this judgment, the area of the strip-shaped areas is 2. The six-point display device according to claim 1, wherein character display control is performed in accordance with the contents of the first and second storage units and the second and third storage units corresponding to the area.
(3)多段組嵌木モードの股木手段と、前記多段組表示
モードの設定時において、前記第3の記憶部に従う短冊
状領域の表示制御を実施し、前記多段組表示モードの非
股木時において、前記衆示−面全体を対象とした通常の
表示制御を実施する特許請求の範囲第1項記載の表示制
御装置。
(3) A cross section means in the multi-column display mode, and when setting the multi-column display mode, perform display control of the strip-shaped area according to the third storage section, and a non-column section in the multi-column display mode. 2. The display control device according to claim 1, wherein the display control device performs normal display control over the entire public viewing screen.
JP57075841A 1982-05-06 1982-05-06 Display controlling device Pending JPS58192147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57075841A JPS58192147A (en) 1982-05-06 1982-05-06 Display controlling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57075841A JPS58192147A (en) 1982-05-06 1982-05-06 Display controlling device

Publications (1)

Publication Number Publication Date
JPS58192147A true JPS58192147A (en) 1983-11-09

Family

ID=13587821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57075841A Pending JPS58192147A (en) 1982-05-06 1982-05-06 Display controlling device

Country Status (1)

Country Link
JP (1) JPS58192147A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114687A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279733A (en) * 1975-12-26 1977-07-05 Hitachi Ltd Process display with picture splitting function
JPS54152431A (en) * 1978-05-22 1979-11-30 Toshiba Corp Split system for crt screen
JPS55121482A (en) * 1979-03-13 1980-09-18 Mitsubishi Electric Corp Character display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279733A (en) * 1975-12-26 1977-07-05 Hitachi Ltd Process display with picture splitting function
JPS54152431A (en) * 1978-05-22 1979-11-30 Toshiba Corp Split system for crt screen
JPS55121482A (en) * 1979-03-13 1980-09-18 Mitsubishi Electric Corp Character display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114687A (en) * 1984-06-29 1986-01-22 シャープ株式会社 Image display system
JPH036513B2 (en) * 1984-06-29 1991-01-30 Sharp Kk

Similar Documents

Publication Publication Date Title
JP2740575B2 (en) Character processor
JPS58192147A (en) Display controlling device
JPH0274374A (en) Printing method for ruled form
JPH0522933B2 (en)
JPS63149759A (en) Document editing device
JPS6063665A (en) Input system for external character
JP2578747B2 (en) Handwritten information processing method
JPS58172770A (en) Japanese word processor
JPS6114692A (en) Image display controller
JPH0479024B2 (en)
JPS6151264A (en) Document processing device
JP2672940B2 (en) Document processing device
JPH077257B2 (en) Character processor
JPS5887623A (en) Character processor
JPS6218596A (en) Working area display system
JPS6068373A (en) Extra character input system
JPH0314168A (en) Character processor
JPS63206859A (en) Document preparing device
JPS62208952A (en) Foreign character pattern printing system of document preparation equipment
JPH0272357A (en) Layout simulation device
JPH01189691A (en) Image processor
JPS62293465A (en) Word processor
JPH0437463B2 (en)
JPH04162175A (en) Document revision support system
JPH0283587A (en) Document processor