JPH0522933B2 - - Google Patents

Info

Publication number
JPH0522933B2
JPH0522933B2 JP58218124A JP21812483A JPH0522933B2 JP H0522933 B2 JPH0522933 B2 JP H0522933B2 JP 58218124 A JP58218124 A JP 58218124A JP 21812483 A JP21812483 A JP 21812483A JP H0522933 B2 JPH0522933 B2 JP H0522933B2
Authority
JP
Japan
Prior art keywords
display
line spacing
page
line
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58218124A
Other languages
Japanese (ja)
Other versions
JPS60110030A (en
Inventor
Tadashi Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58218124A priority Critical patent/JPS60110030A/en
Publication of JPS60110030A publication Critical patent/JPS60110030A/en
Publication of JPH0522933B2 publication Critical patent/JPH0522933B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [技術分野] 本発明は、文書の作成・編集を行う文字処理装
置などに適用可能な表示制御方法に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a display control method applicable to character processing devices that create and edit documents.

[従来技術] 従来から知られている文字処理装置において
は、全文書を対象として行間値が予め設定されて
おり、用紙の大きさに応じて1ページ内に含まれ
る行数が定められていた。
[Prior Art] In conventionally known character processing devices, line spacing values are set in advance for all documents, and the number of lines included in one page is determined depending on the paper size. .

また、行毎に行間値を設定し得るような文字処
理装置においては、行間値を変更した場合にも、
1ページ内に含まれる行数が文書全体として固定
されていることに起因して、用紙の下部が空白の
まま印刷されてしまうなどといつた欠点がみられ
た。
In addition, in character processing devices where the line spacing value can be set for each line, even if the line spacing value is changed,
Due to the fact that the number of lines included in one page is fixed for the entire document, there were drawbacks such as the bottom of the paper being printed blank.

[目 的] 本発明の目的は、上述の欠点を除去すると共
に、複数種の行間情報を指定した場合にも、頁の
区切りを示すパターンを表示し得る表示制御方法
を提供することにある。
[Objective] An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a display control method that can display patterns indicating page breaks even when multiple types of line spacing information are specified.

上述の目的を達成するために、本発明に係る表
示方法では、表示すべき複数の文字行に係る第1
の行間隔情報と前記第1の行間隔情報とは異なる
第2の行間隔情報を保持し、前記第1の行間隔情
報及び前記第2の行間隔情報に基づいて、前記複
数の文字行の表示を行うにあたり、前記第1の行
間隔情報及び前記第2の行間隔情報に基づいて、
1頁に収まる前記文字行の行数を識別可能にする
頁の区切りを示すパターンを表示すべく表示を制
御する。
In order to achieve the above object, in the display method according to the present invention, the first
and second line spacing information different from the first line spacing information, and based on the first line spacing information and the second line spacing information, the line spacing information of the plurality of character lines is When displaying, based on the first line spacing information and the second line spacing information,
The display is controlled to display a pattern indicating page breaks that allows the number of character lines that fit on one page to be identified.

[実施例] 以下、図面を参照して本発明を詳細に説明す
る。
[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は、本発明を適用した文字処理装置の一
実施例を示す。すなわち、行間値の指示および枠
の表示をマイクロ・プロセツサによつて制御する
ために、本実施例では以下に示す構成要素を備え
る。
FIG. 1 shows an embodiment of a character processing device to which the present invention is applied. That is, in order to control the indication of the line spacing value and the display of the frame by a microprocessor, this embodiment includes the following components.

2:キー入力手段、 4:行間値を変更する行間変更手段、 6:行間値および文字列数を記憶する文書記憶
手段、 8:文書記憶手段6の内容を表示形式に変換す
る表示データ作成手段、 10:表示データを記憶する表示記憶手段、 12:表示記憶手段10に記憶されている内容を
CRT14上に表示する表示制御手段。
2: Key input means, 4: Line spacing changing means for changing the line spacing value, 6: Document storage means for storing the line spacing value and the number of character strings, 8: Display data creation means for converting the contents of the document storage means 6 into a display format. , 10: Display storage means for storing display data, 12: Displaying the contents stored in the display storage means 10.
Display control means for displaying on CRT14.

かかる構成を有する本実施例では、キー入力手
段2から入力された行間指示値を文書記憶手段6
に格納することにより、ページの枠をつけた表示
データを形成し、それをCRT14上に表示する
ものである。
In this embodiment having such a configuration, the line spacing instruction value input from the key input means 2 is stored in the document storage means 6.
By storing the data in the page, display data with a page frame is formed, and the data is displayed on the CRT 14.

第2図は、本発明の別実施例を示すブロツク図
である。図示の構成において、CPUはマイク
ロ・プロセツサであり、文字処理のための演算、
論理判断等を行い、後述するバスBUSに接続さ
れた各構成要素を制御する。
FIG. 2 is a block diagram showing another embodiment of the invention. In the illustrated configuration, the CPU is a microprocessor that performs operations for character processing,
It makes logical decisions and controls each component connected to the bus BUS, which will be described later.

BUSは共通バスであり、このバスBUSに接続
された機器の指示、制御およびデータの転送に使
用する。
BUS is a common bus and is used for instructions, control, and data transfer for devices connected to this bus.

ROMは読出し専用の固定メモリであり、マイ
クロ・プロセツサCPUによる制御の手順、すな
わち、第10図および第11図に示すような手順
等を記憶させておく。
The ROM is a read-only fixed memory in which procedures for control by the microprocessor CPU, ie, procedures such as those shown in FIGS. 10 and 11, are stored.

RAMはランダム・アクセス・メモリであり、
各構成要素からの各種データを一時記憶するため
に用いる。
RAM is random access memory,
Used to temporarily store various data from each component.

DBUFは文書メモリであり、後述するキーボ
ードKBから入力された行間値あるいは文字列等
を蓄える。
DBUF is a document memory that stores line spacing values, character strings, etc. input from the keyboard KB, which will be described later.

VRAMは表示メモリであり、文書メモリ
DBUFに格納されている文書データに対してペ
ージ枠をつけた形式の表示用データを格納する。
VRAM is display memory and document memory
Stores display data in a format with page frames added to the document data stored in DBUF.

KBはキーボードであり、アルフアベツトキ
ー、平仮名キー、片仮名キー、カーソルキーなど
本文字処理装置に対する各種機能を指示するため
の各種フアンクシヨンキーを備えている。
The KB is a keyboard, and is equipped with various function keys such as alphanumeric keys, hiragana keys, katakana keys, and cursor keys for instructing various functions to this character processing device.

CRTCはCRTコントローラであり、表示メモ
リVRAMに蓄えられた内容を表示器CRTに表示
する役割を担う。ここで、CRTは陰極線管等を
用いた表示器であり、この表示器CRTにおける
ドツト構成の表示パターンおよびカーソルの表示
をCRTコントローラで制御する。
The CRTC is a CRT controller and is responsible for displaying the contents stored in the display memory VRAM on the display CRT. Here, the CRT is a display device using a cathode ray tube or the like, and a dot-configured display pattern and cursor display on this display device CRT are controlled by a CRT controller.

CGはキヤラクタ・ジエネレータであり、表示
器CRTに表示すべき文字、記号、ページ枠等の
キヤラクタ信号を発生する。
CG is a character generator, which generates character signals such as characters, symbols, page frames, etc. to be displayed on the CRT display.

かかる各構成要素からなる文字処理装置は、キ
ーボードKBからの各種入力に応じて作動を開始
する。すなわち、キーボードKBからの入力が供
給されると、まず、インタラプト信号がマイク
ロ・プロセツサCPUに送られ、そのマイクロ・
プロセツサCPUがROM内に記憶してある各種の
制御信号を読出し、それらの制御信号に従つて各
種の制御が行われる。
The character processing device made up of each of these components starts operating in response to various inputs from the keyboard KB. That is, when input from the keyboard KB is supplied, an interrupt signal is first sent to the microprocessor CPU, and the microprocessor
The processor CPU reads various control signals stored in the ROM, and various controls are performed according to these control signals.

第3図は、文書メモリDBUFの位置関係を示
している。文書メモリDBUFは14行10列から成
り、各行の先頭1文字は行間値を表わし、0〜9
またはスペース〓のいずれかを格納している。こ
こで、行間値“0”は次の行が重なつて表示され
ることを示し、行間値“1”は次の行との間隔が
1行分あることを示す。“2”〜“9”について
も同様に、その行数分の間隔があることを示して
いる。また、スペース〓がある場合には、行間指
定値は前の行と同じであるとみなされる。
FIG. 3 shows the positional relationship of the document memory DBUF. The document memory DBUF consists of 14 rows and 10 columns, and the first character of each row represents the line spacing value, ranging from 0 to 9.
or space 〓. Here, a line spacing value of "0" indicates that the next line is displayed overlappingly, and a line spacing value of "1" indicates that there is a gap of one line from the next line. Similarly, for "2" to "9", it is shown that there is an interval corresponding to the number of lines. Also, if there is a space 〓, the line spacing specification value is considered to be the same as the previous line.

第4図は、表示メモリVRAMの位置関係を示
している。表示メモリVRAMは12行12列から成
り、文書メモリDBUFにページ枠をつけた表示
用データを保存する。各行の先頭および最後はペ
ージ枠として使用され、また必要に応じて、ペー
ジ開始および終了のために各々1行分が使用され
る。表示については、このままの位置関係をもつ
てCRT上に表示される。
FIG. 4 shows the positional relationship of the display memory VRAM. The display memory VRAM consists of 12 rows and 12 columns, and stores display data with page frames attached to the document memory DBUF. The beginning and end of each line are used as page borders, and one line each is used for the start and end of a page, if necessary. Regarding the display, it will be displayed on the CRT with the same positional relationship.

第5図は、ページ枠表示のためのパターンを示
している。すなわち、合計6つのコードの組合せ
によつて、ページ枠が構成されている。これらの
パターンは他の文字と同様に、キヤラクタ・ジエ
ネレータCGに格納されており、表示メモリ
VRAMに格納することによつて、CRTCの制御
によりCRT上に表示される。
FIG. 5 shows a pattern for displaying page frames. That is, a page frame is configured by a total of six code combinations. These patterns, like other characters, are stored in the character generator CG and are stored in the display memory.
By storing it in VRAM, it is displayed on the CRT under the control of the CRTC.

第6図は本実施例に係る文書メモリDBUFの
初期状態図であり、第7図は初期状態の文書メモ
リDBUFをCRT上に表示した図である。表示メ
モリは本実施例においては12行12列により構成す
るものとし、1ページは10行分の大きさを持つて
いるものとする。
FIG. 6 is an initial state diagram of the document memory DBUF according to this embodiment, and FIG. 7 is a diagram showing the document memory DBUF in its initial state displayed on a CRT. In this embodiment, the display memory is configured with 12 rows and 12 columns, and one page has a size of 10 rows.

第8図は、行間値を第4行目以降についてすべ
て2とした場合の図である。本図に示す状態の文
書メモリDBUFは、第9図に示すように、第7
行目までが10行分の行間値となるので、第7行目
の次はページの終りの枠が表示されている。な
お、第7図および第9図に示すCRはカーソルで
ある。
FIG. 8 is a diagram when the line spacing values are all set to 2 for the fourth and subsequent lines. The document memory DBUF in the state shown in this figure is in the seventh state as shown in FIG.
Since the line spacing up to the 7th line is the line spacing value for 10 lines, the frame at the end of the page is displayed after the 7th line. Note that CR shown in FIGS. 7 and 9 is a cursor.

第10図は本実施例の制御手順を示すメインフ
ローチヤートであり、第11図は表示方法を示す
詳細フローチヤートである。これらフローチヤー
ト第10図および第11図を参照して、ページ枠
の表示を行う制御手順を以下に詳しく説明する。
FIG. 10 is a main flowchart showing the control procedure of this embodiment, and FIG. 11 is a detailed flowchart showing the display method. The control procedure for displaying a page frame will be described in detail below with reference to these flowcharts FIGS. 10 and 11.

第10図示の処理フローチヤートにおいて、電
源が投入されると最初にステツプS1が実行され
る。そして、文書メモリDBUF、表示メモリ
VRAMおよび各構成要素の初期設定が行われ、
入力編集等が可能となる。本実施例において、入
力編集等の処理は公知の技術により実現すること
ができるので、ここでは詳しい説明は省略する。
なお、本実施例における初期状態は、第6図示の
ように、文書メモリDBUFに行間値および文字
列数が入力されているものとする。
In the processing flowchart shown in FIG. 10, when the power is turned on, step S1 is first executed. And document memory DBUF, display memory
Initial settings of VRAM and each component are performed,
Input editing, etc. becomes possible. In this embodiment, processing such as input editing can be realized using known techniques, so detailed explanation will be omitted here.
Note that in the initial state of this embodiment, it is assumed that the line spacing value and the number of character strings are input to the document memory DBUF as shown in FIG.

ステツプS2ではキー入力を行い、次いでステ
ツプS3において、行間変更であるか否かを判断
する。すなわち、カーソルが先頭文字のところに
あり、キー入力されたコードが0〜9またはスペ
ース〓のいずれかである場合には、ステツプS4
およびS6において行間変更を実行する。上述の
ステツプS4では、行間指定値として、文書メモ
リDBUFのカーソルCRが示す行の1桁目にキー
入力された値を格納する。その後、ステツプS6
において再表示を行うことにより、第9図に示す
ように枠の大きさを変更する。
In step S2, a key input is performed, and then in step S3, it is determined whether or not the line spacing is to be changed. That is, if the cursor is at the first character and the keyed-in code is either 0 to 9 or a space, step S4
and execute line spacing change in S6. In step S4 described above, the value input by key in the first digit of the line indicated by the cursor CR in the document memory DBUF is stored as the line spacing specification value. Then step S6
By re-displaying the screen, the size of the frame is changed as shown in FIG.

その他の場合は、ステツプS5によつて入力編
集等の処理を実行する。
In other cases, processing such as input editing is executed in step S5.

次に、第11図示の詳細フローチヤートに従つ
て、ステツプS6の内容を詳細に説明する。本実
施例において、1頁は10行分の大きさを持つもの
とし、行間が全て1のときには、ページ枠および
10行の表示がCRT上に可能である。
Next, the contents of step S6 will be explained in detail according to the detailed flowchart shown in FIG. In this example, one page is assumed to have the size of 10 lines, and when the line spacing is all 1, the page frame and
A 10-line display is possible on the CRT.

第11図示のステツS10では、CRTを消去す
る。これは、表示メモリVRAMを全てスペース
〓に設定することによつて行われる。
In step S10 shown in FIG. 11, the CRT is erased. This is done by setting the display memory VRAM to all spaces.

次に、ステツプS11を実行する。ここでは、マ
イクロ・プロセツサCPUの内部レジスタを用い
て処理を行う。すなわち、レジスタNは文書メモ
リDBUFの行番号を保持し、表示メモリVRAM
に格納すべき行を指し示す。レジスタPは表示メ
モリへの格納先行番号を保持し、先頭枠、1行分
の文字表示、頁終了枠を表示メモリVRAMへ書
込む毎に1が加えられる。レジスタLは、行間値
を累積し、その値が10を超えた場合には、頁終了
枠を表示するために、使用される。ここで、各レ
ジスタは1に設定される。
Next, step S11 is executed. Here, processing is performed using the internal registers of the microprocessor CPU. That is, register N holds the line number of document memory DBUF and display memory VRAM.
Points to the row that should be stored. Register P holds the storage precedence number in the display memory, and is incremented by 1 each time the leading frame, character display for one line, and page end frame are written to the display memory VRAM. Register L is used to accumulate the line spacing value and to display the end-of-page frame if the value exceeds 10. Here, each register is set to 1.

次のステツプS12では、第5図に示すページ枠
コードの1,2,3を組合せることにより、ペー
ジ先頭枠を表示メモリVRAMへ格納する。
In the next step S12, the page top frame is stored in the display memory VRAM by combining page frame codes 1, 2, and 3 shown in FIG.

ステツプS13では、表示メモリVRAMへの格
納先行番号レジスタPに1を加える。そして、レ
ジスタPの値が12を超えたものとステツプS14で
判断された場合には、CRTの表示可能行数を超
えることになるので、表示処理を終了する。
In step S13, 1 is added to the storage preceding number register P in the display memory VRAM. If it is determined in step S14 that the value of register P exceeds 12, the number of lines that can be displayed on the CRT will be exceeded, so the display process is terminated.

本実施例では用紙の大きさを10行分としている
ので、行間値の累積値を保持するレジスタLが10
を超えた場合(ステツプS15)には、ステツプ
S19以降を実行する。
In this embodiment, the paper size is 10 lines, so the register L that holds the cumulative value of line spacing is 10 lines long.
(step S15), the step
Run S19 or later.

レジスタLの値が10以内であれば、ステツプ
S16において、第5図示のページ枠コード番号4
を文書の先頭および最後に付け、文書メモリ
DBUFの行番号を示すレジスタNによつて示さ
れる行の文字列とこのページ枠コードとを合成
し、表示メモリVRAMの格納先を示すレジスタ
Pに格納する。
If the value of register L is within 10, the step
In S16, page frame code number 4 shown in the fifth diagram
are added to the beginning and end of the document to save the document memory.
The character string of the line indicated by the register N indicating the line number of the DBUF and this page frame code are combined and stored in the register P indicating the storage location of the display memory VRAM.

更に、ステツプS17では、行間値累積レジスタ
Lに対してその行で示される行間値が加算され
る。このとき、行間値の内容がスペース〓の場合
には、前の行へ向かつて順にサーチし、0〜9の
値が検出されたとき、その値を加算する。また、
0〜9が検出不能であつた場合には、標準値とし
て1を加える。
Furthermore, in step S17, the line spacing value indicated in that line is added to the line spacing value accumulation register L. At this time, if the content of the line spacing value is a space, the search is performed sequentially toward the previous line, and when a value between 0 and 9 is detected, that value is added. Also,
If 0 to 9 cannot be detected, add 1 as a standard value.

ステツプS18ではレジスタNに1を加え、次に
表示すべき位置を更新する。
In step S18, 1 is added to register N, and the next position to be displayed is updated.

次に、ステツプS15において行間値累積レジス
タLが10を超えていると判断された場合には、ス
テツプS19に制御を移す。
Next, if it is determined in step S15 that the line spacing value accumulation register L exceeds 10, control is transferred to step S19.

ステツプS19では、第5図示のページ枠コード
2,5,6の組合せにより、表示メモリ格納先レ
ジスタPで示される行にページ終了枠コードを格
納する。その後、ステツプS20において、レジス
タPに1を加え、表示可能行数12を超えたとき
(ステツプS21)、表示処理を終了する。
In step S19, a page end frame code is stored in the line indicated by the display memory storage destination register P based on the combination of page frame codes 2, 5, and 6 shown in FIG. Thereafter, in step S20, 1 is added to register P, and when the number of displayable lines exceeds 12 (step S21), the display process is terminated.

ステツプS22では、行間値累積レジスタLを1
に設定し直して、次のページとしての表示を継続
する。
In step S22, the line spacing value accumulation register L is set to 1.
to continue displaying as the next page.

このようにして、ページの区切りが表示される
ことになる。
In this way, page breaks will be displayed.

なお、上述の実施例においては、表示方式とし
てコード・リフレツシユ方式を採用しているが、
ビツト・マツプ方式によつても制御プログラムを
変更することによつて容易に実現可能である。
In addition, in the above-mentioned embodiment, the code refresh method is adopted as the display method.
The bit map method can also be easily realized by changing the control program.

また、上述の実施例では、表示データの作成を
制御プログラムによつて実現しているが、文書メ
モリDBUFを直接表示可能な高機能CRTCによつ
て、制御プログラムを不要とすることもできる。
Further, in the above-described embodiment, the display data is created using a control program, but the control program can be made unnecessary by using a highly functional CRTC that can directly display the document memory DBUF.

なお、本発明は、複数の機器から構成されるシ
ステムに適用しても良いし、また、1つの機器か
らなる装置に適用しても良い。さらに、システム
あるいは装置にプログラムを供給することによつ
て達成された場合にも適用できることは言うまで
もない。
Note that the present invention may be applied to a system composed of a plurality of devices, or may be applied to a device composed of one device. Furthermore, it goes without saying that the present invention can also be applied to cases where the present invention is achieved by supplying a program to a system or device.

[効 果] 以上説明した通り本願発明によれば、 複数の行間隔情報を保持し、それらの行間を組
合せることによつて所望の大きさの1頁に収まる
文字行の数が変化したとしても、 何行分の文字行が所望の1頁に収まるかについ
て、頁の区切りを示すパターンを表示することに
より、使用者が容易に認識することができる。
[Effect] As explained above, according to the present invention, by holding a plurality of line spacing information and combining these line spacings, it is possible to change the number of character lines that can fit on one page of a desired size. Also, by displaying a pattern indicating page divisions, the user can easily recognize how many lines of text can fit on one desired page.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロツク図、
第2図は本発明の別実施例を示すブロツク図、第
3図は文書メモリDBUFの配置図、第4図は表
示メモリVRAMの配置図、第5図はイメージ枠
表示のためのパターン図、第6図は文書メモリ
DBUFの初期状態図、第7図は表示メモリ
VRAMの状態図、第8図は本実施例による動作
結果を示す文書メモリDBUFの状態図、第9図
は動作結果による表示メモリ状態図、第10図は
本実施例の動作手順を示すフローチヤート、第1
1図は本実施例に係る画面表示手順を示すフロー
チヤートである。 CPU……マイクロ・プロセツサ、KB……キー
ボード、ROM……読出し専用メモリ、RAM…
…ランダム・アクセス・メモリ、DBUF……文
書メモリ、VRAM……表示メモリ、CG……キヤ
ラクタ・ジエネレータ、CRTC……CRTコント
ローラ、CRT……表示器、BUS……共通バス、
CR……カーソル、N……CPU内部レジスタ
(DBUFの行カウンタ)、P……CPU内部レジス
タ(VRAMの行カウンタ)、L……CPUの内部
レジスタ(行間値累積カウンタ)。
FIG. 1 is a block diagram showing one embodiment of the present invention;
2 is a block diagram showing another embodiment of the present invention, FIG. 3 is a layout diagram of the document memory DBUF, FIG. 4 is a layout diagram of the display memory VRAM, and FIG. 5 is a pattern diagram for displaying an image frame. Figure 6 is document memory
Initial state diagram of DBUF, Figure 7 is display memory
A state diagram of the VRAM, FIG. 8 is a state diagram of the document memory DBUF showing the operation results according to this embodiment, FIG. 9 is a display memory state diagram according to the operation results, and FIG. 10 is a flowchart showing the operation procedure of this embodiment. , 1st
FIG. 1 is a flowchart showing the screen display procedure according to this embodiment. CPU...Microprocessor, KB...Keyboard, ROM...Read-only memory, RAM...
...Random access memory, DBUF...Document memory, VRAM...Display memory, CG...Character generator, CRTC...CRT controller, CRT...Display unit, BUS...Common bus,
CR...Cursor, N...CPU internal register (DBUF line counter), P...CPU internal register (VRAM line counter), L...CPU internal register (line spacing value accumulation counter).

Claims (1)

【特許請求の範囲】 1 表示すべき複数の文字行に係る第1の行間隔
情報と前記第1の行間隔情報とは異なる第2の行
間隔情報を保持し、 前記第1の行間隔情報及び前記第2の行間隔情
報に基づいて、前記複数の文字行の表示を行うに
あたり、 前記第1の行間隔情報及び前記第2の行間隔情
報に基づいて、1頁に収まる前記文字行の行数を
識別可能にする頁の区切りを示すパターンを表示
すべく表示を制御することを特徴とする表示制御
方法。
[Scope of Claims] 1. Holds first line spacing information regarding a plurality of character lines to be displayed and second line spacing information different from the first line spacing information, and holding the first line spacing information. and when displaying the plurality of character lines based on the second line spacing information, based on the first line spacing information and the second line spacing information, determining how many of the character lines fit on one page. A display control method comprising controlling a display to display a pattern indicating a page break that allows the number of lines to be identified.
JP58218124A 1983-11-19 1983-11-19 Character processor Granted JPS60110030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58218124A JPS60110030A (en) 1983-11-19 1983-11-19 Character processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58218124A JPS60110030A (en) 1983-11-19 1983-11-19 Character processor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4279911A Division JP2612402B2 (en) 1992-10-19 1992-10-19 Display control method

Publications (2)

Publication Number Publication Date
JPS60110030A JPS60110030A (en) 1985-06-15
JPH0522933B2 true JPH0522933B2 (en) 1993-03-31

Family

ID=16715004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58218124A Granted JPS60110030A (en) 1983-11-19 1983-11-19 Character processor

Country Status (1)

Country Link
JP (1) JPS60110030A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633800B2 (en) * 1993-10-20 1997-07-23 カシオ計算機株式会社 How to set document format
JPH07199899A (en) * 1993-12-28 1995-08-04 Nec Corp Image display control system
JPH08115315A (en) * 1994-10-17 1996-05-07 Nec Corp Print-out image display controller
JP2775670B2 (en) * 1994-12-16 1998-07-16 カシオ計算機株式会社 Document processing device
JP2845156B2 (en) * 1995-02-21 1999-01-13 カシオ計算機株式会社 Format setting device and format setting method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150064A (en) * 1979-05-10 1980-11-21 Sharp Corp Character processor
JPS5696325A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Sentence writing device having page boundary display function
JPS56152075A (en) * 1980-04-23 1981-11-25 Fujitsu Ltd Device for drawing up document
JPS56153443A (en) * 1980-04-28 1981-11-27 Fujitsu Ltd Page boundary display system
JPS5744185A (en) * 1980-08-29 1982-03-12 Fujitsu Ltd Page boundary display unit
JPS5813865A (en) * 1981-07-17 1983-01-26 新明和工業株式会社 Three-diminsional parking field
JPS58138655A (en) * 1982-02-12 1983-08-17 Toshiba Corp Controlling system for printing document
JPS58146982A (en) * 1982-02-26 1983-09-01 Toshiba Corp Device for editing document
JPS6079984A (en) * 1983-10-07 1985-05-07 Toshiba Corp Printing-controlling system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150064A (en) * 1979-05-10 1980-11-21 Sharp Corp Character processor
JPS5696325A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Sentence writing device having page boundary display function
JPS56152075A (en) * 1980-04-23 1981-11-25 Fujitsu Ltd Device for drawing up document
JPS56153443A (en) * 1980-04-28 1981-11-27 Fujitsu Ltd Page boundary display system
JPS5744185A (en) * 1980-08-29 1982-03-12 Fujitsu Ltd Page boundary display unit
JPS5813865A (en) * 1981-07-17 1983-01-26 新明和工業株式会社 Three-diminsional parking field
JPS58138655A (en) * 1982-02-12 1983-08-17 Toshiba Corp Controlling system for printing document
JPS58146982A (en) * 1982-02-26 1983-09-01 Toshiba Corp Device for editing document
JPS6079984A (en) * 1983-10-07 1985-05-07 Toshiba Corp Printing-controlling system

Also Published As

Publication number Publication date
JPS60110030A (en) 1985-06-15

Similar Documents

Publication Publication Date Title
JPH0522933B2 (en)
JP2612402B2 (en) Display control method
JP2815158B2 (en) Character processor
JP2600654B2 (en) Document processing device
JPH0615317Y2 (en) Document processor
JP2606579B2 (en) Character display device
JP2903516B2 (en) Document processing device
JPH0445875B2 (en)
JP3265708B2 (en) Prohibition processing setting device
JP2764944B2 (en) Character output device
JP2556488B2 (en) Character processor
JPS60164873A (en) Word processor provided with simple language for preparation of table
JPH07230453A (en) Processor and method for document processing
JPS61175765A (en) Format setting system for document processor
JPH0751374B2 (en) Document processor
JPS59201129A (en) Document producer
JPH05289647A (en) Character drawing control method
JPH05108637A (en) Automatic tab setting device
JPH0463785B2 (en)
JPH04178724A (en) Character processor
JPH09325754A (en) Processor and method for document processing, and storage medium stored with same method
JPH03144849A (en) Word processor
JPH07129395A (en) Information processor capable of extending/correcting its function
JPH077257B2 (en) Character processor
JPH04282757A (en) Word processor