JPS5819037A

JPS5819037A - Ｆｍ受信装置及びｆｍ信号処理用集積回路装置

Info

Publication number: JPS5819037A
Application number: JP11641281A
Authority: JP
Inventors: Yasuo Kominami; 小南　靖雄; Yukinari Fujiwara; 藤原　行成; Satoshi Fukuchi; 福地　敏; Hisao Ishii; 久雄石井
Original assignee: Hitachi Denshi KK; Hitachi Ltd
Current assignee: Hitachi Denshi KK; Hitachi Ltd
Priority date: 1981-07-27
Filing date: 1981-07-27
Publication date: 1983-02-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、ＦＭ受信装置及びこれに用いられるＦＭ信
号処理用集積回路装置に関する。

この発明は、主として自動車登載用電話（トランシーバ
−）に適用して有効な発明である。

この種の電話においては、８００Ｍ１（ｚ程度のＦＭ電
波を受信し、それを音声信号に復調する必要がある。本
願発明者によって、この種の電話のために第１周波数変
換段で４　５　Ｍｌ−Ｉ　ｚ　、第２周波数変換段で１
　０．　７　ＭＨ　ｚに周波数を低下させ、その後ＦＭ
検波器で音声信号の復調するように構成されたダプルス
ーパーヘテロダイン方式のＦＭ受信装誰が本発明に先立
って検討された。

ＦＭ検波器としては現在時点ではクオドラチャ検波器が
周波数特性の点において優れている。しかしながら、こ
のクオドラチャＦＭ検波器も４５ＭＨｚというような高
い周波数には応答できずその動作上限周波数は１０　Ｍ
Ｈｚより若干高い周波数であるため、１０．７ＭＨｚま
でその周波数が低減されたところのＦＭ第２中間周波信
号がクオドラチャＦＭ検波器に印加される。

１段の周波数変換段のみによって８００　ＭＨｚ帯域の
ＦＭ定電波無線周波′信、号を１０．７　ＭＨｚのＦＭ
中間周波信号に直接周波数変換すると相互変調が生じる
恐れがあるため、第１周波数変換段で８００ＭＩ（ｚ帯
域から４５　ＭＨｚまでの周波数変換が行なわれ、第２
周波数変換段で４５ＭＨｚから１０　ＭＨｚまでの周波
数変換が行なわれる。

ところで、ダブルス−パーヘテロダイン方式のＦＭ受信
装置では、一般に、第１局部発振回路。

周波数混合回路及び周波数選択回路で構成された第１周
波数変換段と、第２局部発振回路２周波数混合回路及び
周波数選択回路で構成された第２周波数変換段とが設け
られている。

したがって、このようなダブルス−パーヘテロダイン方
式のＦＭ受信装置において、第１中間周波増幅段（４５
ＭＨｚ帯）からＦＭ検波段までを集積回路化（ＩＣ化）
しようとした場合、第２周波数変換段中の周波数混合回
路および局部発振回路等のインダクタンス、キャパシタ
ンスはＩＣ外付部品で構成しなければならず、ＩＣ化に
適さないという欠点がある。また、回路構成素子数が多
くなるため、小型化及び低コスト化に限界がある。また
、調整箇所が多いという欠点もある。本発明は、このよ
うな問題点に着目してなされたものである。

この発明の目的は、回路構成の簡素化を図ったＦＭ受信
装置を提供することにある。

この発明の他の目的は、小型化、低コスト化を図ったＦ
Ｍ受信装置を提供することにある。

この発明の他の目的は、調整箇所の削減を図ったＦＭ受
信装置を提供することにある。

この発明の他の目的は、上記ＦＭ受信装置に用いられる
ＦＭ信号処理用集積回路装置を提供することにある。

この発明のさらに他の目的は、以下の説明及び図面より
明らかＫなるであろう。

本願発明者等は、上記ダブルス−パーヘテロダイン方式
における第２周波数変換段が周波数変換を行なうもので
あることに着目し、ＩＣ外付部品の多い回路を使わない
で周波数変換をするために、上記第２周波数変換段を高
速・高周波特性の分周回路で構成することを検討した。

さらに、本発明者はクオドラチャＦＭ検波方式　　　゛
のもとで１０ＭＨｚ帯の検波ができるような特性をもっ
た素子からなるＩＯにおいて、４５　ＭＨｚ　　帯に周
波数を低下させることのできる高速・高周波特性の分周
回路の回路構成を検討した。その結果、ディジタルＩＯ
で最も動作速度が速いＥＯＬ（エミッタ・カップルド・
ロジック）回路方式を特にこの高速・高周波特性の分周
回路に適用する結論に到達した。

したがって、この発明に従えば、従来のダブルス−パー
ヘテロダイン方式の受信装置が第２周波数変換段がＥＯ
Ｌ回路方式によって構成された高速・高周波特性の分周
回路に置き換えられてＦＭ受信装置が構成される。

さらに、ＥＯＬ回路方式によって構成された高速・制用
波特性の分周回路とクオドラチャＦＭ検波段とが１つの
半導体基板上に形成される。

第１図は、この発明の一実施例を示すＦＭ受信装置のブ
ロック図である。

所定の高周波帯のＦＭ無線周波信号電波は、アンテナＡ
ＮＴで受信され、ＲＦ増幅段１に入力される。ＲＦ増幅
段１は、希望受信周波数選択のための段間選択素子及び
ＲＦ’（無線周波）増幅回路とで構成される。ここで形
成されたＲＦ増幅出力信号は、次段の第１周波数変換段
に伝えられる。

この第１周波数変換段は、局部発振回路２で形成された
局部発振周波数信号と、上記ＲＦ増幅出力信号とを周波
数混合させる混合回路３及び第１中間周波フィルタ（図
示せず）とで構成される。

この第１周波数変換段の出力信号である第１中間周波信
号ＩＦ’、の周波数は、特に制限されないが、４５ＭＨ
ｚに選ばれている。この第１中間周波数信号ＩＩｉ”、
は、リミッタアンプ４を通して、第２周波数変換段とし
て構成された分周回路５に入力される。この分周回路５
は、高速動作・高周波特性の必要からＥＯＬ（エミッタ
・カップルド・ロジック）回路形式で構成されている。

そして、分周回路５０分局比は、１／４に設定されてい
る。この分周比は、次段のＦＭ検波段６の動作周波数限
界に応じて設定される。ＦＭ検波段６として、モノリシ
ックＩＯ化された公知のクオドラチャ検波回路を用いら
れており、クオドラチャＦＭ検波段６の動作限界周波数
がクオドラチャＦＭ検波段６の主要トランジスタ能動回
路である・ところのアナロ′グ掛算器の立ち上り特性で
決定され、１０ＭＨｚより多少高い周波数程度とされて
いる。したがって、上記分局比１／４によって、分周回
路５で周波数変換された第２中間周波信号ＩＰ、の周波
数が１１．２５ＭＨｚとなり、上記のクオドラチャＦＭ
検波回路を用いることができる。

このクオドラチャＦＭ検波段６で形成された音声信号は
、次段の音声増幅回路（図示せず）Ｋ伝えられ、スピー
カ等を介して出力される。

この実施例においては、第２周波数変換段として、高速
・高周波特性の分周回路を用いるものであるので、従来
のように周波数混合による周波数変換を行なう場合に比
べ、大喝に回路の簡累化、及び第２周波数変換段でのめ
んどうなＡ軽作業を省略することができる。

さら蹟、リミッタアンプ４．ＥＯＬ回路方式の分周回路
５及びクオドラチャＦＭ検波段６はそれぞれ既存のバイ
ポーラ集積回路の製造プロセスによって１個のチップ上
に形成できるので、ＦＭ受信装贈の小型化、低コスト化
を図ることができる。

また、ＦＭラジオ受信装置用の既存のＩＦシステムＩＯ
において、クオドラチャ検波用外付位相回路の共振周波
数を変更するのみでこのＩＣをＦＭ検波段６として利用
できる第２図は、上記ＦＭ受信装置に用いられるＦ’Ｍ信号処
理用集積回路装置の一実施例のブロック図を示している
。

第２図において、点線内部に示した各回路ブロックを構
成する素子は、公知のバイポーラリニア集積回路技術に
よって１個の半導体基板上に形成されている。また、丸
で囲まれた数字は外部端子番号を示しており、これらの
外部端子を介して外付回路網と接続される。

５番端子からの４５ＭＨｚの第１中間周波信号ＩＦ。

を受けるＥＯＬ回路方式の分周回路５′は、前述のよう
に第２周波数変換段を構成するものであり、上記ＩＰ、
を１／４分周して１１．２５　ＭＨｚの第２中間周波信
号ＩＦ、を７番端子から出力する。また、このＦ３ＯＬ
３層目路５′は、４番端子から供給される電源電圧■ｃ
ｃと、６番端子から供給される接地電位（ＧＮＤ）とに
より動作し、後述する他の回路の電源供給線とはＩＯ内
部において分離されている。この理由は、後述するクオ
ドラチャＦＭ検波回路を構成する掛算回路６ａのスイッ
チング動作によってＩＣ内部電源供給線で発生する高調
波成分が分周回路５に帰還されることによる発撮（誤動
作）を防止するためである。

上記７番端子から出力された第２中間周波信号ＩＦ、は
、コンデンサ０．。、を通して８番端子冗供給される。

この８番端子から供給された第２中間周波信号ＩＦ２は
、バッファアンプ７で増幅される。

このバッファアンプ７の出力イキ号は、公知のクオドラ
チャＦＭ検波回路を構成する掛算回路６ａの一方の入力
端子に伝えられる。また、上記バッファアンプ７の出力
信号は、９番端子から出力され外付回路網（抵抗■も、
。１．容量Ｃｌ０１＋　ＣＩ。、。

０１０４およびコイルＬ＋０１）で構成された位相回路
６ｂに伝えられる。

この位相回路６ｂは、９０°位相シフトされた第２中間
周波信号を形成して、１０番端子を通して掛算回路６ａ
の他方の入力端子に伝える。

この掛算回路６ａからの一方のＦＭ検波出力信号ＤＦｉ
Ｔ、は、増幅回路９０入力端子に伝えられる。この増幅
回路９の出力信号は、−万で１２番端子を通して高域フ
ィルタ１２に伝えられ、他方において１３番端子を通し
て狭帯域フィルタ１１に伝えられる。特に制限されない
が、この実施例ではＦＭ変調信号中に、音声信号の他に
、例えば３００Ｔ（ｚ以下の低周波帯にチャンネル識別
信号が付加されている。これにより同一の搬送波中に異
なる受信チャンネルを設けることができる。

上記フィルタ１１．１２は、上記音声信号と識別信号を
それぞれ検出するためのものである。

これらの検出信号は、２，３番端子を通してコンパレー
タ１０に入力される。そして、このコンパレータ１０の
出力信号は、上記掛算回路６ａからの他方のＦＭ検波出
力信号ＤＥＴ、を受ける低周波増幅回路８のミュート制
御信号ＭＵＴＦｉとして用いられる。

特に制限されないが、上記識別信号は、例えば一般業務
用無線システムにおいては、１ｏＯＨｚ。

１５０Ｉ（ｚ、　　２００Ｈｚ及び２５０Ｈｚの４種類
が用意されており、同一の搬送周波数に対して４つの無
線器を割当てることができる。

したがって、各無線器を有する者は、その無線器に割当
てられた識別信号を有する音声信号が受信信号中にある
場合に限って、その音声信号を聴取できるようになって
いる。

上記ＥＯＬ分周回路５′は、特に制限されないが、第３
図に示すように、分周動作にあたって互いに逆相の入力
信号を必要とするＤ型フリップフロップ回路ＦＦ、、Ｆ
Ｆ、およびバッファアンプＡＭＰから構成される。バッ
ファアンプＡＭＰは、５番端子から供給される第１中間
周波信号ＩＦ、に従った同相信号ＣＰ。及び逆相信号Ｏ
Ｐｏを形成する。

このバッファアンプＡＭＰとＤ４１Ｊフリップフロップ
回路ＦＦ、、ＦＦ、の具体的一実施例回路が第４Ａ図に
示されている。

以下、第４Ａ図に従って、この発明に係るＥＯＬ分周回
路５′を詳細に説明する。

バッファアンプＡＭＰは、差動トランジスタ回路で構成
されている。５番端子から供給された第１中間周波信号
ＩＦ、は一方の差動増幅トランジスタＱ、のベース忙入
力される。このトランジスタＱ６のエミッタは、他方の
差動増幅トランジスタＱ、のエミッタと結合され、定電
流源としてのトランジスタＱ、に接続されている。

上記差動増幅トランジスタＱ、、Ｑ、のコレクタには、
それぞれ負荷抵抗Ｒ，、Ｒ，、が設けられて層る。これ
らの負荷抵抗Ｒ，、Ｒ１，の共通接続点には、抵抗Ｒ２
及びトランジスタＱ２．Ｑ、のベース、エミッタを通し
てレベルシフトされた電源電圧■ｃｃが供給されている
。また、上記抵抗Ｒ１には、抵抗Ｒ５，が直列接続され
、定電流トランジスタＱ１で形成された定電流が流れる
。

この定電流と上記直列抵抗Ｒ，，Ｒ３によって電源電圧
ｖｃｃをレベルシフトした電圧がトランジスタＱ、と定
電流トランジスタＱ４とで構成されたエミッタフォロワ
回路を介して、他方の差動増幅トランジスタＱ、のベー
スにバイアス電圧として印加され【いる。このバイアス
電圧は、抵抗Ｒ７を通して一方の差動増幅トランジスタ
Ｑ、のベースにも印加されている。

上記差！ｌ力増幅トランジスタＱａ　、Ｑｓのコレクタ
出力電圧は、トランジスタＱｌｌｌ　　ＱＯ及び定電流
トランジスタｑ＋ｔｌ　ｑ＋。でそれぞれ構成されたエ
ミッタフォロワ出力回路を通して、次段のＤ型フリップ
フロップ回路ＦＦ、に伝えられる。

なお、上記定電流トランジスタＱ、、Ｑ、、Ｑ？。

Ｑ、。及び’Ｌｘのベースには、定電圧源としてのトラ
ンジスタＱ４Ｇ＃　Ｑ５゜で形成された定電圧が配線Ｃ
によって共通に印加されることによって、上記トランジ
スタＱ、、Ｑ、、Ｑ、、Ｑ、。及びＱＩ！は定電流動作
を行なうものである。

フリップフロップ回路ＦＦ、、ＦＦ、は、高速動作化の
ために、図示のようなりＯＬ（又はＯＭＬ：４１１流切
換型ロジツク）回路で構成されている。

上記バッファアンプＡＭＰで形成された互に逆相の第１
中間周波信号ＩＰ、に従った信号ｏｐｏ。

ＯＰｏは、トランジスタＱＩ４ｅＱｔ５及びＱｎ＊　Ｑ
ｔ。

のベースにそれぞれ入力される。上記−組のエミッタ結
合されたトランジスタＱＩａ＋　　Ｑｔｔ及びＱ□。

Ｑｔｙの共通エミッタには、定電流トランジスタＱ２３
１　ＱＳＯが設けられている。

上記トランジスタＱ、、、Ｑ□のコレクタには、それぞ
れ−組のエミッタ結合されたトランジスタＱ、。＋Ｑ１
゜及びＱ＋ｓ＋　Ｑｔｔの共通エミッタに接続されてい
る。上記トランジスタＱｌ！ｌｉｅ　Ｑｔ。のコレクタ
にも、上記同様なトランジスタＱ、、、Ｑ□及びＱｔ６
＊　Ｑｔ７の共通エミッタに接続されている。

そして、上記−組のエミッタ結合されたトランジスタＱ
ｔａ＋　　Ｑ＋。及びＱｔｓｐ　　Ｑｔ１のコレクタは
、互いに異なる組のトランジスタＱｒｓ−Ｑｔａ　及ヒ
Ｑｎ＊　Ｑｔｔ間で共通接続され、それぞれに負荷抵抗
Ｒ，，，Ｒ□が設けられている。また、上記−組のエミ
ッタ結合されたトランジスタＱｖ４−　　Ｑ２ａ及びＱ
ｔｓｒＱｔｙについても上記同様に異なる組閣でコレク
タが共通化され、それぞれに負荷抵抗Ｒ２，。

Ｒ８゜が設けられている。

そして、一方の組のエミッタが結合されたトランジスタ
Ｑ＋ｅｔ　Ｑｔ。のベース、コレクタ間で交差結線が行
なわれてラッチ形態に接続される。また、−万の組のエ
ミッタが結合されたトランジスタＱｔａｔ　Ｑ２７０ベ
ース、コレクタ間で交差結線が行なわれてラッチ形態に
接続される。

残りの組のエミッタが結合されたトランジスタＱ＋ｓｔ
　Ｑｔｌ及びＱｔ４１　（Ｒ８間では、次のようにそれ
ぞれのベースが接続されている。

トランジスタＱ、３のベースは、トランジスタＱ！？？
　Ｑｔｓの共通コレクタに接続され、トランジスタＱｔ
１のベースは、トランジスタＱ２４１　Ｑｔａの共ａコ
レクタに接続されている。−万、トランジスタＱ２４の
ベースは、トランジスタｑ＋３＄　Ｑ＋ａの共通コレク
タに接続され、トランジスタＱ４８のベースは、トラン
ジスタＱ、。ｅ　Ｑｔ１の共通コレクタに接続されてい
る。

また、上記負荷抵抗Ｒ１１，几、で形成された出力信号
Ｑ。ｔＱｏは、トランジスタＱｕ＊　Ｑｔｓ及び定電流
トランジスタＱｔｙｔ　Ｑｔ。でそれぞれ構成されたエ
ミッタフォロワ出力回路に入力され、このエミッタフォ
ロワ出力回路を通して次段のＤ型フリップフロップ回路
ＦＦ、への入力信号ＯＰ、。

ｏｐ、が形成される。

次段のＤ型フリップフロップ回路ＦＦ、の回路構成は、
上記り型フリップフロップ回路ＦＦ、と同一であるので
その説明を省略する。

上記り型フリップフロップ回路ＦＦ、の動作説明のため
に、負荷抵抗Ｒ，，，Ｒｔｈ８で形成される信号なＸ。

、Ｘｏとし、トランジスタＱ！４？　Ｑｔｓのベースに
印加される上記信号Ｑ。ｔＱｏを第３図に対応させるた
め特にり。、Ｄｏとする。すなわち、Ｑｏ＝Ｄ。であり
、Ｑａ＝Ｄｏである。

このＤ型フリップフロップ回路ＦＦ、の動作を第４Ｂ図
の動作波形図に従って次に説明する。

この動作説明にあたり、期間Ｔ、において、入力信号Ｏ
ＰＯがハイレベル（ｔ−ｎ、ｏｐｏがロウレベル（Ｌｌ
とし、出力信号Ｑ。がハイレベルｖ　Ｑｏがロウレベル
であるとする。

したがって、期間Ｔ、においては、入力信号ＯＰ０のハ
イレベルにより、トランジスタＱＩ４ｙＱ□がオンし、
入力信号ＯＰ０のロウレベルによりトランジスタＱ、、
、Ｑ□がオフしている。

このトランジスタＱｔｔ＊　　Ｑｔ。のオフにより、そ
れぞれのコレクタ側に設けられた上記−組のトランジス
タＱ１３ｐ　　Ｑｔ１及びＱ２６＃　　’Ｌ７は、ベー
ス電圧とは無関係に強制的にオフさぜられて込る。

−万、オンしているトランジスタＱ、、、Ｑ□のそれぞ
れのコレクタに設けられた上記−組のトランジスタＱｔ
ａ＊　ＱＬｏ及びＱｔ４Ｉ　　Ｑｔ８のうち、ハイレベ
ルの信号Ｑ。がベースに印加されるトランジスタＱ　１
９１　Ｑｔ４がオンし、ロウレベルの信号点。

カヘースに印加されるトランジスタＱｔａ＋　Ｑｔａカ
オフしている。したがって、トランジスタＱｔ４のオン
により信号Ｘ。がロウレベルとされ、トランジスタＱ□
のオフにより信号Ｘ０がハイレベルとされる。

次に、入力信号ＯＰｏがロウレベルに、石下。

がハイレベルに変化する期間Ｔ、の移行後において、ト
ランジスタＱＩ４がオンからオフに、トランジスタＱ２
２がオフからオンに切り換えられる。

すなわち、この切り換えにより、ラッチ回路を構成する
一組のトランジスタＱＩ６．Ｑ１．が強制的オフ状態に
なり、トランジスタＱ＋ｓ＊　Ｑｔｔの組が動作状態と
される。

一方、上記入力信号ＯＰｏ、ＯＰｏの変化に伴ない、ト
ランジスタＱ□がオンからオフに、トランジスタＱ、。

がオフからオンに切り換えられる。

このトランジスタＱ、。のオンにより、ラッチ状態のト
ランジスタＱｔｅ＋　　Ｑ２？の組が動作状態となるた
め、信号Ｘｏはロウレベル、信号Ｘ。はハイレベルを保
持する。

したがって、ハイレベルの信号Ｘ。でオンするトランジ
スタＱ＋ｓ＊　　ロウレベルの信号Ｘ。でオンするトラ
ンジスタＱ！Ｉに従って、出力信号Ｑ０がハイレベルか
らロウレベルに変化し、出力信号Ｑ。

がロウレベルからハイレベル忙変化する。

このとき、上記出力信号Ｑ、　Ｑ、は、その寄生容量へ
の充放電忙要する時間ΔＴ１だけ入力信号ＯＰｏ、ＯＰ
ｏの変化に対して遅れて変化する。

上記出力信号Ｑ、、Ｑｏの変化に従ってトランジスタＱ
！４１　　Ｑｔｓのベース信号り。、Ｄｏも同様に変化
する。

次に、入力信号ＯＰ０がハイレベルに、ＯＰ。

がロウレベルに変化する期間Ｔ３の移行後において、ト
ランジスタＱ、４がオフからオンに、トランジスタＱｔ
２がオンからオフに切り換えられる。この切り換えによ
り、上記オフ状態とされたランチ形態の組のトランジス
タＱ＋ａ＋　Ｑ１０が動作状態になるため以前の出力信
号Ｑ。、Ｑｏに従ってトランジスタＱ８．がオフ、トラ
ンジスタＱ＋ａがオンして、以前の信号レベルである信
号Ｑ。はロウレベル、信号Ｑ。はハイレベルを保持する
。

−万、上記信号ＯＰ、、０１）ｏの変化に伴ない、トラ
ンジスタＱ！、がオフからオンに、トランジスタＱ２９
がオンからオフに切り換えられる。このトランジスタＱ
□のオフにより、ラッチ形態の組のトランジスタＱｔｅ
ｅ　Ｑ！？が強制的にオフ状態とされる。そして、上記
信号Ｑ６　、Ｑｏを受ける組のトランジスタＱｕｅ　Ｑ
ｔｓがトランジスタＱｔｓのオンにより動作状態とされ
ることより、上記信号Ｑ（ＤＯ）、ＱＯ（Ｄｏ　）に従
ってトランジスタＱｔ＋がオフし、トランジスタＱｔｓ
がオンする。このため、信号Ｘｏがロウレベルからハイ
レベルに、信号Ｘ０がハイレベルからロウレベルに変化
する。

このとき、信号Ｘ。、Ｘｏは、寄生容量への充放電忙要
する時間ΔＴｔだけ、入力信号ＯＰ０゜ＯＰ、の変化に
対して遅れて変化する。

以下、同様の動作によって、１／２分周動作が行なわれ
る。

Ｄ型フリップフロップ回路ＦＦ、は、上記の分周動作に
よって１／２分周された出力信号Ｑ。。

Ｑｏに同期した信号ＣＰ、、ＯＰ、を入力信号として受
けるものであるので、さらに１／２の分周動作を行なう
ことになる。したがって、５番端子から入力された第１
中間周波信号ＩＦ、の周波数を例えば４５ＭＨｚとする
と、７番端子からは、１／４分周された１１．２５ＭＨ
ｚに周波数変換された第２中間周波信号ＩＦｔを得るこ
とができる。

以上説明したこの実施例に係るＦＭ信号処理用集積回路
装置では、第２図に示すように、第２周波数変換段とＦ
Ｍ検波段とが１つのモノリシックＩＯに構成されるもの
であるので、第１．第２周波数変換段を要するＦＭ受信
装置のモノリシックＩＯ化がよりいっそう進められるも
のとなる。これに伴ないＦＭ受信装置の小型、及び組立
部品の削減及び組立工数の削減が図られ、低コスト化を
実現することもできる。

また、この実施例に係るＦ’Ｍ信号処理用集積回路装置
では、第２周波数変換段としての分周回路５′の出力端
子と、次段のＦＭ検波段の入力端子は、外部端子（７番
端子、８番端子）を介して接続されるようになっている
。この理由は、この集積回路の用途を拡大するためであ
る。すなわち、第２周波数変換段を他の方式、例えば、
従来のように第２局部発振回路を用いた周波数混合によ
り行なうＦＭ受信装置に対しても適用できるようにする
ものである。この場合には、７，８番端子が分離され、
８番端子にダブルス−パーヘテロダインの第２周波数変
換段より直接第２中間周波信号が印加されることｆなる
。

外付端子削減のために、７番端子を省略して分周回路５
の出力端子とＦＭ検波段の入力端子をＩＯ内部で直結す
るとともに、この入出力接続点に外部からの第２中間周
波信号を供給する８番端子を残しておくものであっても
よいが、この場合は集積回路の用途が制限される。そし
て、外部か゛らの第２中間周波信号でＦＭ検波段を動作
させる場合には、ＥＯＬ分周回路５′への電源供給線が
分離されて設けられていることを利用して、ＥＯＬ分周
回路５′への電源供給を停止すること等により、その出
力インピーダンスを高インピーダンス状態にすればよい
。

また、ＥＯＬ分周回路５′を用いる場合、７番端子と８
番端子との間に雑音カット用バンドパスフィルタを設け
ることもできる。

また、この実施例では、ＥＯＬ分周回路５′として、第
４Ａ図に示すようなＥＯＬ回路を用いるものである。こ
のＥＯＬ回路は、スイッチング・トランジスタを非飽和
の下で動作させるものであるので、公知のリニア半導体
集積回路技術の下で形成されたトランジスタを用いても
、十分な応答速度が得られ、上述のような周波数変換動
作を行なうことができる。特に、この実施例におけるＤ
型フリップフロップ回路は互いに逆相の入力信号で動作
するものであり、特定のロジックスレッショルドを持た
ない。したがって、入力信号レベルの設定が容易であり
、かつ同相雑音に対して応答しないから、誤動作が生じ
にくいという利点を有するものである。

この発明は、前記実施例に限定されない。

同一の搬送周波数に対して複数のチャンネルを持たない
放送方式では、第２図に示した識別信号検出のための回
路は省略できるものである。またＦＭ）ランシーバーの
受信装置にあっては、識別信号検出のための帯域フィル
タを切り換えるようにするものであってもよい。

ｔた、ｉＪＡ図のバッファアンプＡＭＰを第１図におけ
るリミッタアンプ４と併用させるものであってもよい。

さらに、ｇＯＬ分周回路５′は、第４Ａ図の実施例回路
に限定されず、高速動作の下に所定の分周動作を行なう
ものであれば何んであってもよい。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すＦＭ受信装置の要
部ブロック図、第２図は、この発明の一実施例を示すＦ
Ｍ信号処理用集積回路装置のブロック図、第３図は、上
記ＦＭ信号処理用集積回路装置に用すられる分周回路の
一実施例を示すブロック図、第４Ａ図は、上記分周回路
の具体的一実施例を示す回路図、第４Ｂ図は、その動作
波形図である。１・・・ＲＦ増幅段、２・・・局部発振回路、３・・・
周波数混合回路、４・・・リミッタアンプ、５，５′・
・・分局回路、６・・・ＦＭ検波段、６ａ・・・掛算回
路、６ｂ・・・位相回路、７・・・バッファアンプ、８
．９・・・低周波増幅回路、１０・・・コンパレータ、
１１．１２・・・フィルタ。第　　１　図第　　３　　図

Claims

【特許請求の範囲】１、ＲＦ増増幅段１部及び周波数選択回路で構成された第４周波数変換段；こ
の第１周波数変換段で形成された第１中間周波信号を受
けるＥＣＬ回路方式の高速分周回路で構成された第２周
波数変換段；及びこの第２周波数変換段で形成された第
２中間周波信号を受けるＦＭ検波段とを含むことを特徴
とするＦＭ受信装置。２、少なくともＥＣＬ回路方式の高速分周回路で構成さ
れた周波数変換段と、この周波数変換段で形成された中
間周波信号を受けるＦＭ検波段とが１つの半導体基板上
に形成されていることを特徴とするＦＭ信号処理用集積
回路装置。３、、ＦＭ検波段はクオドラチャ検波回路で構成される
ものであることを特徴とする特許請求の範囲第２項記載
のＦＭ信号処理用集積回路装置。４、上記周波数変換段と、Ｆ’Ｍ検波段を含む他の回路
とは、電源電圧端子及び接地電位端子がそれぞれ独立し
た外部端子として設けられるものであることを特徴とす
る特許請求の範囲第３項記載のＦＭ信号処理用集積回路
装置。５、上記周波数変換段の出力端子と、Ｉｉ”Ｍ変換段の
入力端子とはそれぞれ外部端子に接続されるものである
ことを特徴とする特許請求の範囲第４項記載のＦＭ信号
処理用集積回路装置。