JPS5818358Y2 - 同期回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、ドロップアウト等を含む入力基準信号によっ
ても確実に同期し得るような同期回路に関するものであ
る。

一般に、入力基準信号に同期した出力信号を得るための
同期回路においては、その入力基準信号が正常に入力さ
れている場合には所望の出力信号を得られるが、外乱等
によって上記の入力基準信号にドロップアウトや信号レ
ベルの低下等を生じた場合には所望の出力信号を得るの
は困難なことであった。

例えば、フェーズロックループを利用した同期回路にお
いては、ドロップアウト等ヲ含む入力基準信号によって
も正しい出力信号を得る手段として、電圧制御型発振器
に制御電圧を供給するためのローパスフィルタ回路の過
渡応答特性を鈍くする手段があるが、そのために上記の
ローパスフィルタの時定数を大きくすると、この同期回
路によって入力基準信号と出力信号とを完全に同期する
のに要する時間が犬となってしまうので、上述のような
手段は実用的でない。

そこで、本考案は上述の如き従来の欠点を解消するため
に提案されたものであり、その要旨とするところは、フ
ェーズロックループ内において、入力基準信号と出力信
号との位相比較を行ない位相比較出力を２値の信号とし
て出力する位相比較回路ト、ローパスフィルタ構成のホ
ールド回路と、上記位相比較回路から出力される２値の
信号をサンプリングして上記ホールド回路に与えるスイ
ッチ回路と、上記入力基準信号の状態を判別して正規の
入力基準信号に応答したサンプリング制御信号を上記ス
イッチ回路に与えるサンプリング制御回路とを設け、上
記ホールド回路の出力にてフェーズロックドループの位
相制御を行ない入力基準同期信号に同期した出力信号を
得るようにしたところにある。

以下、本考案について実施例を示す図面に従い詳細に説
明する。

第１図において、１は入力基準信号の波形整形を行なう
ためのシュミントトリガ回路等から構成される波形整形
回路である。

そして、この波形整形回路１は、信号入力端子２を介し
て基準信号が印加されており、その出力信号を後述する
位相比較回路３の第１の位相比較器４の第１の信号入力
端子４ａとサンプリング制御回路１３のアンドゲート回
路１４の第１の信号入力端子１４ａとに供給するととも
に、その補出力信号を第２の位相比較器５の第１の信号
入力端子５ａに供給する。

３は、上記の入力基準信号の位相と後述する電圧制御型
発振回路１２からの発振出力信号の位相との位相比較を
行なう位相比較回路である。

そして、この位相比較回路３において上述の第１の位相
比較器４は、その第２の信号入力端子４ｂに電圧制御型
発振回路１２の補出力信号が印加されており、その各信
号入力端子４ａ 、４ｂＫ印加されている信号の位相を
比較した第１の比較信号をフリップフロップ回路６０セ
ント信号入力端子６ａに供給する。

ここで、上記の第１の位相比較器４は、電圧制御型発振
回路１２からの補出力信号の位相が上記の波形整形回路
１からの出力信号の位相よりも進むと、その出力がハイ
レベルとなる。

また、上記の第２の位相比較器５は、その第２の信号入
力端子５ｂに上記の電圧制御型発振回路１２からの出力
信号が印加されており、その各信号入力端子５ａ 、５
ｂに印加されている信号の位相を比較した第２の比較信
号を上記のフリップフロアブ回路６のリセット信号入力
端子６ｂに供給する。

ここで、上記の第２の位相比較器５は、上記の電圧制御
型発振回路１２からの出力信号の位相が上記の波形整形
回路１からの補出力信号の位相より遅れると、その出力
がハイレベルとなる。

そこで、上記の第１、第２の位相比較器４，５からの信
号でトリガーされるフリップフロップ回路６は、基準信
号の位相が電圧制御型発振回路１２の発振出力信号の位
相よりも遅れるとハイレベルとなり、また進むとローレ
ベルになるような位相比較信号を出力する。

７は、その制御信号入力端子７ａに印加される制御信号
によって、その入力側と出力側との導通状態が制御され
るスイッチ回路である。

そして、このスイッチ回路７は、後述するサンプリング
制御回路１３からの制御信号に応じて、上述した位相比
較回路３からの位相比較信号を、次に述べるホールト回
路８に選択的に導くものである。

８は、抵抗９，１０とコンデンサ１１とからなルローハ
スフィルタが構成されているホールド回路である。

そして、このホールド回路８は、上記のスイッチ回路７
を介して、選択的に導かれる位相比較信号によって、そ
のコンデンサ１１の充電電圧が決定され、この充電電圧
を電圧制御型発振回路１２の制御信号入力端子１２ａに
印加している。

１３は、上記のスイッチ回路７の制御信号入力端子７ａ
に、制御信号を供給するためのサンプリング制御回路で
ある。

そして、このサンプリング制御回路１３において、上述
したアンドゲート回路１４は、その第２の信号入力端子
１４ｂに第２のモノステーブルマルチバイブレータ１６
の補出力信号が印加されており、上記の各信号入力端子
１４ａ、１４ｂに印加されている信号のアンド出力を第
１のモノステーブルマルチバイブレータ１５のセント信
号入力端子に印加する。

ここで、上記第１のモノステーブルマルチバイブレーク
１５は上記の波形整形回路１からの出力信号の立上りで
セントされる。

また、上記の第１のモノステーブルマルチバイブレータ
１５は、その出力信号を上記のスイッチ回路７の制御信
号入力端子７ａと上記の第２のモノステーブルマルチバ
イブレータ１６の立下りセント信号入力端子に供給する
。

ここで、上記第２のモノステーブルマルチバイブレータ
１６は、上記第１のモノステーブルマルチバイブレータ
１５からの出力信号の立下りでセットされ、さらに、基
準信号の繰返し周期Ｔ１と上記第１のモノステーブルマ
ルチバイブレータ１５からの出力信号のパルス幅Ｔ２と
の差の時間よりも僅かに小さなパルス幅Ｔ３の出力信号
となるような時定数を有する。

そこで、上記のサンプリング制御回路１３において、第
２図■に示す如く、ノイズ（図中期間Ｔ４ＶＣ示す。

）とドロップアウト（図中破線で示す。

）とを含む基準信号がアンドゲート回路１４の第１の信
号入力端子１４ａに印加されると、第１のモノステーブ
ルマルチバイブレータ１５の出力信号の立下りでセント
される第２のモノステーブルマルチバイブレータ１６の
補出力信号と上記の基準信号とのアンド出力がセント信
号入力端子に印加される第１のモノステーブルマルチバ
イブレータ１５から、第２図■に示す如きの制御信号が
得られる。

すなわち、第２のモノステーツルマルチバイブレータ１
６からの出力信号中のパルス幅Ｔ３の期間は、第１のモ
ノステーブルマルチバイブレータ１５のセント信号入力
端子への信号印加に対してインヒビント期間となるので
、この期間中に存在する基準信号中のノイズが第１のモ
ノステーブルマルチバイブレータ１５のセント信号入力
端子に印加されることなく、基準信号の立上りのみによ
って第１のモスステーブルマルチバイブレータ１５をセ
ントする。

従って、第１のモノステーフルマルチバイブレータ１５
は、上記の基準信号と同期した信号を出力する。

なお、上記の基準信号のドロップアウトの期変Ｔ５中は
、第１の−Ｅ／ステーブルマルチバイブレータ１５がト
リガーされたいので制御信号を出力しない。

そして、上述の如きサンプリング制御回路１３からの制
御信号で制御されるスイッチ回路７を介して構成されて
いるフェーズロンクループにおいては、位相比較回路３
からの位相比較信号（第２図■に示す。

）を、上記サンプリング制御回路１３からの制御信号（
第２図■）に応じて、スイッチ回路７でサンプリングす
ることによって、選択的にホールド回路８に印加して、
このホールド回路８のコンデンサ１１の充電電圧で電圧
制御型発振回路１２の発振信号の位相が制御される。

なお、上記ホールド回路８のコンデンサ１１の充電電圧
を第２図■に示す。

ここで、上記のホールド回路８のコンデンサ１１の充電
電圧は、上述の如（サンプリング制御回路１３からの基
準信号に同期した制御信号で上記の位相比較信号をサン
プリングすることによって決定されるので、入力基準信
号中゛のノイズの影響を受けることがないばかりでなく
、入力基準信号中にドロップアウトを生じた場合には、
上記のドロップアウトを生じる前にサンプリングした充
電電圧を保持しつづける。

従って、電圧制御型発振回路１２の発振出力は、入力基
準信号中のノイズやドロップアウトの影響を受けること
な（制御される。

上述の如く、本考案によればノイズやドロップアウト等
を有する基準信号を用いても、上記のノイズやドロップ
アウト等の影響を受けることなく、基準信号に同期した
信号を得ることができる。

また、本考案においては上記の効果を得るのに、フェー
ズロックループ内のローパスフィルタの過渡応答特性を
鈍（する必要がないので、その出力信号を入力基準信号
に同期するのに要する時間が長くなることはない。

従って、所期の目的を遠戚することができる。

【図面の簡単な説明】

第１図は、本考案の一実施例を示すブロック図であり、
第２図は、上記の実施例の動作を示すタイムチャートで
ある。 ３・・・・・・位相比較回路、７・・・・・・スイッチ
回路、８・・・・・・ホールド回路、１２・・・・・・
電圧制御型発振回路、１５・・・・・・第１のモノステ
ーツルマルチバイブレータ、１６・・・・・・第２のモ
ノステーブルマルチバイブレータ。

Claims (1)

【実用新案登録請求の範囲】
1. フェーズロックドループを有する同期回路において、入
   力基準信号と出力信号との位相比較を行ない位相比較出
   力を２値の信号として出力する位相比較回路と、ローパ
   スフィルタ構成のホールド回路と、上記位相比較回路か
   ら出力される２値の信号をサンプリングして上記ホール
   ド回路に与えるスイッチ回路と、上記入力基準信号の状
   態を判別して正規の入力基準信号に応答したサンプリン
   グ制御信号を上記スイッチ回路に与えるサンプリング制
   御回路とを設け、上記ホールド回路の出力にてフェーズ
   ロックドループの位相制御を行ない入力基準信号に同期
   した出力信号を得るようにしたことを特徴とする同期回
   路。