JPS58182700A - Time axis compression/extension apparatus - Google Patents

Time axis compression/extension apparatus

Info

Publication number
JPS58182700A
JPS58182700A JP57066444A JP6644482A JPS58182700A JP S58182700 A JPS58182700 A JP S58182700A JP 57066444 A JP57066444 A JP 57066444A JP 6644482 A JP6644482 A JP 6644482A JP S58182700 A JPS58182700 A JP S58182700A
Authority
JP
Japan
Prior art keywords
clock
circuit
time axis
channel
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57066444A
Other languages
Japanese (ja)
Inventor
武彦 浅野
賢 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP57066444A priority Critical patent/JPS58182700A/en
Publication of JPS58182700A publication Critical patent/JPS58182700A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は楽音等の周波数t−1jアルタイムで変換する
時間軸圧縮伸長装置(以下、時間軸圧伸装置と称す)に
関する0 更に詳説すると、本発明は複数チャンネルの信号を同一
の時間軸圧縮伸長比で信号処理する際に使用して好適な
時間軸圧縮伸長装置を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time axis compression/expansion device (hereinafter referred to as a time axis companding device) that converts musical tones, etc., at frequencies t-1j in real time. The present invention provides a time axis compression/expansion device suitable for use when processing signals at the same time axis compression/expansion ratio.

一般に音響信号の時間軸圧伸装置は、入力音響信号を数
十ミリ秒単位の音素片に分割し、その音素片を更にサン
プリングしてBBDのようなアナログメモリ屯しくけR
AMのようなディジタルメモリで構成されるバッファメ
モリに書き込み、このバッファメモリから読み出す際に
書き込みクロックとは興なる周期の読み出しクロチクを
用い、入力音響信号の時間軸を変化させ、その結果とし
て入力音響信号の周波数を変換しようとするものである
。例えに1こO時間軸圧伸装置を録音テープに伝音され
た音響信号OIi号処理に適用すれば、再生速度を変え
るなどの方法によらず、再生音響信号の周波数を変える
ことができるため、いわゆるカラ・オケ装置への応用が
考えられているし、更に入力信号が音声帯域内であれば
よいから、他のオーディオ機器への適用も広く考えられ
る。
In general, a time-base companding device for audio signals divides an input audio signal into phoneme pieces of tens of milliseconds, further samples the phoneme pieces, and stores them in an analog memory system such as a BBD.
When writing to a buffer memory composed of digital memory such as AM, and reading from this buffer memory, a read clock with a different period from the write clock is used to change the time axis of the input acoustic signal, and as a result, the input acoustic signal It attempts to convert the frequency of a signal. For example, if a time axis companding device is applied to the processing of the acoustic signal OIi transmitted on a recording tape, the frequency of the reproduced acoustic signal can be changed without using methods such as changing the reproduction speed. , the application to so-called karaoke equipment is being considered, and since the input signal only needs to be within the audio band, the application to other audio equipment is also widely considered.

第1図は時間軸圧伸回路の一構成例を示す。入力音響信
号(Sin)は入力フィルタ(’LPF)(1)によっ
て処理帯域外の周波数成分がカフ)され、A/D変換回
路(2)に送られる。A/D変換回路(2)では入力音
響信号4!!4(S i n )をサンプリングした後
、アナログ−ディジタル変換し、ディジタル信号に変換
す、る。ディジタル信号化された入力音響信号はRAM
によって構成されるバッファメモ1月3)に書き込みク
ロック(/w)に1従りて書き込まれる。バッファメモ
1バ3)から読み出しクロック(/R)のタイミングに
従りて読み出されるディジタル信号はD/A変換回路(
4)を経ることでアナログ信号に変換され、出力フィル
タ(LPF)(5)を通りて出力される。この時、バッ
ファメモリ(3)へのディジタル信号の書き込みクロッ
ク(/W)1−一定とし、絖み出しクロック(/R)の
方を変化させることによりて入力音響信号(Sin)の
時間軸圧伸を施し、結果的に入力音着信号の周波数変換
処理が行なわれる。バッファメモリ(3)に対するアド
レス信号、書き込み、読み出し切換43号、及び、A/
D変換回路(2)、D/A変換回路(4)に対する各ク
ロック信号は、演算処理回路(マイクロコンピュータ)
(6)によって制御されるクロック生成回路(力によっ
て作成される。そしてクロック生成回路(力は、書き込
みクロック発生回路(8)と。
FIG. 1 shows an example of the configuration of a time-base companding circuit. The input acoustic signal (Sin) has frequency components outside the processing band cuffed by an input filter ('LPF) (1), and is sent to an A/D conversion circuit (2). The A/D conversion circuit (2) receives input acoustic signal 4! ! After sampling 4 (S in ), analog-to-digital conversion is performed to convert it into a digital signal. The input audio signal converted into a digital signal is stored in the RAM
The data is written to the buffer memory configured by 1/3) according to the write clock (/w). The digital signal read from the buffer memory 1/bar 3) according to the timing of the read clock (/R) is sent to the D/A converter circuit (
4), it is converted into an analog signal, and is output through an output filter (LPF) (5). At this time, the time-axis pressure of the input acoustic signal (Sin) is set by keeping the writing clock (/W) of the digital signal to the buffer memory (3) constant at 1-1 and changing the heeling clock (/R). As a result, frequency conversion processing of the input sound signal is performed. Address signal for buffer memory (3), write, read switching No. 43, and A/
Each clock signal for the D conversion circuit (2) and D/A conversion circuit (4) is provided by an arithmetic processing circuit (microcomputer).
(6) is created by the clock generation circuit (power) and the write clock generation circuit (8).

書き込みクロック(/W)からバッファメモリ(3)へ
の書き込みアドレスを作成する書き込みアドレスカウン
タ(9)と、読み出しクロック発生回路OIと、読み出
しクロック(/R)から読み出しアドレスを作成する読
み出しアドレスカウンタαυと、(/W)、(/R)及
びA/D変換回路(2)からの変換終了信号によって書
き込み読み出し切換信号を作成すると共にA/D変換回
路(2)、D/A変換回路(4)に対する各変換信号を
作成するR/W制御制御路@と、バッファメモリ(3)
に対する書き込み読み出し切換信号によりてアドレスを
切換えるアドレスセレクタαりとから構成される。向、
演算処理回路(マイクロコンビエータ)(6)は読み出
しクロック(/R)を基に圧伸比を知多、との圧伸比と
書き込んだディジタル・データによシ前記音素片接続が
円滑に行なわれるよう読み出しアドレスを演算決定し、
そのアドレスを読み出しアドレスカウンタαυに出力す
る。読み出しクロ、り発生回路0ψは電圧制御発振器(
以下■00)によって構成され、時間軸圧伸比に対応す
る電圧を発生する電圧可変回路α4からの制御電圧(f
c)によりてその発振周波数が変化する。マイクロコン
ピュータ(6)は読み出しクロック(/R→の周波数を
常時監視しており、その周波数によシ圧伸比を知多、対
応した処理を行なう。向、時間軸圧伸回路の詳細な動作
については、本願出願人が先に出願したところの特願昭
56−129824号(昭和56年8月19日出願)特
願昭56−180980(昭和66年8月20日出it
) 等において詳細に詠べられておシ、ここでは詳細な
説明管省略する0さて、この種の時間軸圧伸回路は前述
したように音声帯域信号を取扱う広い用途が考えられる
が。
A write address counter (9) that creates a write address to the buffer memory (3) from the write clock (/W), a read clock generation circuit OI, and a read address counter αυ that creates a read address from the read clock (/R). , (/W), (/R), and the conversion end signal from the A/D conversion circuit (2) to create a write/read switching signal. ) and a buffer memory (3)
It is composed of an address selector α which switches the address in response to a write/read switching signal. Toward,
The arithmetic processing circuit (micro combinator) (6) smoothly connects the phoneme segments based on the readout clock (/R) and the companding ratio of Chita and the written digital data. Calculate and determine the read address as follows,
The address is read and output to the address counter αυ. The readout black and white generation circuit 0ψ is a voltage controlled oscillator (
The control voltage (f
The oscillation frequency changes according to c). The microcomputer (6) constantly monitors the frequency of the readout clock (/R→), and performs the corresponding processing based on the frequency. are Japanese Patent Application No. 56-129824 (filed on August 19, 1981) and Japanese Patent Application No. 180980 (filed on August 20, 1986), which were filed earlier by the applicant.
) etc., but a detailed explanation will be omitted here.Now, as mentioned above, this type of time-base companding circuit can be used in a wide range of applications for handling audio band signals.

ステレオ音響信号等複数チャンネルの音響信号に適用す
る機会は数多くある。この場合には、時間軸圧伸回路を
二つ用意し、各チャンネル毎に信号の時間軸圧伸処理を
行なう事になる0各4のチャンネルの圧伸比は前記電圧
oJ変回路α荀によって各チャンネル独立に設定するが
、電圧可変器α荀は第1図に示すように可変抵抗器α9
で構成されるのが通例であるから、各チャンネル間でそ
の圧伸比を正確に合わせるのは困難で、例えば周波数変
換後のチャンネル間の信号に音程のずれが生じる事がら
シ、実用上問題である。
There are many opportunities for application to multi-channel audio signals, such as stereo audio signals. In this case, two time-axis companding circuits are prepared, and the time-axis companding process of the signal is performed for each channel. The companding ratio of each of the four channels is determined by the voltage oJ conversion circuit α Each channel is set independently, but the voltage variable switch α9 is set as shown in Figure 1.
It is difficult to accurately match the companding ratio between each channel, and for example, there may be a difference in pitch between the signals between channels after frequency conversion, which is a practical problem. It is.

本発明はこの点を改良する目的で、前述のように複数個
の時間軸圧伸回路を並列に動作させる場合、主となる時
間軸圧伸回路を決め、その主時間軸圧伸回路内の読み出
しクロック(/R)で他の時間軸圧伸装置を動作させる
ものである。以下、図面とともに本発明について説明す
る。
The present invention aims to improve this point, and when a plurality of time-base companding circuits are operated in parallel as described above, the main time-base companding circuit is determined, and the main time-base companding circuit is The read clock (/R) is used to operate other time axis companding devices. The present invention will be described below with reference to the drawings.

格2図は本発明の内容を示す一実施例である。Figure 2 is an example of the content of the present invention.

即ち、人α→、B←ηは時間軸圧伸回路であシ、共に同
じ構成になっている。向、第2図においては本発明に直
接関係する部分のみを示している。絖み出しクロック発
生回路(18clIからの読み出しクロック出力は、ク
ロック入力用端子(イ)12υの常閉接点(ali+、
 (ai(tjを介して、読み出しアドレス・カウンタ
(ハ)(ハ)、マイクロコンビ晶−夕(財)(ハ)、及
びR/W制御回路cl!l19(5)に入力されると同
時にクロック出力端子(至)、(支)にも供給される。
That is, the time axis companding circuits for persons α→ and B←η have the same configuration. 2, only the parts directly related to the present invention are shown. The readout clock output from the offset clock generation circuit (18clI) is the normally closed contact (ali+,
(Ai (tj), the clock is input to the read address counter (c) (c), the microcombi crystal (c), and the R/W control circuit cl!l19 (5) at the same time. It is also supplied to the output terminals (to) and (to).

次にこの実施例の動作を説明する。第2図において例え
ば時間軸圧伸回路A(1119を主回路とし、時間軸圧
伸回路B(17)を副回路として使用することとする。
Next, the operation of this embodiment will be explained. In FIG. 2, for example, time axis companding circuit A (1119) is used as a main circuit, and time axis companding circuit B (17) is used as a sub circuit.

主回路A(16)のクロック出力端子(至)と副回路B
αDのクロック入力端子ODを接続ケーブル■によりて
接続する。副回路Ba7)のクロック入力端子f21)
においては、接続ケーブル(至)の接続プラグc31)
O挿入によシ常閉接点(a)(b)が開放となシ、マイ
クローンビエータ(ハ)(ハ)、読み出しアドレスカウ
ンタ(2)(ハ)及びR/W制御回路(ホ)、(ハ)へ
は主回路A(lE9の読み出しクロックが副回路Ba′
7)内の読み出しクロックに替りて入力される。したが
りて主回路A(161と副回路B07)における圧伸比
は全く同一となシ、前述したようなチャンネル間での音
穆ずれは生じない。
Clock output terminal (to) of main circuit A (16) and sub circuit B
Connect the clock input terminal OD of αD using the connection cable ■. Clock input terminal f21) of subcircuit Ba7)
In this case, the connection plug of the connection cable (to) C31)
Normally closed contacts (a) and (b) are opened by inserting O, micro ambiator (c) (c), read address counter (2) (c) and R/W control circuit (e), (c) The main circuit A (the read clock of lE9 is the sub circuit Ba'
7) is input instead of the read clock. Therefore, the companding ratios in the main circuit A (161 and the sub circuit B07) are exactly the same, and the above-mentioned sound distortion between channels does not occur.

また、以上の説明では、時間軸圧伸回路A(lE9を主
回路としたが、これと逆に時間軸圧伸回路BQ7)を主
回路とし、時間軸圧伸回路AαQを副回路としたとして
も、得られる結果は同じである。
In addition, in the above explanation, time axis companding circuit A (lE9 was used as the main circuit, but conversely, time axis companding circuit BQ7) was used as the main circuit, and time axis companding circuit AαQ was used as the sub circuit. The results obtained are the same.

さらに第8図に示すように、時間軸圧伸回路を複数ケ用
いて複数チャンネルの音IItgir号に対心する場合
、副回、路(6)国のクロック出力端子(至)から副回
路(O(ロ)のクロック入力端子(至)に、さらに副回
路(CjJ(ロ)のクロック出力端子(至)から副回路
(至)(9)のクロック入力端子(至)へと、いわば接
続ケーブル(至)、(至)、(41)によシカスコード
接続することで、複数ケの時間軸圧伸を同一条件で動作
させることができる。
Furthermore, as shown in FIG. 8, when multiple time-base companding circuits are used to target multiple channels of sound IItgir, the clock output terminal (to) of the subcircuit (6) is connected to the subcircuit (6). A connection cable is connected to the clock input terminal (to) of O (b), and further from the clock output terminal (to) of the subcircuit (CjJ (b)) to the clock input terminal (to) of the subcircuit (to) (9). (To), (To), and (41) are connected to the cassette cords, thereby allowing multiple time-axis companding operations to be performed under the same conditions.

このように本発明の時間軸圧縮伸長装置によれば、複数
チャンネルの信号を同一の時間軸圧縮伸長比で信号処理
することができる。
As described above, according to the time axis compression/expansion device of the present invention, signals of a plurality of channels can be processed at the same time axis compression/expansion ratio.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は8AMを用いた時間軸圧伸装置の一構成例を示
すブロック回路図、第2図は本発明の時間軸圧縮伸長装
置の要艷ブロック回路図、第8図は時間軸圧縮伸長回路
を複数個並列的に動作させる場合の本発明の他の実施例
を示すブロックm咎回路図である。 [)(5)・・・・・・LPFl(2)・・・・−・ム
/DR換回路、(3)・・・・・・記憶回路、(4)・
・・・・・D/A変換回路、 (610241(ハ)・
・・・・・演算処理回路、(7)・・・・・・クロック
生成回路、(8)・・・・・・書き込みクロマり発生回
路、(9)・・・・・・書き込みアドレス・カウンタ、
住υ(2)(ハ)・・・・・・読み出しアドレスカウン
タ、αG(189・・・・・・読み出しクロック発生回
路、αつcAい)・・・・・・R/W制御回路、a謙・
・・・・・アドレス・センフタ、α(・・・・・・電圧
可変回路、αIか・団・主時間軸圧縮伸長回路%(17
)(至)(ロ)Gη・・・用副時間軸圧縮伸長回路、(
20I2])(至)(至)−一・・・・・・クロック入
力端子、(至)翰(ハ)(ト)G43(ハ)・・・・・
・クロック出力端子、 cncihohυ・・・・・・
接続ケーブル。
Fig. 1 is a block circuit diagram showing a configuration example of a time axis companding device using 8AM, Fig. 2 is a block circuit diagram of the main components of the time axis compression/expansion device of the present invention, and Fig. 8 is a time axis compression/expansion device. FIG. 7 is a block circuit diagram showing another embodiment of the present invention in which a plurality of circuits are operated in parallel. [)(5)...LPFl(2)...--Mu/DR conversion circuit, (3)...Memory circuit, (4)...
・・・・・・D/A conversion circuit, (610241(c)・
... Arithmetic processing circuit, (7) ... Clock generation circuit, (8) ... Write chroma generation circuit, (9) ... Write address counter ,
(2) (c)...Read address counter, αG (189...Read clock generation circuit, α2cA)...R/W control circuit, a Ken・
...Address Senfter, α (...Voltage variable circuit, αI, group, main time axis compression/expansion circuit% (17
) (to) (b) Gη... sub-time axis compression/expansion circuit, (
20I2]) (To) (To) -1... Clock input terminal, (To) 翰 (C) (G) G43 (C)...
・Clock output terminal, cncihohυ・・・・・・
connection cable.

Claims (1)

【特許請求の範囲】 fl)  入力信号を第1クロマりに従りてサンプリン
グして順次記憶手段に書き込み、該記憶手段に書き込ま
れ九記憶信号を第2クロツクに従って順次読み出す際、
前記第1と第2クロツクの周波数の比を変えることによ
シ入力信号の時間軸を圧縮伸長する時間軸圧縮伸長回路
を複数チャンネル備え、一方のチャンネルの菖2クロッ
クを他方のチャンネルの第2クロツクとして共用使用す
ることを特徴とする複数チャンネルの時間軸圧縮伸長装
置。 (2)  時間軸圧縮伸長回路には、常閉スイッチの一
方の端子を介して第2り四ツク回路に接続されるクロッ
ク入力端子と、前記圧縮伸長回路の内部回路および前記
クロック入力端子の常閉ス千ツチの他方の端子に接続さ
れるクロック出力端子とを備え、一方のチャンネルのク
ロνり出力端子がら票2クロック出力を取シ出し、他方
のチャンネルのクロマり入力端子に該入力端子の常閉ス
イッチを開方して前記一方のチャンネルの第2クロツク
[Claims] fl) When sampling an input signal according to a first chromatic clock and sequentially writing it into a storage means, and sequentially reading out nine stored signals written to the storage means according to a second clock,
A plurality of channels are provided with a time axis compression and expansion circuit that compresses and expands the time axis of the input signal by changing the ratio of the frequencies of the first and second clocks, and the second clock of one channel is used as the second clock of the other channel. A multi-channel time axis compression/expansion device characterized by shared use as a clock. (2) The time axis compression/expansion circuit includes a clock input terminal connected to the second four-way circuit via one terminal of a normally closed switch, an internal circuit of the compression/expansion circuit, and a normally closed clock input terminal. A clock output terminal is connected to the other terminal of the closed switch, and the two clock output terminals are output from the chroma output terminal of one channel, and the output terminal is connected to the chroma input terminal of the other channel. Open the normally closed switch of the second clock of the one channel.
JP57066444A 1982-04-20 1982-04-20 Time axis compression/extension apparatus Pending JPS58182700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57066444A JPS58182700A (en) 1982-04-20 1982-04-20 Time axis compression/extension apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57066444A JPS58182700A (en) 1982-04-20 1982-04-20 Time axis compression/extension apparatus

Publications (1)

Publication Number Publication Date
JPS58182700A true JPS58182700A (en) 1983-10-25

Family

ID=13315945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57066444A Pending JPS58182700A (en) 1982-04-20 1982-04-20 Time axis compression/extension apparatus

Country Status (1)

Country Link
JP (1) JPS58182700A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229289A (en) * 1984-04-26 1985-11-14 Akai Electric Co Ltd Pitch convertor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229289A (en) * 1984-04-26 1985-11-14 Akai Electric Co Ltd Pitch convertor

Similar Documents

Publication Publication Date Title
JP2692768B2 (en) Method and apparatus for simultaneously outputting digital audio and MIDI synthetic music
US5892553A (en) Slow motion image processing system and method
KR850005214A (en) Apparatus for compressing and decompressing video signals
JPS58182700A (en) Time axis compression/extension apparatus
JPH02127899A (en) Signal compression method for plural channels
JP3572622B2 (en) Time axis expansion device and transmission device using time axis expansion device
JPH02124597A (en) Signal compressing method for channel
US5168116A (en) Method and device for compressing signals of plural channels
JPH0651778A (en) Waveform generating device
US6970753B2 (en) Storage and transmission of one-bit data
JPS6110339A (en) Communication device
JP2987862B2 (en) Matrix switch method
JPS63316898A (en) Electronic musical instrument
JPH0136319B2 (en)
JPH04176294A (en) Picture switching device
JPH09232962A (en) Method and device for transmitting signal
JPS6124059A (en) Pcm sound reproducing device
KR20020004538A (en) Device Of Music On Holding Service In Private Branch Exchange
JPH025696A (en) Time share exchange switch circuit
JPH05260012A (en) Data transmitter and data receiver
JPH0669175B2 (en) Multi-frequency signal waveform processing method
JPS6077129U (en) analog signal regenerator
JPS6052958A (en) Pcm recording and reproducing device
JPS58158006A (en) D/a converter
JPH09198796A (en) Acoustic signal recording and reproducing device and video camera using the same