JPS58179B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58179B2 JPS58179B2 JP53131004A JP13100478A JPS58179B2 JP S58179 B2 JPS58179 B2 JP S58179B2 JP 53131004 A JP53131004 A JP 53131004A JP 13100478 A JP13100478 A JP 13100478A JP S58179 B2 JPS58179 B2 JP S58179B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive metal
- electrode
- metal
- diffusion barrier
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものである。
半導体素子の高周波化に伴ない高周波高出力トランジス
タのペースエミッタ領域の拡散深さは浅くかつ電極は微
細構造となりその上高温動作のため、これまでのＡｌ電
極材料は拡散係数が大きくペースエミッタ特性を劣化す
るため使用できず高融点電極材料が必要となる。
タのペースエミッタ領域の拡散深さは浅くかつ電極は微
細構造となりその上高温動作のため、これまでのＡｌ電
極材料は拡散係数が大きくペースエミッタ特性を劣化す
るため使用できず高融点電極材料が必要となる。
一方微細電極構造では給電線間での電位降下が生じるた
め、出来るだけ給電線間での電位降下を少なくするよう
高融点オーミック材、導体金属拡散障壁金属、導体金属
の多層電極構造を用いねばならない。
め、出来るだけ給電線間での電位降下を少なくするよう
高融点オーミック材、導体金属拡散障壁金属、導体金属
の多層電極構造を用いねばならない。
従って高周波高出力トランジスタ特性の向上にはいかに
高融点微細多層電極構造を容易に形成するかにかかつて
いると言っても過言ではない。
高融点微細多層電極構造を容易に形成するかにかかつて
いると言っても過言ではない。
これまでの電極形成法を第１図に示す。
第１図ａにおいて、１は半導体基板、２は絶縁膜（Ｓｉ
Ｏ２゜５ｉ３Ｎ４）、３はペース、４はエミッタ、５は
オーミック電極（Ｐｔ、ＮｉＣｒ等）、６はフォトレジ
スト１１を形成したのち絶縁膜２への密着性のよい導体
金属鍍金極板用として蒸着したＴｉ膜、７は鍍金による
導体金属拡散障壁金属（Ｐｔ、Ｗ。
Ｏ２゜５ｉ３Ｎ４）、３はペース、４はエミッタ、５は
オーミック電極（Ｐｔ、ＮｉＣｒ等）、６はフォトレジ
スト１１を形成したのち絶縁膜２への密着性のよい導体
金属鍍金極板用として蒸着したＴｉ膜、７は鍍金による
導体金属拡散障壁金属（Ｐｔ、Ｗ。
Ｍｏ）膜等である。
８は鍍金による導体金属（Ａｕ）である。
導体金属８の鍍金後、第１図すに示すようにフォトレジ
スト１１を除去し、導体金属鍍金極板Ｔｉ膜６の一部を
取り除いて電極が形成される。
スト１１を除去し、導体金属鍍金極板Ｔｉ膜６の一部を
取り除いて電極が形成される。
この場合、（イ）微細電極構造では導体金属鍍金極板Ｔ
ｉ膜６が導体金属拡散障壁金属７より小さくエツチング
される危険度が大きいため、数ミクロン巾の微細電極で
は電極剥離の発生原因となる。
ｉ膜６が導体金属拡散障壁金属７より小さくエツチング
される危険度が大きいため、数ミクロン巾の微細電極で
は電極剥離の発生原因となる。
（ロ）実際上、導体金属拡散障壁金属（Ｐｔ、Ｗ、Ｍ。
膜等）６より大きな径に導体金属８が鍍金されるため、
導体金属拡散防止効果が小さくなり、特に微細電極では
第１図すにおける電極端と能動領域エミッタ４との距離
ｌが非常に短かいため特性劣化をきたす。
導体金属拡散防止効果が小さくなり、特に微細電極では
第１図すにおける電極端と能動領域エミッタ４との距離
ｌが非常に短かいため特性劣化をきたす。
（ハ）導体金属鍍金極板６が多層電極内部に残るため、
各層間の金属との反応が起こり電気的特性に悪影響を及
ぼす欠点があった。
各層間の金属との反応が起こり電気的特性に悪影響を及
ぼす欠点があった。
本発明はこれらの欠点を解決するため、オーミック材で
絶縁体への密着材を部分通電の導体金属鍍金極板として
用いた、導体金属鍍金方式を採用して高周波高出力半導
体素子の微細電極形成を容易にしたものである。
絶縁体への密着材を部分通電の導体金属鍍金極板として
用いた、導体金属鍍金方式を採用して高周波高出力半導
体素子の微細電極形成を容易にしたものである。
次に本発明の一実施例を用いて具体的に説明する。
第２図は、本発明により構成した電極構造の断面図の一
例である。
例である。
半導体基板１を用いて絶縁膜２、ベース３、エミッタ領
域４を周知のプレーナ技術で作る。
域４を周知のプレーナ技術で作る。
次にオーミック材（ＰｔＳｉ、Ｔｉ。Ｎ１Ｃｒ）等を用
い、次いで導体金属拡散障壁金属を用い、真空蒸着並び
にフォトレジスト等を用いてエツチングし、オーミック
電極９及び導体金属障壁金属膜７を形成する。
い、次いで導体金属拡散障壁金属を用い、真空蒸着並び
にフォトレジスト等を用いてエツチングし、オーミック
電極９及び導体金属障壁金属膜７を形成する。
又は、真空蒸着前にポジフォトレジスト等で７，９のパ
ターン領域と反対パターンを形成して、リフトオフ技術
でオーミック電極９及び導体金属障壁金属膜７を形成す
る。
ターン領域と反対パターンを形成して、リフトオフ技術
でオーミック電極９及び導体金属障壁金属膜７を形成す
る。
その後、部分通電鍍金極板となる金属を全面に蒸着し、
フォトレジスト１１を塗布し、導体金属鍍金極板１０を
第２図ａの如きパターンに形成する。
フォトレジスト１１を塗布し、導体金属鍍金極板１０を
第２図ａの如きパターンに形成する。
この場合、必ず第２図ｃに示すようにＷｌ＞Ｗ２の如く
、導体金属拡散障壁金属膜７内に鍍金による導体金属８
が重なるようにする。
、導体金属拡散障壁金属膜７内に鍍金による導体金属８
が重なるようにする。
第２図すに示すように、導体金属８を導体金属拡散障壁
金属７上に数ミクロン程度の鍍金により形成し、次いで
第２図すにおいて１０．１１部分を化学的物理的方法で
除去して、第２図ｃの微細電極が形成される。
金属７上に数ミクロン程度の鍍金により形成し、次いで
第２図すにおいて１０．１１部分を化学的物理的方法で
除去して、第２図ｃの微細電極が形成される。
なお、その際、一般に導体金属８と通電金属鍍金板１０
の材質を異ならせるので、エツチングマスクは必要ない
。
の材質を異ならせるので、エツチングマスクは必要ない
。
次いで、パッケージ接着材Ａｕ−８ｉ系１２を真空蒸着
する。
する。
以上の説明から明らかな様に本発明の第１の特徴は微細
電極剥離を防止した点である。
電極剥離を防止した点である。
これはオーミック材でかつ絶縁体への密着材のオーミッ
ク電極９及び導体金属拡散障壁膜７を用いて、頑強な大
地を形成してしまったあとで、導体金属８の鍍金をする
ため第２図ａにおける最下部領域９の大きさが、初期の
下地形成の大きさと何んら変化しないことにより解決し
た。
ク電極９及び導体金属拡散障壁膜７を用いて、頑強な大
地を形成してしまったあとで、導体金属８の鍍金をする
ため第２図ａにおける最下部領域９の大きさが、初期の
下地形成の大きさと何んら変化しないことにより解決し
た。
第２の特徴は導体金属拡散現象による半導体素子特性劣
化を解決した点である。
化を解決した点である。
それは従来の電極形成ではややもすると導体金属拡散障
壁膜領域Ｗ１≦導体金属領域Ｗ２のため、導体金属拡散
障壁膜が導体金属拡散に対して非防止膜になり得ず、素
子劣化現象を生じていたが、本方法では下地の電極の大
きさを目的の大きさに固定した導体金属拡散障壁膜領域
内に部分通電鍍金極板を形成して、導体金属鍍金を行な
うので第２図Ｃに示す如くＷ１≫Ｗ２にして完全に導体
金属の拡散現象を防止した。
壁膜領域Ｗ１≦導体金属領域Ｗ２のため、導体金属拡散
障壁膜が導体金属拡散に対して非防止膜になり得ず、素
子劣化現象を生じていたが、本方法では下地の電極の大
きさを目的の大きさに固定した導体金属拡散障壁膜領域
内に部分通電鍍金極板を形成して、導体金属鍍金を行な
うので第２図Ｃに示す如くＷ１≫Ｗ２にして完全に導体
金属の拡散現象を防止した。
第３の特徴は上述の導体金属鍍金極板１０に、イオン化
傾向を用いて高融点微細電極形成を容易にすることがで
きる点にある。
傾向を用いて高融点微細電極形成を容易にすることがで
きる点にある。
導体金属鍍金極板にイオン化傾向（極板１０＞導電金属
８）を利用すれば、鍍金極板１０には鍍金されないので
鍍金極板１０の除去が容易に、かつ導体金属拡散障壁膜
Ｔ内の希望領域内のみに、導体鍍金８領域を簡単に形成
することができる。
８）を利用すれば、鍍金極板１０には鍍金されないので
鍍金極板１０の除去が容易に、かつ導体金属拡散障壁膜
Ｔ内の希望領域内のみに、導体鍍金８領域を簡単に形成
することができる。
第４の特徴は電極構成金属と電極内の導体金属鍍金極板
との反応による素子特性劣化を解決した点にある。
との反応による素子特性劣化を解決した点にある。
これは導体金属鍍金極板１０を導体金属８の鍍金形成の
みにしか用いず、微細電極形成後は不用となるので完全
に鍍金極板１０を除去してしまい、多層電極内には含ま
れないことによる。
みにしか用いず、微細電極形成後は不用となるので完全
に鍍金極板１０を除去してしまい、多層電極内には含ま
れないことによる。
以上の説明から明らかなように、本発明はこれまでの電
極形成法と比較して、工程が簡単であるから再現性がよ
く、導体金属拡散防止と電極剥離防止が出来るので、高
信頼度が期待できるので、各種高速、高周波半導体素子
の微細電極形成に適用できる。
極形成法と比較して、工程が簡単であるから再現性がよ
く、導体金属拡散防止と電極剥離防止が出来るので、高
信頼度が期待できるので、各種高速、高周波半導体素子
の微細電極形成に適用できる。
第１図は従来の電極形成を説明するための半導体装置の
断面図、第２図は本発明の一実施例を説明するための半
導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・ベース領域、４・・・・・・エミッタ領域
、７・・・・・・導体金属拡散障壁金属、８・・・・・
・導体金属、９・・・・・・オーミック電極、１０・・
・・・・導体金属鍍金極板、１１・・・・・・フォトレ
ジスト。
断面図、第２図は本発明の一実施例を説明するための半
導体装置の断面図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
・・・・・・ベース領域、４・・・・・・エミッタ領域
、７・・・・・・導体金属拡散障壁金属、８・・・・・
・導体金属、９・・・・・・オーミック電極、１０・・
・・・・導体金属鍍金極板、１１・・・・・・フォトレ
ジスト。
Claims (1)
- １ 半導体基板１表面の所定領域にオーミック材で且つ
絶縁体２への密着がよい材質のオーミック電極９及び導
電金属拡散障壁金属７の２層構造を形成し、次いで前記
半導体基板１表面の残余の部分である前記絶縁体２の部
分に、前記導電金属拡散障壁金属７の端部を覆うように
、導電金属鍍金極板１０を形成し且つ当該導電金属鍍金
極板１０上に鍍金を防止する物質１１を被着し、次いで
前記導電金属拡散障壁金属７上に鍍金を施し、次いで鍍
金防止の前記物質１１及び導電金属鍍金極板１０を除去
することを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53131004A JPS58179B2 (ja) | 1978-10-26 | 1978-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53131004A JPS58179B2 (ja) | 1978-10-26 | 1978-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5558525A JPS5558525A (en) | 1980-05-01 |
| JPS58179B2 true JPS58179B2 (ja) | 1983-01-05 |
Family
ID=15047696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53131004A Expired JPS58179B2 (ja) | 1978-10-26 | 1978-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179B2 (ja) |
-
1978
- 1978-10-26 JP JP53131004A patent/JPS58179B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5558525A (en) | 1980-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184493B2 (ja) | 電子装置の製造方法 | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| US4181755A (en) | Thin film pattern generation by an inverse self-lifting technique | |
| JPS6125227B2 (ja) | ||
| JPH0354464B2 (ja) | ||
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| US3237271A (en) | Method of fabricating semiconductor devices | |
| US3920861A (en) | Method of making a semiconductor device | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS5952881A (ja) | 電界効果型半導体装置の製造方法 | |
| US3869367A (en) | Process for manufacturing a conductive film for a thin film integrated circuit device | |
| JPS58179B2 (ja) | 半導体装置の製造方法 | |
| GB1228083A (ja) | ||
| JP2570607B2 (ja) | キャパシタの製造方法 | |
| CN119545863B (zh) | 一种短沟道场效应晶体管、其制备方法及电子器件 | |
| JPS5950091B2 (ja) | 半導体装置の製造方法 | |
| JPS58194334A (ja) | 薄膜の形成方法 | |
| JP3527828B2 (ja) | 半導体装置の製造方法 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS58106848A (ja) | 低寄生容量半導体装置およびその製造方法 | |
| JP2712410B2 (ja) | キャパシタの製造方法 | |
| JPS6127898B2 (ja) |