JPS581790B2 - Denshigatsukino Vibra-Toseigiyosouchi - Google Patents

Denshigatsukino Vibra-Toseigiyosouchi

Info

Publication number
JPS581790B2
JPS581790B2 JP50148066A JP14806675A JPS581790B2 JP S581790 B2 JPS581790 B2 JP S581790B2 JP 50148066 A JP50148066 A JP 50148066A JP 14806675 A JP14806675 A JP 14806675A JP S581790 B2 JPS581790 B2 JP S581790B2
Authority
JP
Japan
Prior art keywords
vibrato
output
delay
initial value
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50148066A
Other languages
Japanese (ja)
Other versions
JPS5271221A (en
Inventor
青木栄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP50148066A priority Critical patent/JPS581790B2/en
Priority to US05/748,969 priority patent/US4070942A/en
Publication of JPS5271221A publication Critical patent/JPS5271221A/en
Publication of JPS581790B2 publication Critical patent/JPS581790B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 この発明は電子楽器において使用するトーンジエネレー
タのビブラート制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a vibrato control device for a tone generator used in an electronic musical instrument.

第1図に一例を示すように、デジタル式トーンジエネン
ータは、シフトレジスタ1、ノア回路2、排他オア回路
3及びオア回路4から成る最大周期カワンタをマスタク
ロツクバルスφによって駆動し、鍵盤スイッチ回路5で
選択された音に対応するデジタル数値信号をリードオン
リイメモリ6から読み出し、このデジタル数値信号と前
記最大周期カワンタの内容(シフトレジスタ1の並列出
力)とを比較器7で比較して、両者が一致したときシフ
トレジスタ1をリセットするようになっている。
As shown in an example in FIG. 1, the digital tone generator drives a maximum cycle count consisting of a shift register 1, a NOR circuit 2, an exclusive OR circuit 3, and an OR circuit 4 using a master clock pulse φ. A digital numerical signal corresponding to the note selected by the keyboard switch circuit 5 is read from the read-only memory 6, and a comparator 7 compares this digital numerical signal with the contents of the maximum period quanta (parallel output of the shift register 1). When the two match, the shift register 1 is reset.

比較器7の一致検出出力は遅延フリツプフロツプ8でパ
ルスφの1クロツク分だけ遅延され、リセット信号とし
てシフトレジスタ1に加わると共に、このトーンジエネ
レータの出力パルス信号つまり鍵盤スイッチ回路5で選
択された音の周波数信号として出力端子9から出力され
る。
The match detection output of the comparator 7 is delayed by one pulse φ clock by a delay flip-flop 8, and is applied to the shift register 1 as a reset signal. It is output from the output terminal 9 as a frequency signal.

なお比較器7で一致検出した瞬間にシフトレジスタ1を
リセットするようにすると若干の遅れにより誤動作の原
因となるため、1ビットの遅延フリツプフロツプ8を設
け、一致検出時から1ビットタイム遅れてリセットを行
なうようにしている。
Note that if the shift register 1 is reset the moment a match is detected by the comparator 7, a slight delay may cause malfunction, so a 1-bit delay flip-flop 8 is provided to reset the shift register 1 with a 1-bit time delay from the time a match is detected. I try to do it.

従って、遅延フリツプフロツプ8は誤動作防止のための
バツファ回路の役割を果たす。
Therefore, the delay flip-flop 8 plays the role of a buffer circuit to prevent malfunction.

次に第1図のトーンジエネレータにおいてマスタクロッ
クパルスφが如何にして所望の周波数に分周されるかと
いう点について簡単に説明する。
Next, a brief explanation will be given of how the master clock pulse φ is divided into a desired frequency in the tone generator shown in FIG.

鍵盤スイッチ回路5で1つの音が選択されると、その音
(音名)に対応するデジタル数値信号がリードオンリイ
メモリ6から読み出される。
When one tone is selected by the keyboard switch circuit 5, a digital numerical signal corresponding to that tone (note name) is read out from the read-only memory 6.

一方、シフトンジスタ1の各段の並列出力の内容はマス
タクロツクパルスφのタイミングで刻々と変化している
ので、ンジスタ1の内容変化の1周期中において該レジ
スタ1の内容とリードオンリイメモリ6の読み出し内容
とが必ず1度一致するときがある。
On the other hand, since the contents of the parallel outputs of each stage of the shift register 1 change every moment at the timing of the master clock pulse φ, the contents of the register 1 and the read-only memory 6 change during one cycle of the change in the contents of the register 1. There are cases where the read contents always match once.

例えば、シフトレジスタ1の内容がすべて0のときから
数えてn個のクロックバルスφが該レジスタ1に加えら
れたとき比較器7で一致が検出されるとすると、クロツ
クバルスφがn+1個発生する毎にシフトレジスタ1に
はリセット信号が加わることになり、分周出力はマスタ
クロツスイッチ回路5で選択さわた音の周波数に相当す
る。
For example, if the comparator 7 detects a match when n clock pulses φ are added to shift register 1, counting from when the contents of shift register 1 are all 0, then every n+1 clock pulses φ occur. A reset signal is applied to the shift register 1, and the frequency-divided output corresponds to the frequency of the touch sound selected by the master cross switch circuit 5.

シフトレジスタ1が9ビットで、その5ビット目と9ビ
ット目が図示のように排他オア回路3に接続されている
とすると、バルスφが加わる毎に第1表のようにシフト
ンジスタ1の内容が変化する。
Assuming that the shift register 1 has 9 bits and the 5th and 9th bits are connected to the exclusive OR circuit 3 as shown in the figure, the contents of the shift register 1 are changed as shown in Table 1 every time a pulse φ is added. changes.

また、鍵盤スイッチ回路5の選択に応じてりードオンリ
イメモリ6から読み出されるデジタル数値の内容が例え
ば、 100001000 であるとすると、第1表の6番目の内容と一致する。
Further, if the content of the digital numerical value read out from the read-only memory 6 in response to the selection of the keyboard switch circuit 5 is, for example, 100001000, it matches the content of the sixth item in Table 1.

従ってパルスφが6個加わると比較器7は一致を検出し
、一致検出出力IDが“1”となり、これにより1バル
ス遅れてシフトレジスタ1がリセットされる。
Therefore, when six pulses φ are added, the comparator 7 detects a match, the match detection output ID becomes "1", and the shift register 1 is reset with a delay of one pulse.

従ってこの場合、パルスφが7個加わる毎に繰返しリセ
ット信号が発生し、マスタク端子9からとり出される。
Therefore, in this case, a reset signal is repeatedly generated every time seven pulses φ are applied and taken out from the master terminal 9.

こうして、所望のピッチの周波数信号を得る。In this way, a frequency signal with a desired pitch is obtained.

以上のような構成のトーンジエネレータにおいて、発生
音(分周出力)にビブラートをかける場合、従来は、マ
スタクロツクバルスφの周波数をビブラート周波数によ
って変調するこみによって行なっていた。
In the tone generator having the above configuration, vibrato is conventionally applied to the generated sound (frequency-divided output) by modulating the frequency of master clock pulse φ by the vibrato frequency.

しかし、マスタクロツクバルスφの発振周波数は2MH
z程度の高速であり、これを変調することは周波数の安
定度を欠くことになり、また、精度も落ちるという欠点
がある。
However, the oscillation frequency of master clock pulse φ is 2MH
z, and modulating this has the disadvantage of lacking frequency stability and decreasing accuracy.

そこでこの発明は、マスタクロツクパルスの周波数を変
調することなく、デジタル式トーンジエネレータにおい
てビブラートをかけることができるようにすることを目
的とする。
SUMMARY OF THE INVENTION An object of the present invention is to enable a digital tone generator to apply vibrato without modulating the frequency of the master clock pulse.

この発明は、前記比較器7の一致検出出力IDつまり遅
延フリップフロツブ8の出力を適宜遅延してソフトレジ
スタ1のリセット信号として使用することにより、その
遅延時間に応じてリセットタイミングをずらし、これに
より分局出力の変調を実現するもので、前記遅延時間を
ビブラート周波数に応じて周期的に異ならせることによ
り前記リセットタイミングが周期的にずらされてビブラ
ートのかかった分周出力を得るようにしたものである。
This invention uses the coincidence detection output ID of the comparator 7, that is, the output of the delay flip-flop 8, as a reset signal for the soft register 1 with an appropriate delay, thereby shifting the reset timing according to the delay time. Modulation of the branch output is achieved by cyclically varying the delay time according to the vibrato frequency, whereby the reset timing is periodically shifted to obtain a vibrato-applied frequency-divided output. It is.

またこの発明はマスタクロツクパルスの周波数を変調す
ることなくビブラートをかけることのできるトーンジエ
ネレータにおいてビブラートの深さを調整できるように
したことを特徴とする。
Further, the present invention is characterized in that the depth of vibrato can be adjusted in a tone generator that can apply vibrato without modulating the frequency of the master clock pulse.

このことは、前記遅延時間の変化幅をスイッチ等によっ
て切換えることにより実現できる。
This can be realized by changing the variation width of the delay time using a switch or the like.

またこの発明は、マスククロツクパルスの周波数を変調
することなくビブラートをかけることのできるトーンジ
エネレータにおいて、ビブラートの深さを上下非対称に
かけることができるようにしたことを特徴とする。
Further, the present invention is characterized in that in a tone generator capable of applying vibrato without modulating the frequency of the mask clock pulse, the depth of the vibrato can be applied vertically asymmetrically.

ビブラート深さが、正規のピッチを中心に上下対称とな
っている場合は、一般に、人間の耳が聴きとる平均ピッ
チは正規のピッチよりも吐くナる。
When the vibrato depths are vertically symmetrical around the normal pitch, the average pitch that the human ear can hear is generally more pronounced than the normal pitch.

従って、正規のピンチよりも高い部分は変調度を深くし
、低い部分は変調度を浅くするようにビブラートの深さ
を上下非対称に調整すれば、本来のピッチ通りにビブラ
ート音を聴きとることができる。
Therefore, if you adjust the depth of the vibrato vertically asymmetrically so that the modulation depth is deeper in the higher part than the normal pinch and the modulation depth is shallower in the lower part, you can hear the vibrato sound according to the original pitch. can.

すなわち、この発明によれば、クロックパルスに従って
その内容を初期値から順次変える計数手段と、この計数
手段の内容が前記初期値に対して所定の音高に対応した
値だけ離れた値になったことを検出する件吐出手段とを
有し、前記検出手段の検出出力を前記計数手段の初期値
設定信号として利用し、前記計数手段の初期値設定タイ
ミングに応じた所望の周期の出力パルスを得る電子楽器
のトーンジエネレータにおいて、前記検出手段の検出出
力を複数段階に順次遅延する第1の装置と、この第1の
装置で得た遅延時間が異なる複数の遅延出力をビブラー
ト周波数に関連する速さで順番に周期的に選択し、選択
した遅延出力を前記計数手段に初期値設定用信号として
供給する第2の装置とを具え、初期値設定タイミングを
周期的にずらすことによりビブラートをかけるようにし
ている。
That is, according to the present invention, there is provided a counting means whose contents are sequentially changed from an initial value in accordance with a clock pulse, and a value in which the contents of this counting means are different from the initial value by a value corresponding to a predetermined pitch. and a discharge means for detecting this, and the detection output of the detection means is used as an initial value setting signal of the counting means to obtain an output pulse of a desired cycle according to the initial value setting timing of the counting means. In a tone generator of an electronic musical instrument, a first device sequentially delays the detection output of the detection means in a plurality of stages, and a plurality of delay outputs obtained by the first device with different delay times are delayed at a speed related to a vibrato frequency. and a second device that supplies the selected delay output to the counting means as an initial value setting signal, so as to apply vibrato by periodically shifting the initial value setting timing. I have to.

また前記第1の装置で得た各段階の遅延出力を複数の組
合わせに分け、所望の単一の組合わせを選択して前記第
2の装置における選択の対象とする選択装置を更に具え
、前記初期値設定用信号として使用する遅延出力の遅延
時間の組合わせを適宜選択することによりビブラート深
さを調整できるようにしている。
Further comprising a selection device that divides the delayed output of each stage obtained by the first device into a plurality of combinations and selects a desired single combination to be selected by the second device, The vibrato depth can be adjusted by appropriately selecting a combination of delay times of the delayed outputs used as the initial value setting signal.

また前記第2の装置で選択の対象となる前記各遅延出力
において、最も早い遅延時間と正規のピッチに対応する
基準の遅延時間との差が、最も遅い遅延時間と基準の遅
延時間との差よりも大きくなるように設定し、正規のピ
ンチよりも高域側の変調度が低域側の変調度よりも深い
ビブラートを実現するようにしている。
Further, in each of the delay outputs to be selected by the second device, the difference between the earliest delay time and the standard delay time corresponding to the normal pitch is the difference between the latest delay time and the standard delay time. It is set to be larger than that of the normal pinch, so that the modulation degree on the higher frequency side is deeper than the modulation degree on the lower frequency side than the normal pinch.

以下この発明を添付図面の実施例に関して詳細に説明し
よう。
The invention will now be described in detail with reference to the embodiments of the accompanying drawings.

第2図のトーンジエネレータ10において、第1図と同
一装置は便宜上同一符号で示す。
In the tone generator 10 of FIG. 2, the same devices as those in FIG. 1 are designated by the same reference numerals for convenience.

遅延フリップフロップ8とソフトレジスタ1のリセット
入力側との間に挿入されたビブラート付加装置11は、
比較器7の一致検出出力ID(遅延フリップフロツプ8
の出力)を複数段階に遅延するためのシフトレジスタ1
2と各段階の遅延出力を順次繰返し選択してシフトレジ
スタ1のリセット入力に供給する回路とを含んでいる。
The vibrato adding device 11 inserted between the delay flip-flop 8 and the reset input side of the soft register 1 is
Coincidence detection output ID of comparator 7 (delay flip-flop 8
Shift register 1 for delaying the output of
2 and a circuit for sequentially and repeatedly selecting delayed outputs of each stage and supplying the selected delay outputs to the reset input of the shift register 1.

ソフトレジスタ12は例えば2ビットであり、遅延フリ
ツプフロツプ8の出力をマスタクロツクバルスφに従っ
て順次シフトし、遅延出力をライン14及び15に順次
生じる。
Soft register 12 is, for example, 2 bits and sequentially shifts the output of delay flip-flop 8 according to master clock pulse φ, producing delayed outputs on lines 14 and 15 sequentially.

従って、遅延フリツプフロツプ8の出力が導ひかれるラ
イン13とシフトレジスタ12の出力ライン14,15
の信号はそれぞれ1ビットタイムずつ順にずれている。
Therefore, the output line 13 of the delay flip-flop 8 is led and the output lines 14, 15 of the shift register 12.
The signals are sequentially shifted by one bit time.

シフトレジスタ1の内容がすべてOのときから数えてn
個のマスタクロツクバルスφが該シフトレジスタ1に加
わったときに、シフトレジスタ1(カウンタ)の内容(
例えば9ビット)とリードオンリイメモリ6から読み出
されているデジタル信号の内容とが一致したことが比較
器7で検出されたとすると、シフトレジスタ1(カウン
タ)でバルスφをn+1個計数したときライン13の出
力は“1”となり、口千2個計数したときライン14の
出力は“1”となり、n+3個計数したときライン15
の出力が“1”となる。
n counting from when the contents of shift register 1 are all O
When master clock pulses φ are added to the shift register 1, the contents of the shift register 1 (counter) (
For example, if the comparator 7 detects that the content of the digital signal read out from the read-only memory 6 (9 bits) matches the content of the digital signal read from the read-only memory 6, then when the shift register 1 (counter) counts n+1 pulses φ, the line The output of line 13 becomes "1", when 1,002 pieces are counted, the output of line 14 becomes "1", and when n+3 pieces are counted, the output of line 15 becomes "1".
The output of becomes "1".

ライン13,14または15の信号がシフトレジスタ1
のリセット信号となった場合についてそれぞれ考えてみ
るとトーンジエネレータ10における分周比は第2表A
欄に示すようになる。
The signal on line 13, 14 or 15 is in shift register 1
Considering the case where the reset signal becomes
It becomes as shown in the column.

第2表A欄から明らかなように、遅延時間が順次異なる
ライン13.14及び15の信号はそれぞれ順次異なる
分周比に対応しており、シフトレジスタ1のリセット信
号としてどのライン(13〜15)の信号を使用するか
に応じて分周出力は微妙に変化する。
As is clear from column A of Table 2, the signals on lines 13, 14 and 15, which have sequentially different delay times, correspond to different frequency division ratios, and which line (13 to 15) is used as the reset signal for shift register 1. ) The frequency-divided output changes slightly depending on which signal is used.

例えばライン14の信号をリセット信号として使用した
場合に得られる外周出力クパルスφの周波数、m=n+
2)とすると、各ライン13〜15の外周出力は第2表
B欄に示すように セット信号として使用した場合に出力端子9から得られ
る分周出力fc/(m−1)は、基準周波数fc/mよ
りも高く、ライン15をリセット信号として使用した場
合に得られる分周出力fc/(m+1)は基準の周波数
よりも低い。
For example, the frequency of the outer peripheral output coupler φ obtained when the signal on line 14 is used as a reset signal, m=n+
2), the divided output fc/(m-1) obtained from the output terminal 9 when the outer peripheral output of each line 13 to 15 is used as a set signal as shown in column B of Table 2 is the reference frequency. fc/m, and the divided output fc/(m+1) obtained when line 15 is used as a reset signal is lower than the reference frequency.

勿論、リードオンリイメモリ6から読み出すデジタル数
値の内容は、基準の分局出力音の正規のピッチに対応す
るものとなるような値に設定される。
Of course, the content of the digital numerical value read from the read-only memory 6 is set to a value that corresponds to the regular pitch of the reference branch output sound.

ビブラートスイッチ16をオンにすると、信号“1”が
シフトレジスタ17のリセット入力に加わり、該ンジス
タ17の内容はリセットされる。
When the vibrato switch 16 is turned on, a signal "1" is applied to the reset input of the shift register 17, and the contents of the register 17 are reset.

シフトレジスタ17の出力がすべて“0”になるとノア
回路18の出力が“1”になり、アンド回路19は動作
可能となる。
When all the outputs of the shift register 17 become "0", the output of the NOR circuit 18 becomes "1", and the AND circuit 19 becomes operational.

3ビットのシフトレジスタ17の各出力ライン20,2
1、22がそれぞれ接続されたアンド回路23,24,
25は動作不能であるから、ライン14の信号のみがア
ンド回路19、オア回路26を介してシフトレジスタ1
のリセット入力に接続される。
Each output line 20, 2 of the 3-bit shift register 17
AND circuits 23, 24, to which 1 and 22 are connected, respectively.
Since line 25 is inoperable, only the signal on line 14 is sent to shift register 1 via AND circuit 19 and OR circuit 26.
connected to the reset input of

従って、この場合かからない。Therefore, it does not apply in this case.

ビブラートをかける場合はビブラートスイッチ16を図
示のようにオフにする。
To apply vibrato, turn off the vibrato switch 16 as shown.

シフトレジスタ17はリセットされずに、ノア回路18
から読み込んだ信号“1”をビブラート発振器27の発
振バルスVPに従って順次シフトし、ライン20.21
及び22に順次信号“1”を生じる。
The shift register 17 is not reset and the NOR circuit 18
The signal "1" read from the line 20.21 is sequentially shifted according to the oscillation pulse VP of the vibrato oscillator 27.
and 22, a signal "1" is sequentially generated.

ライン20〜22がすべて“0”になると再びノア回路
18の出力が“1”となり、信号“1”がシフトンジス
タ17に読み込まれる。
When the lines 20 to 22 all become "0", the output of the NOR circuit 18 becomes "1" again, and the signal "1" is read into the shift register 17.

こうして、ビブラートクロツクバルスVPの速さに従っ
てライン30(ノア回路18の出力)、20,21及び
22が順番に繰返し信号“1”となり、これにともなっ
てアンド回路19,23.24及び25が順番に繰返し
動作可能となる。
In this way, lines 30 (output of NOR circuit 18), 20, 21 and 22 become repeating signals "1" in order according to the speed of vibrato clock pulse VP, and accordingly, AND circuits 19, 23, 24 and 25 Can be operated repeatedly in sequence.

まずアンド回路19の動作によってライン14の信号が
シフトレジスタ1のリセット信号となり、次いてアンド
回路23の動作によってライン15の信号がリセット信
号となり、次にアンド回路24の動作によってライン1
4の信号がリセット信号となり、次にアンド回路25の
動作によってライン13の信号がリセット信号となる。
First, the signal on line 14 becomes a reset signal for shift register 1 by the operation of AND circuit 19, then the signal on line 15 becomes a reset signal by operation of AND circuit 23, and then the signal on line 14 becomes a reset signal by operation of AND circuit 24.
The signal on line 4 becomes a reset signal, and then, by the operation of AND circuit 25, the signal on line 13 becomes a reset signal.

こうしてライン14→15→14→13・・・と周期的
にリセット信号として使用される遅延ラインが切換わり
、分周出力の周波数は、 というように周期的に変化する。
In this way, the delay line used as a reset signal is switched periodically as lines 14→15→14→13, etc., and the frequency of the divided output changes periodically as follows.

このように正規が変動するのでビブラートがかかる。Since the normal changes in this way, vibrato is applied.

分周出力の変化の1周期(4通りに変化する)がビブラ
ート周期に相当するので、例えば7Hzのビブラートを
かけたい場合はビブラート発振器27の発振バルスVP
を28Hzとすればよい。
One period of change in the divided output (changes in 4 ways) corresponds to a vibrato period, so if you want to apply a 7Hz vibrato, for example, use the oscillation pulse VP of the vibrato oscillator 27.
may be set to 28Hz.

従って、動作可能となるアンド回路19,23,24,
25は2 8 H zの速さで順番に切換わる。
Therefore, the AND circuits 19, 23, 24, which become operable,
25 are switched in sequence at a rate of 2 8 Hz.

一般に、ライン13,14または15に信号“1”が表
われる速さ(発生音のピッチ)はそれよりももっと速い
Generally, the speed at which the signal "1" appears on line 13, 14 or 15 (the pitch of the generated sound) is much faster.

なお、上記シフトレジスタ12及び17は適宜のカウン
タ及びデコーダ等によって構成することもでき、また、
シフトレジスタ12及び17の段数も適宜増すことがで
きる。
Note that the shift registers 12 and 17 can also be configured with appropriate counters, decoders, etc.
The number of stages of shift registers 12 and 17 can also be increased as appropriate.

第3図はこの発明の他の実施例を示すもので、ビブラー
トの深さを可変調整できるようにしたものである。
FIG. 3 shows another embodiment of the invention, in which the depth of vibrato can be variably adjusted.

ビブラート付加回路11に関連する部分のみ図示したが
、図示を省略した他の回路の部分は第2図の該当部分と
同一である。
Although only the parts related to the vibrato adding circuit 11 are shown, other circuit parts not shown are the same as the corresponding parts in FIG.

第3図のビブラート付加回路11において、遅延フリッ
プフロップ8の出力は4ビットのシフトレジスタ121
に加わり、マスタクロツクバルスφに従って順次シフト
される。
In the vibrato adding circuit 11 shown in FIG. 3, the output of the delay flip-flop 8 is transferred to a 4-bit shift register 121.
, and are sequentially shifted according to the master clock pulse φ.

遅延フリツプフロツプ8の出力ライン13a及びソフト
レジスタ121の各段の出力ライン13b,14,15
b及び15aのタイミングはそれぞれ1ビットタイムず
つずれている(順次遅延されている)。
Output line 13a of delay flip-flop 8 and output lines 13b, 14, 15 of each stage of soft register 121
The timings of b and 15a are each shifted by one bit time (sequentially delayed).

従って、各ライン13a,13b,14,15b及び1
5aの信号をシフトレジスタ1(第2図)のリセット信
号としてそれぞれ使用した場合について考えると、分局
比は第3表A欄のようになり、ライン14を基準として
n+3=mとすると分局出力はそれぞれ第3表B欄のよ
うになる。
Therefore, each line 13a, 13b, 14, 15b and 1
Considering the case where the signal 5a is used as a reset signal for shift register 1 (Fig. 2), the division ratio will be as shown in column A of Table 3, and if n+3=m with line 14 as the reference, the division output will be: The results are as shown in column B of Table 3.

第2表と同様、fcはマスククロツクバルスφの周波数
である。
As in Table 2, fc is the frequency of the mask clock pulse φ.

勿論、前述と同様に、ライン14の信号をリセット信号
として使用した場合に正規のピッチの分局出力を得るよ
うにリードオンリイメモリ6の内容が設定されている。
Of course, as described above, the contents of the read-only memory 6 are set so that when the signal on the line 14 is used as a reset signal, a branched output with a normal pitch is obtained.

上記表B欄から明らかなように、ライン13aの分周出
力はライン13bのときの分局周波数よりも高く、ライ
ン15aの分周出力はライン15bのときの外周周波数
よりも低い。
As is clear from column B of the table above, the divided output of line 13a is higher than the divided frequency of line 13b, and the divided output of line 15a is lower than the outer frequency of line 15b.

従って、ライン13b,14及び15.bの組合せでビ
ブラートを付加する場合はビブラート深さが浅くなり、
ライン13a,14及び15aの組合せでビブラートを
付加する場合はビブラート深さが深くなる。
Accordingly, lines 13b, 14 and 15. When adding vibrato with combination b, the vibrato depth becomes shallow,
When adding vibrato using a combination of lines 13a, 14, and 15a, the vibrato depth becomes deeper.

このようなビブラート深さの切換えはスイッチ28及び
29で行なう。
Switches 28 and 29 are used to change the vibrato depth.

スイッチ28及び29は連動式のスイッチで、切換接続
の第1の態様は図示のように共通ライン13及び15に
対してライン13b及び15bを接続した状態であり、
これを切換えて実現される第2の態様は共通ライン13
及び15にライン13a及び15aを接続した状態であ
る。
The switches 28 and 29 are interlocking switches, and the first mode of switching connection is the state in which the lines 13b and 15b are connected to the common lines 13 and 15, as shown in the figure.
The second aspect realized by switching this is the common line 13
and 15 are connected to lines 13a and 15a.

従って、第1の接続態様においてうに浅いビブラート効
果を得る。
Therefore, a much shallower vibrato effect is obtained in the first connection mode.

また第2の接続図bに示すように深いビブラートヲ得る
Also, as shown in the second connection diagram b, a deep vibrato is obtained.

なお、シフトレジスタ121の段数を更に増して、遅延
段階を多くすれば、ビブラート深さを種種に切換設定す
ることができる。
Note that by further increasing the number of stages of the shift register 121 and increasing the number of delay stages, it is possible to switch and set the vibrato depth to various types.

第5図はこの発明の更に他の実施例を示すもので、ビブ
ラート深さを上下非対称にかけることにより人間によっ
て聴取される平均ピッチを鍵盤スイッチ回路5で選択さ
れた音の正規のピッチに近づけることができるようにし
たものである。
FIG. 5 shows still another embodiment of the present invention, in which the average pitch heard by humans is brought closer to the normal pitch of the note selected by the keyboard switch circuit 5 by applying the vibrato depth asymmetrically in the vertical direction. It has been made possible to do so.

第3図と同様に、ビブラート付加回路11に関連する部
分のみ図示したが、図示を省略した他の回路の部分は第
2図の該当部分と同一である。
Similar to FIG. 3, only the parts related to the vibrato adding circuit 11 are shown, but other circuit parts not shown are the same as the corresponding parts in FIG.

第5図のビブラート付加回路11において、遅延フリツ
プフロップ8の出力は3ビットのシフトンジスタ122
に加わり、マスタクロツクパルスφに従って順次シフト
される。
In the vibrato adding circuit 11 shown in FIG.
, and are sequentially shifted according to the master clock pulse φ.

遅延フリツブフロツプ8の出力ライン13a及びシフト
レジスタ122の各段の出力ライン13a,14及び1
5に現われる信号のタイミングはそれぞれ1ビットタイ
ムずつずれている(順次遅延されている)。
Output line 13a of delay flip-flop 8 and output lines 13a, 14 and 1 of each stage of shift register 122
The timings of the signals appearing in 5 are each shifted by 1 bit time (sequentially delayed).

従って、各ライン13a,13b,14及び15の信号
をシフトレジスタ1(第2図)のリセット信号としてそ
れぞれ使用した場合について考えると、分周比は第4表
A欄のようになり、ライン14を基準にしてn +3
= mとすると分局出力はそれぞれ第4表B欄のように
なる。
Therefore, if we consider the case where the signals on each line 13a, 13b, 14 and 15 are respectively used as reset signals for shift register 1 (FIG. 2), the frequency division ratio will be as shown in column A of Table 4, and the line 14 n +3 based on
= m, the branch outputs will be as shown in column B of Table 4.

fcはマスタクロツクパルスφの周波数である。fc is the frequency of master clock pulse φ.

この実施例においても同様に、ライン14の信号をシフ
トレジスタ1のリセット信号として使用した場合に鍵盤
スイッチ回路5(第2図)で選択された音の正規のピッ
チの分局出力を得ることができるようにリードオンリイ
メモリ6の内容が設定されている。
Similarly, in this embodiment, when the signal on the line 14 is used as a reset signal for the shift register 1, it is possible to obtain a branched output at the normal pitch of the tone selected by the keyboard switch circuit 5 (FIG. 2). The contents of the read-only memory 6 are set as follows.

しかし、基準のライン14は腹数段階の遅延時間の中心
に位置していず、より長い遅延時間(ライン15)の方
に偏っている。
However, the reference line 14 is not located at the center of the delay times of the antinodal stages, but is biased toward longer delay times (line 15).

最も短い遅延時間の(あるいは遅延していない)ライン
13aと基準のライン14とのタイミングの差は2ビッ
トタイムであるが、最も長い遅延時間のライン15と基
準のライン14との差は1ビットタイムである。
The timing difference between line 13a with the shortest delay time (or no delay) and reference line 14 is 2 bit times, but the difference between line 15 with the longest delay time and reference line 14 is 1 bit time. It's time.

既に明らかなように、より短い遅延時間はより高いピッ
チの分局出力をもたらし、より長い遅延時間はより低い
ピッチの分局出力をもたらす。
As already evident, shorter delay times result in higher pitched branch outputs, and longer delay times result in lower pitch branched outputs.

従って、第4表B欄からも明らかなように、ライン14
に対応する正規のピッチを基準に考えると、ライン13
aに対応する高い(上の)ピッチの方がライン15に対
応する低い(下の)ピッチよりも変化量が大きい。
Therefore, as is clear from column B of Table 4, line 14
Considering the regular pitch corresponding to line 13
The amount of change is larger in the higher (upper) pitch corresponding to line a than in the lower (lower) pitch corresponding to line 15.

しかして、第5図に示すように、ライン15と遅延時間
が対称関係にあるライン13bの信号は使用せず、ライ
ン13aをアンド回路25に、ライン14をアンド回路
19及び24に、ライン15をアンド回路23に接続す
る。
Therefore, as shown in FIG. 5, the signal on line 13b whose delay time is symmetrical with that of line 15 is not used, and line 13a is sent to AND circuit 25, line 14 is sent to AND circuits 19 and 24, and line 15 is sent to AND circuit 25. is connected to the AND circuit 23.

つまり、ライン14を基準にして遅延時間が非対称関係
にあるライン13a及び15を使用する。
That is, lines 13a and 15 whose delay times are asymmetrical with respect to line 14 are used.

従って、ビブラートクロツクバルスVPに従ってシフト
レジスタ17がシフトされ、アンド回路19,23.2
4及び25が順番に繰返し動作可能となると、ライン1
4,15,14.13a…というようにシフトレジスタ
1のリセット信号となるラインが周期的に順番に切換わ
り、出力端子9から得る分周出力の周波数は、 というように周期的に変化する。
Therefore, the shift register 17 is shifted according to the vibrato clock pulse VP, and the AND circuits 19, 23.2
4 and 25 can be operated repeatedly in sequence, line 1
4, 15, 14, 13a, . . . , the lines serving as reset signals for the shift register 1 are periodically switched in order, and the frequency of the divided output obtained from the output terminal 9 is periodically changed as follows.

こうして、第6(高い)ピッチの変化量が大きく、下の
(低い)ピッチの変化量が小さい、上下非対称のビブラ
ート深さをかけることができる。
In this way, it is possible to apply a vertically asymmetrical vibrato depth in which the amount of change in the sixth (higher) pitch is large and the amount of change in the lower (lower) pitch is small.

このような上下非対称のビブラートは人間の耳によって
補正されて、る。
This vertically asymmetrical vibrato is corrected by the human ear.

なお、シフトレジスタ122の段数あるいは上限遅延時
間(ライン15に相当)と下限遅延時間(ライン13a
に相当)との差などは適宜自由に設定できることは勿論
である。
Note that the number of stages of the shift register 122 or the upper limit delay time (corresponding to line 15) and lower limit delay time (corresponding to line 13a)
It goes without saying that the difference between the two values (equivalent to

また第3図の例と同様にビブラート深さをスイッチ等に
よって町変調整できるようにすることも可能である。
Further, as in the example shown in FIG. 3, it is also possible to adjust the vibrato depth by means of a switch or the like.

ただこの場合、最も短い遅延時間と基準の遅延時間との
差が最も長い遅延時間と基準の遅延時間との差よりも大
きくなるように常に配慮する必要があることは勿論であ
るが、第3図と第5図にもとすいて容易に構成できるの
で特に図示しない。
However, in this case, it is of course necessary to always take care to ensure that the difference between the shortest delay time and the reference delay time is greater than the difference between the longest delay time and the reference delay time. It is not particularly shown in Figures 5 and 5 because it can be easily configured.

なお、第2図、第3図及び第5図に示すようなトーンジ
エネレータ10を12音階音毎にそれぞれ設ければ、各
音名別に異なるビブラートをかけることができる。
Note that if tone generators 10 as shown in FIGS. 2, 3, and 5 are provided for each of the 12 scale notes, different vibrato can be applied to each note name.

以上説明したようにこの発明によれは、マスククロック
パルスの周波数を変調せずにビブラートをかけることが
できるので、マスタクロックパルスの周波数をビブラー
ト周波数によって変調する方式によって生じていた従来
の種々の欠点が除去される。
As explained above, the present invention enables vibrato to be applied without modulating the frequency of the mask clock pulse, thereby eliminating various drawbacks caused by the conventional method of modulating the frequency of the master clock pulse with the vibrato frequency. is removed.

またビブラート深さもスイッチ等の操作によって簡単に
町変調整でき、しかもビブラート深さを聴覚的に好まし
い上下非対称に調整することも容易であるという利点を
有する。
Further, the vibrato depth can be easily adjusted by operating a switch or the like, and the vibrato depth can also be easily adjusted vertically asymmetrically, which is preferable to the auditory sense.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のトーンジエネレータの一例を示すブロッ
ク図、第2図はこの発明の一実施例を示すブロック図、
第3図はこの発明の他の実施例を示すブロック図で、ビ
ブラート深さを調整できるようにしたもの、第4図はビ
ブラート深さを2通りに調整した例を示すグラフ、第5
図はこの発明の更に他の実施例を示すブロック図で、ビ
ブラート深さを上下非対称に設定したもの、第6図は上
下非対称のビブラートの様子を示すグラフである。 10……トーンジエネレータ、11……ビブラート付加
回路、12,121,122……シフトレジスタ、16
……ビブラートスイッチ、17……シフトレジスタ、2
7……ビブラート発振器、28,29……ビブラート深
さ選択スイッチ。
FIG. 1 is a block diagram showing an example of a conventional tone generator, FIG. 2 is a block diagram showing an embodiment of the present invention,
FIG. 3 is a block diagram showing another embodiment of the present invention, in which the vibrato depth can be adjusted; FIG. 4 is a graph showing an example in which the vibrato depth is adjusted in two ways;
The figure is a block diagram showing still another embodiment of the present invention, in which the vibrato depth is set vertically asymmetrically, and FIG. 6 is a graph showing the state of vertically asymmetrical vibrato. 10... Tone generator, 11... Vibrato addition circuit, 12, 121, 122... Shift register, 16
...Vibrato switch, 17...Shift register, 2
7...Vibrato oscillator, 28, 29...Vibrato depth selection switch.

Claims (1)

【特許請求の範囲】 1 クロックパルスに従ってその内容を初期値から順次
変える計数手段と、この計数手段の内容が前記初期値に
対して所定の音高に対応した値だけ離れた値になったこ
とを検出する検出手段とを有し、前記検出手段の検出出
力を前記計数手段の初期値設定信号として利用し、前記
計数手段の初期値設定タイミングに応じた所望の周期の
出力パルスを得る電子楽器のトーンジエネレータにおい
て、前記検出手段の検出出力を複数段階に順次遅延する
第1の装置と、この第1の装置で得た遅延時間が異なる
複数の遅延出力をビブラート周波数に関連する速さで順
番に周期的に選択し、選択した遅延出力を前記計数手段
に初期値設定用信号として供給する第2の装置とを具え
、初期値設定タイミングを周期的にずらすことによりビ
ブラートをかけるようにした電子楽器のビブラート制御
装置。 2 前記第1の装置で得た各段階の遅延出力を複数の組
合わせに分け、所望の単一の組合せを選択して前記第2
の装置における選択の対象とする選択装置を更に具え、
前記初期値設定用信号として使用する遅延出力の遅廷時
間の組合せを適宜選択することによりビブラート深さを
調整できるようにした特許請求の範囲第1項記載のビブ
ラート制御装置。 3 前記第2の装置で選択の対象となる前記各遅延出力
において、最も速い遅延時間と正規のピッチに対応する
基準の遅延時間との差が、最も遅い遅延時間と基準の遅
延時間との差よりも大きくなるように設定し、正規のピ
ッチよりも高域側の変調度が低域側の変調度よりも深い
ビブラートを実現するようにした特許請求の範囲第1項
記載のビブラート制御装置。
[Claims] 1. Counting means whose contents are sequentially changed from an initial value in accordance with clock pulses, and the contents of this counting means have become a value that is different from the initial value by a value corresponding to a predetermined pitch. and a detection means for detecting the detection means, and uses the detection output of the detection means as an initial value setting signal of the counting means to obtain an output pulse of a desired cycle according to the initial value setting timing of the counting means. The tone generator includes a first device that sequentially delays the detection output of the detection means in a plurality of stages, and a plurality of delayed outputs obtained by the first device with different delay times at a speed related to the vibrato frequency. a second device that sequentially and periodically selects the delay output and supplies the selected delay output to the counting means as an initial value setting signal, and vibrato is applied by periodically shifting the initial value setting timing. Vibrato control device for electronic musical instruments. 2. Divide the delayed outputs of each stage obtained by the first device into a plurality of combinations, select a desired single combination, and
further comprising a selection device for selection in the device;
2. The vibrato control device according to claim 1, wherein the vibrato depth can be adjusted by appropriately selecting a combination of delay times of delayed outputs used as the initial value setting signal. 3 In each of the delay outputs to be selected by the second device, the difference between the fastest delay time and the reference delay time corresponding to the normal pitch is the difference between the slowest delay time and the reference delay time. 2. The vibrato control device according to claim 1, wherein the vibrato is set to be larger than the normal pitch, and the modulation degree on the higher frequency side than the normal pitch is deeper than the modulation degree on the lower frequency side.
JP50148066A 1975-12-11 1975-12-11 Denshigatsukino Vibra-Toseigiyosouchi Expired JPS581790B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50148066A JPS581790B2 (en) 1975-12-11 1975-12-11 Denshigatsukino Vibra-Toseigiyosouchi
US05/748,969 US4070942A (en) 1975-12-11 1976-12-09 Tone generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50148066A JPS581790B2 (en) 1975-12-11 1975-12-11 Denshigatsukino Vibra-Toseigiyosouchi

Publications (2)

Publication Number Publication Date
JPS5271221A JPS5271221A (en) 1977-06-14
JPS581790B2 true JPS581790B2 (en) 1983-01-12

Family

ID=15444426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50148066A Expired JPS581790B2 (en) 1975-12-11 1975-12-11 Denshigatsukino Vibra-Toseigiyosouchi

Country Status (1)

Country Link
JP (1) JPS581790B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429113Y2 (en) * 1985-12-25 1992-07-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429113Y2 (en) * 1985-12-25 1992-07-15

Also Published As

Publication number Publication date
JPS5271221A (en) 1977-06-14

Similar Documents

Publication Publication Date Title
JPS589954B2 (en) rhythm hatsei sochi
JPS589958B2 (en) Envelope generator for electronic musical instruments
JPS581790B2 (en) Denshigatsukino Vibra-Toseigiyosouchi
JPS5812595B2 (en) electronic musical instruments
US4103581A (en) Constant speed portamento
US4135423A (en) Automatic rhythm generator
US4375178A (en) Dynamic frequency modulation controller for an electronic musical instrument
JPH0148700B2 (en)
JPH0314719Y2 (en)
JPS6339079B2 (en)
JPS633318B2 (en)
JPS581791B2 (en) Denshigatsukino Vibra-Toseigiyosouchi
JPS588000B2 (en) daily rhythm ensouchi
JPH02134696A (en) Sound generating device
SU920822A1 (en) Automatic musical instrument
JP2972926B2 (en) Modulation circuit and sound generator
JPS5952839B2 (en) electronic musical instruments
JPS63269086A (en) Tempo sound generator for electronic metronome
JPS646557Y2 (en)
JPS6138478B2 (en)
JPS5882298A (en) Envelope control circuit for electronic musical instrument
JPS60260999A (en) Percussion instrument sound generator
JPS61129957A (en) System for generating digital audible signal tone
JP2517966B2 (en) Autorhythm device
JPS636794Y2 (en)