JPS58176B2 - Electrode formation method - Google Patents

Electrode formation method

Info

Publication number
JPS58176B2
JPS58176B2 JP12784578A JP12784578A JPS58176B2 JP S58176 B2 JPS58176 B2 JP S58176B2 JP 12784578 A JP12784578 A JP 12784578A JP 12784578 A JP12784578 A JP 12784578A JP S58176 B2 JPS58176 B2 JP S58176B2
Authority
JP
Japan
Prior art keywords
type
layer
electrode
electrodes
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12784578A
Other languages
Japanese (ja)
Other versions
JPS5555526A (en
Inventor
石田俊正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12784578A priority Critical patent/JPS58176B2/en
Publication of JPS5555526A publication Critical patent/JPS5555526A/en
Publication of JPS58176B2 publication Critical patent/JPS58176B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 この発明は、化合物半導体ガリウム砒素のP型層および
N型層双方を片面に露出した構造の半導体ウェハに対し
、より簡略化した工程でオーミック電極および配線を行
なうようにした電極形成法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for forming ohmic electrodes and wiring in a simpler process for a semiconductor wafer having a structure in which both a P-type layer and an N-type layer of compound semiconductor gallium arsenide are exposed on one side. This invention relates to a method for forming electrodes.

従来、ガリウム砒素を用いた発光素子、高周波デバイス
に対するオーミックコンタクト材料として、P型ガリウ
ム砒素に対してはZn、Au−Zn合金、Au−Beな
どが用いられている。
Conventionally, Zn, Au-Zn alloy, Au-Be, etc. have been used for P-type gallium arsenide as ohmic contact materials for light emitting elements and high frequency devices using gallium arsenide.

また、N型ガリウム砒素に対してはAuGe−Ni−A
u、5n−Auなどが用いられている。
In addition, for N-type gallium arsenide, AuGe-Ni-A
U, 5n-Au, etc. are used.

ところが、P型GaAs、N型GaAsの双方に有効な
オーミック材料がないことおよびいずれの金属も半導体
の保護膜であるSiO2あるいはAl2O3との密着性
が悪い。
However, there is no effective ohmic material for both P-type GaAs and N-type GaAs, and both metals have poor adhesion to SiO2 or Al2O3, which are semiconductor protective films.

したがって、第1図に示すようなP型GaAs層1にN
型GaAs層2を設けた素子では、選択拡散法あるいは
選択エピタキシャル成長法などにより、P型GaAs層
1、N型層 a A s層2を半導体ウェハの片面に露
出させている。
Therefore, in the P-type GaAs layer 1 as shown in FIG.
In the device provided with the GaAs layer 2, the P-type GaAs layer 1 and the N-type aAs layer 2 are exposed on one side of the semiconductor wafer by selective diffusion or selective epitaxial growth.

これにより、1回の蒸着およびフォトリソ工程で電極形
成が行なる構造であるにもかかわらず、P型GaAs層
1に対するオーミック電極3とN型GaAs層2に対す
るオーミック電極4が異なる。
As a result, although the structure is such that the electrodes are formed in one evaporation and photolithography process, the ohmic electrode 3 for the P-type GaAs layer 1 and the ohmic electrode 4 for the N-type GaAs layer 2 are different.

このため、2回のフォトリソ工程および蒸着工程が必要
であった。
Therefore, two photolithography steps and two vapor deposition steps were required.

また、第2図に示すような素子では、P型GaAs層1
の片面に複数のN型GaAs領域5,6を露出させ、こ
のN型GaAs領域5,6に電極4A、4Bを形成する
とともに、P型GaAs層1上にも電極3を形成し、し
かる後にN型GaAs領域5,6の電極4A、4B上に
絶縁膜7を介して配線8を行なうようにしている。
Furthermore, in the device shown in FIG. 2, the P-type GaAs layer 1
A plurality of N-type GaAs regions 5 and 6 are exposed on one side, and electrodes 4A and 4B are formed on the N-type GaAs regions 5 and 6, and an electrode 3 is also formed on the P-type GaAs layer 1. A wiring 8 is provided on the electrodes 4A and 4B of the N-type GaAs regions 5 and 6 with an insulating film 7 interposed therebetween.

この第2図の場合では、P型GaAs層1に対する電極
3(オーミック電極)とN型GaAs領域5゜6に対す
る電極4A、4B(オーミック電極)、さらに絶縁膜7
と密着性のよい配線8の金属とはそれぞれ異なった金属
が使用されている。
In the case of FIG. 2, an electrode 3 (ohmic electrode) for the P-type GaAs layer 1, electrodes 4A and 4B (ohmic electrodes) for the N-type GaAs region 5.6, and an insulating film 7.
A different metal is used from the metal of the wiring 8 which has good adhesion.

このため、3回のフォトリソ工程と蒸着工程が必要であ
る。
Therefore, three photolithography steps and three vapor deposition steps are required.

上記より明らかなように、第1図、第2図に示す素子に
対する電極の形成法では、いずれも工程数が多くなる欠
点がある。
As is clear from the above, the methods of forming electrodes for the elements shown in FIGS. 1 and 2 both have the disadvantage of increasing the number of steps.

この発明は、上記従来の欠点を除去するためになされた
もので、GaAs基板の片面にP型頭域とN型領域を露
出させ、このP型頭域とN型領域に電極および配線を形
成する際に第1層目にNi−Cr合金を用いることによ
り、P型頭域およびN型領域に対するオーミック性なら
びに絶縁を行なうために用いる保護膜との密着性の3機
能を満足させるとともに、1回のフォトリソおよび蒸着
工程で電極を形成でき、工程の簡略化を期することので
きる電極形成法を提供することを目的とする。
This invention was made in order to eliminate the above-mentioned conventional drawbacks, and involves exposing a P-type head region and an N-type region on one side of a GaAs substrate, and forming electrodes and wiring on the P-type head region and N-type region. By using a Ni-Cr alloy for the first layer, it satisfies three functions: ohmic properties for the P-type head region and N-type region, and adhesion with the protective film used for insulation. It is an object of the present invention to provide an electrode forming method that can form an electrode in two photolithography and vapor deposition steps and that can simplify the process.

以下、この発明の電極形成法の実施例について図面に基
づき説明する。
Hereinafter, embodiments of the electrode forming method of the present invention will be described based on the drawings.

第3図はその一実施例を示す図である。FIG. 3 is a diagram showing one embodiment thereof.

この第3図は高効率Si−ドープGa As片面取出L
ED(発光ダイオード)の電極形成法に適用した例を示
すものである。
This figure 3 shows a high-efficiency Si-doped GaAs single-sided L.
This is an example of application to a method for forming electrodes of EDs (light emitting diodes).

まず、凹凸のあるN+GaAs基板11に通常の液相成
長法でSiドープGaAsN型からP型の反転成長を行
なった後に研磨することにより、P型領域としてのP型
G a A s層12、N型領域としてのN型GaAs
層13をN+GaAs基板11の片面に露出させる。
First, a P-type GaAs layer 12 as a P-type region, a N-doped GaAs layer 12 as a P-type region, and a N N-type GaAs as type region
Layer 13 is exposed on one side of N+GaAs substrate 11.

次いで、CVD法によりPSG膜2000Åを保護膜1
4として用い、さらに、2000ÅのN1−Cr(Cr
20Wt/%)合金15,2000ÅのAuを配線パタ
ーン16として連続的に形成する。
Next, a PSG film of 2000 Å was formed into a protective film 1 using the CVD method.
In addition, 2000 Å of N1-Cr (Cr
20Wt/%) alloy 15, 2000 Å of Au is continuously formed as a wiring pattern 16.

このNi−Cr合金15は図からも明らかなように、P
型GaAs層12およびN+GaAs基板11上に保護
膜14を除去した部分に形成される。
As is clear from the figure, this Ni-Cr alloy 15 is P
It is formed on the type GaAs layer 12 and the N+GaAs substrate 11 in the area where the protective film 14 has been removed.

そしてN型GaAs層13上およびP型G a A s
層12上の一部には保護膜14が残されており、N型G
aAs層13上には保護膜14を介してNi−Cr合金
15および配線パターン16を順次形成する。
Then, on the N-type GaAs layer 13 and the P-type GaAs
A protective film 14 is left on a part of the layer 12, and the N-type G
A Ni--Cr alloy 15 and a wiring pattern 16 are sequentially formed on the aAs layer 13 with a protective film 14 interposed therebetween.

なお、配線16およびNi−Cr合金15のパターン形
成はフォトリソによって行なうが、リフトオフ法によっ
ても行なうことができる。
Note that pattern formation of the wiring 16 and the Ni-Cr alloy 15 is performed by photolithography, but it can also be performed by a lift-off method.

第4図はこの発明の電極形成法によって電極が形成され
たP−N接合発光ダイオードの電流対電圧特性を示す図
である。
FIG. 4 is a diagram showing current versus voltage characteristics of a PN junction light emitting diode in which electrodes are formed by the electrode forming method of the present invention.

この第4図において、横軸に順方向電圧をとり、縦軸に
順方向電流をとって示すもので、P−N接合面積は1.
6×10−3cm2である。
In FIG. 4, the horizontal axis represents forward voltage and the vertical axis represents forward current, and the P-N junction area is 1.
It is 6 x 10-3 cm2.

この第4図に示す電流対電圧特性は、従来のP、N各層
に対して異なった電極金属を用いた場合と同等以上の特
性を有しており、また、Ni−Cr合金15を用いるこ
とにより、発光特性の劣化のないことも確認された。
The current vs. voltage characteristics shown in Fig. 4 are equivalent to or better than the conventional case where different electrode metals are used for each P and N layer, and the current vs. voltage characteristics shown in FIG. It was also confirmed that there was no deterioration in the luminescent properties.

一方、NiCr合金15による電極のオーミック性に関
しては、キャリア密度5×1016個/cc、以上のT
eまたはSiドープN型GaAs層およびキャリア密度
1×1018個/cc0以上のZnnドープ型GaAs
層、さらに液相成長法によるSiドープGaAs層でN
型→P型反転成長した後、少なくとも20μmより厚い
部分に対するP型Ga A s層全てに対して確認を行
なった。
On the other hand, regarding the ohmic properties of the electrode made of NiCr alloy 15, the carrier density is 5 x 1016 pieces/cc, and T
e- or Si-doped N-type GaAs layer and Znn-doped GaAs with a carrier density of 1 x 1018 pieces/cc0 or more
layer, and a Si-doped GaAs layer by liquid phase growth.
After the type->P-type inversion growth, all the P-type GaAs layers in the portions thicker than at least 20 μm were confirmed.

また、Ni−Cr合金15がS iO2,Al2O3な
どの絶縁膜に対して密着度の高いことは周知の事実であ
る。
Further, it is a well-known fact that the Ni-Cr alloy 15 has a high degree of adhesion to insulating films such as SiO2 and Al2O3.

以上の説明からも明らかなように、Ni−Cr合金を第
1層の金属として電極を形成することによりP型GaA
s層12に対するオーミック性、N型GaAs層13に
対するオーミック性、SiO2などの絶縁膜14に対す
る密着性の3条件を同時に満足させることが可能となる
As is clear from the above explanation, by forming the electrode using Ni-Cr alloy as the first layer metal, P-type GaA
It becomes possible to simultaneously satisfy three conditions: ohmic property for the s-layer 12, ohmic property for the N-type GaAs layer 13, and adhesion for the insulating film 14 such as SiO2.

したがって、蒸着工程およびフォトリソ工程をそれぞれ
1回で済ませることができ、著しい工程の簡略化が可能
となるものである。
Therefore, the vapor deposition process and the photolithography process can each be performed once, making it possible to significantly simplify the process.

以上詳述したように、この発明の電極形成法によれば、
GaAs基板の片面にP型領域とN型領域を露出させ、
このP型領域とN型領域に電極および配線を行なう際に
Ni−Cr合金を第1層目の金属電極として形成するよ
うにしたので、P型領域とN型領域に対する良好なオー
ミック性を得ることができるとともに、絶縁用の保護膜
に対する密着性もすぐれるばかりか、蒸着工程およびフ
ォトリソ工程がそれぞれ1回で済ませることができ、工
程も簡略にできる利点を有するものである。
As detailed above, according to the electrode forming method of the present invention,
A P-type region and an N-type region are exposed on one side of the GaAs substrate,
When forming electrodes and wiring in the P-type and N-type regions, Ni-Cr alloy is formed as the first layer of metal electrodes, so good ohmic properties can be obtained for the P-type and N-type regions. It not only has excellent adhesion to the insulating protective film, but also has the advantage that the vapor deposition process and the photolithography process can be completed only once, thereby simplifying the process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図はそれぞれ従来の電極形成法を説明
するための図、第3図はこの発明の電極形成法の一実施
例を発光ダイオードの電極形成法に適用した状態を示す
図、第4図はこの発明の電極形成法により電極が形成さ
れた発光ダイオードの電流対電圧特性を示す図である。 11 ・・・N+GaAs基板、12・・・・・・P型
GaAs層、13・・・・・・N型GaAs層、14・
・・・・・保護膜、15・・・・・・Ni−Cr合金、
16・・・・配線。
1 and 2 are diagrams for explaining a conventional electrode formation method, respectively, and FIG. 3 is a diagram illustrating an embodiment of the electrode formation method of the present invention applied to an electrode formation method for a light emitting diode. FIG. 4 is a diagram showing current versus voltage characteristics of a light emitting diode in which electrodes are formed by the electrode forming method of the present invention. 11...N+GaAs substrate, 12...P-type GaAs layer, 13...N-type GaAs layer, 14.
...Protective film, 15...Ni-Cr alloy,
16...Wiring.

Claims (1)

【特許請求の範囲】[Claims] 11つ以上のP型頭域および1つ以上のN型領域をGa
Asよりなる半導体基板上に露出させて半導体ウェハを
形成し、上記P型頭域およびN型領域上に第1層目の金
属にNi−Cr合金を用いて電極を形成することを特徴
とする電極形成法。
11 or more P-type head regions and one or more N-type regions
A semiconductor wafer is formed by exposing it on a semiconductor substrate made of As, and electrodes are formed on the P-type head region and the N-type region using a Ni-Cr alloy as the first metal layer. Electrode formation method.
JP12784578A 1978-10-19 1978-10-19 Electrode formation method Expired JPS58176B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12784578A JPS58176B2 (en) 1978-10-19 1978-10-19 Electrode formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12784578A JPS58176B2 (en) 1978-10-19 1978-10-19 Electrode formation method

Publications (2)

Publication Number Publication Date
JPS5555526A JPS5555526A (en) 1980-04-23
JPS58176B2 true JPS58176B2 (en) 1983-01-05

Family

ID=14970083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12784578A Expired JPS58176B2 (en) 1978-10-19 1978-10-19 Electrode formation method

Country Status (1)

Country Link
JP (1) JPS58176B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59134765U (en) * 1983-02-28 1984-09-08 株式会社クボタ Latent heat sensible heat storage device
JPH0356770Y2 (en) * 1984-07-11 1991-12-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59134765U (en) * 1983-02-28 1984-09-08 株式会社クボタ Latent heat sensible heat storage device
JPH0356770Y2 (en) * 1984-07-11 1991-12-20

Also Published As

Publication number Publication date
JPS5555526A (en) 1980-04-23

Similar Documents

Publication Publication Date Title
JP2666237B2 (en) Group III nitride semiconductor light emitting device
JPH1051030A (en) Group iii nitride semiconductor light-emitting element
US3990096A (en) Semiconductor luminescent device
JP2940699B2 (en) Method for forming p-type SiC electrode
JP2907452B2 (en) Electrodes for compound semiconductors
US4024569A (en) Semiconductor ohmic contact
US4074305A (en) Gaas layers as contacts to thin film semiconductor layers
JPS58176B2 (en) Electrode formation method
JPS6024074A (en) Gallium arsenide semiconductor device and method of producing same
JP3633018B2 (en) Semiconductor light emitting device
JPH03184377A (en) Electrode for compound semiconductor
JP3311946B2 (en) Light emitting diode array
US3267338A (en) Integrated circuit process and structure
JP3140123B2 (en) Semiconductor light emitting device
JP2656276B2 (en) Semiconductor light emitting device
JPS60186058A (en) Semiconductor switching device
JP2927636B2 (en) Method of manufacturing ohmic electrode
JPH0245976A (en) Method for forming silicon carbide electrode
JPS6298721A (en) Zn solid-state diffusing method for iii-v compound semiconductor
JP2550710B2 (en) Schottky barrier diode
JPH01140663A (en) Electrode of semiconductor device
JPS6029217B2 (en) Manufacturing method of semiconductor device
JPH046889A (en) Semiconductor laser device
JPH11112022A (en) Semiconductor light emitting device and its manufacture
JPS58223382A (en) Semiconductor light emitting device