JPS58171793A - Recovering system of fixed fault of control storage device - Google Patents

Recovering system of fixed fault of control storage device

Info

Publication number
JPS58171793A
JPS58171793A JP57052953A JP5295382A JPS58171793A JP S58171793 A JPS58171793 A JP S58171793A JP 57052953 A JP57052953 A JP 57052953A JP 5295382 A JP5295382 A JP 5295382A JP S58171793 A JPS58171793 A JP S58171793A
Authority
JP
Japan
Prior art keywords
storage device
fixed
block
fault
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57052953A
Other languages
Japanese (ja)
Inventor
Yoshihisa Ogawa
小川 義久
Toshiyuki Odakawa
小田川 敏之
Hiroshi Takahashi
弘 高橋
Takashi Tabata
隆司 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57052953A priority Critical patent/JPS58171793A/en
Publication of JPS58171793A publication Critical patent/JPS58171793A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Abstract

PURPOSE:To improve the reliability, by dividing a storage device to two blocks and exchanging two logical blocks to be written in respective blocks in accordance with the internal state of a fixed fault and storing them when the fixed fault occurs in the storage device. CONSTITUTION:When a program is loaded to a control storage device CS1, written contents are read out again and are checked. If errors are detected, the same contents are loaded again and are checked; and if errors are detected though this loading is performed plural times, the occurrence of the fixed fault is discriminated. Since the fixed fault is the degeneration fault where only ''0'' or ''1'' is read out independently of written data, data having the degenerated value is written. The device CS1 is divided to two blocks A and B; and when the fixed fault exists in the block A, the logical block to be written in the block A is written in the block B. Thus, the fixed fault is recovered.

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はマイクロプログラム制御の情報処理装置におけ
る制御記憶装置に関し、特に外部記憶装置からマイクロ
プログラムをロードして使用される(即ちROMでない
)タイプの制御記憶装置以下C8と略称する)において
、固定障害が発生した場合の救済方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a control storage device in a microprogram-controlled information processing device, and particularly to a control storage device of the type that is used by loading a microprogram from an external storage device (i.e., not a ROM). The present invention relates to a rescue method when a fixed failure occurs in a storage device (hereinafter abbreviated as C8).

〔発明の従来技術〕[Prior art to the invention]

従来、記憶装置の信頼性向上を目的とした技術には次の
様なものが考えられている。
Conventionally, the following techniques have been considered for improving the reliability of storage devices.

(1)  ECC回路を付加し、故障検出とエラー内容
の修正をすることによって、記憶装置の信頼性を高める
方法。
(1) A method of increasing the reliability of storage devices by adding an ECC circuit to detect failures and correct error contents.

(2)記憶装置の書込みおよび続出し回路にデータの反
転回路を付加し、故障の状態に合せたデータを格納する
ことにより、固定障害があっても記憶装置を有効に利用
する方法。
(2) A method of effectively utilizing a storage device even if there is a fixed failure by adding a data inverting circuit to the write and readout circuit of the storage device and storing data tailored to the failure state.

(3)  i![18儂装置を2重化し、異常検出時に
切換えて使用する方法。
(3) i! [18 Method of duplicating the device and switching to use when an abnormality is detected.

これらの方法は、いずれも記憶装置自体のアクセス方法
、即ち物理的アドレスは固定した状態で記憶すべきデー
タのみを加工するか、または記憶状態の正常性を検査す
るための情報を付加することによって信頼性の向上を図
っている。
These methods all depend on the access method of the storage device itself, that is, by processing only the data to be stored while keeping the physical address fixed, or by adding information to check the normality of the storage state. Efforts are being made to improve reliability.

従って、記憶装置の周辺回路の増加あるいは記憶装置そ
のものの増加が伴う欠点がある。
Therefore, there is a drawback that the number of peripheral circuits of the storage device or the storage device itself increases.

〔発明の目的〕[Purpose of the invention]

本発明は紀t1装搬の信頼性を^めるために、記憶内容
を加工する方式とは異なp1記憶装置の内部状態に合わ
せた情報を記憶させる手段を設けることによって、比較
的信頼度を向上させるとと′を可能にする方式である。
In order to increase the reliability of p1 storage, the present invention provides a means for storing information that matches the internal state of the p1 storage device, which is different from the method of processing the storage contents, thereby increasing the reliability relatively. This is a method that allows for improvement.

〔発明の要点〕[Key points of the invention]

本発明は、記憶装置の内部状態と該記憶装置に記憶すべ
き情報のR適化を図る方式の一つである。
The present invention is one of the methods for optimizing the internal state of a storage device and the information to be stored in the storage device.

従来の記憶装置のアドレス指定方法を固定的に割付ける
方式では、記憶装置の特定のアドレスで指定された領域
は、その内部状態によって記憶できる情報のパターンが
騰定される可能性があシ、記憶容量が増加するに従って
内部状態の異常が記憶装置全体に与える影響度を増すこ
とになる。
In the conventional method of assigning addresses to storage devices in a fixed manner, the pattern of information that can be stored in the area specified by a specific address of the storage device may change depending on its internal state; As the storage capacity increases, the influence of internal state abnormalities on the entire storage device increases.

本方式は、記憶しようとする情報を基準にして記憶装置
のアドレスを決定するもので、記憶装置の記憶の最少単
位である1飴またはそれ以上の語数でアドレス変換の最
少単位となるブロックを構成し、該ブロック内で異常を
検出した場合に上記ブロックを入れ換える手段を与える
ことにより、異常状態に影譬されない記憶装置の使用を
実現することで、記憶装置の信頼性を向上させることが
できる。
This method determines the address of the storage device based on the information to be stored, and a block, which is the minimum unit of address conversion, is made up of one candy or more words, which is the minimum unit of storage in the storage device. However, by providing means for replacing the block when an abnormality is detected in the block, the reliability of the storage device can be improved by realizing use of the storage device that is not affected by abnormal conditions.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の第1の実施例を示し、1は制御[i[
18憶装置(C8)、2は制御装置、3は外部記憶装置
、4は書込みバス、5は続出しパス、6はアドレスバス
、7は排他的論理和(FOR)ゲート、8は7リツプ7
0ツブ、9はパリティチェック回路である。
FIG. 1 shows a first embodiment of the present invention, where 1 indicates the control [i[
18 storage device (C8), 2 is a control unit, 3 is an external storage device, 4 is a write bus, 5 is a continuation pass, 6 is an address bus, 7 is an exclusive OR (FOR) gate, 8 is a 7-rip 7
Numerals 0 and 9 are parity check circuits.

外部記憶1置3からC8Iにプログラムをロードする際
、誉込んだ内容を再#続出してパリティチェック回路9
でチェックするが、又は外部記憶装置3中のデータ章比
較することによって、cs1中に障害がないか否かを検
査する。もし耽出しデータに岨りがあれば、同−内容を
再ロードして同様に検査する。複数回書面してもv4)
が直らない場合は固定障害とみなせる。一般に固定障害
の場合に、898%1#のいずれを誉込んでも、′0@
When loading a program from external storage 1 and 3 to the C8I, the loaded content is re-loaded and the parity check circuit 9
It is checked whether or not there is a failure in cs1 by checking or by comparing the data chapters in the external storage device 3. If there is any deviation in the indulgence data, reload the same content and check it in the same way. Even if it is written multiple times v4)
If this cannot be fixed, it can be considered a fixed failure. In general, in the case of a fixed failure, no matter which one of 898% 1# is praised, '0@
.

Jlのいずれか一方にしか胱出せないという縮退用1.
害になるのが普通である。このような場合、元々その縮
退値をもったデータを書込んでやれば、絖出しデータは
見かけ上止しい値が得られる。そこで本発明の第1の実
施例ではC81を2つのブロックA、Bに分け、あるデ
ータをAブロック中のアドレスA1に書込もうとして固
定障害を生じたとき、本来AブロックにI〈べき論理ブ
ロック人を物理ブロックBに、また論理ブロックBを物
理ブロックAに書込んでみる。この場合、物理アドレス
A1の固定障害の縮退値が論理アドレス旧の対応ビット
の値と同一であれば、上記入れ替えの結果、障害は検出
されなくなる。従って、入れ替えを行った旨をフリップ
フロップ8に記憶し、アドレスバス6の最上位ビット(
又は任意のビットでもよい)にEORゲートを介在させ
て、その他方の入力にフリップフロップ8の出力を接続
すれば、論理アドレスは元のままで物理ブロックが入れ
替ってアクセスされるようにできる。尚、アドレスバス
6は実際は複数ビット分ある。
1. For degeneration where the bladder can only be protruded in either side of Jl.
It is normal for it to be harmful. In such a case, if data that originally had the degenerate value is written, the starting data will have an apparently permanent value. Therefore, in the first embodiment of the present invention, C81 is divided into two blocks A and B, and when a fixed failure occurs when trying to write certain data to address A1 in A block, the logic Try writing block person to physical block B and logical block B to physical block A. In this case, if the degenerate value of the fixed fault in the physical address A1 is the same as the value of the corresponding bit in the old logical address, the fault will no longer be detected as a result of the above replacement. Therefore, the fact that the exchange has been performed is stored in the flip-flop 8, and the most significant bit of the address bus 6 (
If an EOR gate is interposed between the two inputs (or any bit may be used) and the output of the flip-flop 8 is connected to the other input, the physical blocks can be exchanged and accessed while the logical address remains the same. Note that the address bus 6 actually has a plurality of bits.

尚、ブロックの分割数は上記2ブロツクに限られず、任
意に医めることができる。また、それに応じてフリップ
フロップ8及びEORゲート7の数も増加すべきことも
いうまでもない。
Note that the number of blocks to be divided is not limited to the two blocks mentioned above, and can be set arbitrarily. It goes without saying that the number of flip-flops 8 and EOR gates 7 should also be increased accordingly.

またC8Iはマイクロプログラムの格納専用の場合のみ
でなく、オペランドデータの格納と共用のものでもよい
。この場合、オペランドデータ用の一城には固定障害が
あってはならないので、IPL時若しくは使用中におい
てオペランドデータ域で固定障害が生じたら、マイクロ
プログラム域との入れ替えを行なうようにするのがよい
Further, the C8I is not only used for storing microprograms, but may also be used for storing operand data. In this case, there should be no fixed failure in the operand data area, so if a fixed failure occurs in the operand data area during IPL or during use, it is recommended to replace it with the microprogram area. .

第2図は本発明の第2の実施例を示すブロック図であp
、cs中の各ブロックについて論理アドレスと物理アド
レスの変換テーブルを設けたものである。図において、
11はマイクロ命令アドレスカランタで、上位部分(M
ICH)と下位部分(MICL)とに分かれており、上
位がプロッタアドレス、下位がブロック内アドレスを示
す。通常はMICLが歩進されて処理が進められる。ブ
ayり間にまたがる分岐時等には、まずMICHを操作
するマイクロ命令が命令レジスタ12に読出され、その
−環ブロックアドレス部によって変換テーブル13を索
引し、アンドゲート14を介して物理ブロックアドレス
がMICHにセットされる。その後、ブロック内分岐ア
ドレスを伴った分岐命令が命令レジスタ12に続出され
、MICLにセットされる(*1のバス)。
FIG. 2 is a block diagram showing a second embodiment of the present invention.
, cs, a logical address and physical address conversion table is provided for each block. In the figure,
11 is a microinstruction address quanta, and the upper part (M
ICH) and a lower part (MICL), with the upper part indicating the plotter address and the lower part indicating the intra-block address. Normally, MICL is incremented and processing proceeds. At the time of a branch that spans a branch, etc., a microinstruction that operates MICH is first read into the instruction register 12, the translation table 13 is indexed by the -ring block address part, and the physical block address is read out via the AND gate 14. is set to MICH. Thereafter, branch instructions with intra-block branch addresses are successively issued to the instruction register 12 and set to MICL (*1 bus).

このよう碌C8において、続出した命令にlI!4シが
To〕、再書込み再読出しを行なっても誤りが消えない
場合、固定障害とみなして、障害を含む物理ブロックに
他の論理ブロックをロードしてみる。
In this way, in Roku C8, I! If the error does not disappear even after rewriting and rereading, it is assumed that it is a fixed failure and another logical block is tried to be loaded into the physical block containing the failure.

その結果、再び固定障害と検出された場合に杖、さらに
他の論理ブロックをロードしてみる。もしその結果、固
定障害が検出されなくなったら、該他の論理ブロックの
記憶されていた物理ブロックに、前記固定障害の物理ブ
ロックに初めに記憶されていた論理ブロックを記憶させ
る。即ち、両ブロックを入れ替える。そして入れ替え後
の論理アドレス・物理アドレス対応をテーブル13に登
録して処理を続行する。
As a result, if a fixed failure is detected again, try loading another logical block. If as a result, the fixed fault is no longer detected, the logical block originally stored in the physical block with the fixed fault is stored in the physical block in which the other logical block was stored. That is, both blocks are exchanged. Then, the logical address/physical address correspondence after the replacement is registered in the table 13, and the processing is continued.

これらの制御及びテーブル13の設定は、サービスプロ
セッサ(図示せず)によって容易に行なうことができる
。また、Calへのイニシャル・プログラム・ロード(
IPL)時に各ブロックのチェックを行なって、その時
点で固定障害が検出されれば、論理ブロックの再配置を
行なうようにしても良いことはいうまでもない。
These controls and settings of the table 13 can be easily performed by a service processor (not shown). Also, initial program load to Cal (
It goes without saying that each block may be checked during IPL (IPL), and if a fixed failure is detected at that time, the logical blocks may be relocated.

〔発明の効果〕〔Effect of the invention〕

以上の如く本発明によれば、C8に固定障害を生じても
ブロック間の再配置を行なうことによって、C8の容量
をそのまま有効利用して処理の続行が可能となり、シス
テムダウンの防止等、信頼性の向上に効果大である。
As described above, according to the present invention, even if a fixed failure occurs in the C8, by rearranging blocks, it becomes possible to continue processing while effectively utilizing the capacity of the C8. It is highly effective in improving sexual performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例ブロック図、第2図は本発明
の他ゆ−に施例ブロック図である。図中、1は制御記憶
装装置、3は外部記憶装置、8は7リツプフロツプ、1
3は論理・物理アドレス変換テーブルである。 垢 1 図
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of another embodiment of the present invention. In the figure, 1 is a control storage device, 3 is an external storage device, 8 is a 7-lip flop, 1
3 is a logical/physical address conversion table. 1 diagram

Claims (3)

【特許請求の範囲】[Claims] (1)外部記憶装置からマイクロプログラムをロードし
て使用されるとともに、縮退固定障害を検出する手段を
具えた制御記憶装置において、所定の大きさのブロック
単位でのmmアドレスと実アドレスとの関係を記憶する
記憶手段を設け、上記制御記憶装置中に固定障害が生じ
たとき、当骸固定ブ 障害を含む物理ブロックに他の論理tロックの内容を書
込んで固定障害を生じるか否か検出し、同定障害が生じ
る場合にはさらに他の論理ブロックの内容を書込んで同
様に検査し、固定障害が生じない場合、該論理ブロック
が以岐に記憶されていた若しくは記憶されるべきであっ
た物理ブロックに、前記固定障害を生じた物理ブロック
に記憶されていた処理ブロックを誉込み、これら両輪理
ブロックを入れ替え要旨を示す情報を上記記憶手段に記
憶せしめて動性を続行するようにしたことを特徴とする
制御記憶装置の固定障害救済方式。
(1) In a control storage device that is used by loading a microprogram from an external storage device and is equipped with means for detecting stuck-at faults, the relationship between mm addresses and real addresses in blocks of a predetermined size. and detecting whether or not a fixed fault occurs by writing the contents of other logical T-locks to the physical block containing the fixed block fault when a fixed fault occurs in the control storage device. However, if an identified failure occurs, the contents of another logical block are further written and checked in the same way, and if no fixed failure occurs, it is determined whether the logical block has been or should be stored in the future. The processing block that was stored in the physical block that caused the fixed failure is transferred to the physical block that caused the fixed failure, and information indicating the purpose of exchanging these two physical blocks is stored in the storage means to continue the dynamic operation. A fixed fault relief method for a control storage device, characterized in that:
(2)  上記記憶手段は、上記制御記憶装置中の全物
理ブロックについての、論理アドレスで索引される論理
アドレス・物理アドレス質実テーブルであることを特徴
とする特許請求の範囲第1項記載の制御記憶装置の固定
障害救済方式。
(2) The control according to claim 1, wherein the storage means is a logical address/physical address simple table indexed by logical address for all physical blocks in the control storage device. Fixed failure recovery method for storage devices.
(3)  上記記憶手段は、論理アドレスの所定ビット
を反転するか否かを記憶する2安定素子から成ることを
特徴とする特許請求の範囲第1唄記載の制御記憶装置の
固定障害救済方式。
(3) The fixed fault relief system for a control storage device according to claim 1, wherein the storage means is comprised of a bistable element that stores whether or not a predetermined bit of a logical address is to be inverted.
JP57052953A 1982-03-31 1982-03-31 Recovering system of fixed fault of control storage device Pending JPS58171793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57052953A JPS58171793A (en) 1982-03-31 1982-03-31 Recovering system of fixed fault of control storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57052953A JPS58171793A (en) 1982-03-31 1982-03-31 Recovering system of fixed fault of control storage device

Publications (1)

Publication Number Publication Date
JPS58171793A true JPS58171793A (en) 1983-10-08

Family

ID=12929236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57052953A Pending JPS58171793A (en) 1982-03-31 1982-03-31 Recovering system of fixed fault of control storage device

Country Status (1)

Country Link
JP (1) JPS58171793A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207931A (en) * 2016-05-18 2017-11-24 ローム株式会社 Signal processing circuit, micro controller, host, and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017207931A (en) * 2016-05-18 2017-11-24 ローム株式会社 Signal processing circuit, micro controller, host, and device

Similar Documents

Publication Publication Date Title
US4566102A (en) Parallel-shift error reconfiguration
US5659678A (en) Fault tolerant memory
US4005405A (en) Error detection and correction in data processing systems
JPS6229827B2 (en)
KR100402638B1 (en) Redundant bit steering mechanism with delayed swithchover of fetch operations during redundant device initialization
JPS6342294B2 (en)
JPS58171793A (en) Recovering system of fixed fault of control storage device
KR860002027B1 (en) Key memory error processing system
US7895493B2 (en) Bus failure management method and system
Rennels et al. VLSI implementation of a self-checking self-exercising memory system
JP2001167002A (en) Method and device for controlling write/read for electronic disk device
JPH0217550A (en) Trouble processing system for multiprocessor system
JPH0922387A (en) Memory unit
JPH04111032A (en) Multiplexed storage device
JPS63278162A (en) Error correction device in information processor
JPS5826119B2 (en) Buffer retry method
JPS6356751A (en) Memory patrol control system
JPH06250933A (en) Access control method for information processor and main storage
JPH03111953A (en) Method for detecting fault of memory address
JPS6223336B2 (en)
JPH02301836A (en) Data processing system
JPS63303446A (en) Information processor
JPS60110047A (en) Error correction system
JPS6133557A (en) Main memory device
JPH01134646A (en) Exchanging memory control system