JPS58169737U - フエイズロツクドル−プ回路 - Google Patents
フエイズロツクドル−プ回路Info
- Publication number
- JPS58169737U JPS58169737U JP6396882U JP6396882U JPS58169737U JP S58169737 U JPS58169737 U JP S58169737U JP 6396882 U JP6396882 U JP 6396882U JP 6396882 U JP6396882 U JP 6396882U JP S58169737 U JPS58169737 U JP S58169737U
- Authority
- JP
- Japan
- Prior art keywords
- phase lock
- phase
- droop circuit
- circuit
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のＰＬＬ回路のブロック図、第２図及び第
３図は本考案の原理を示すブロック図、第４図は本考案
の実埠例回路図である。 主要部分の符号の説明、１・・・位相比較器、２・・・
ｖＣＯ１３・・・ループフィルタ、５〜８・・・電流源
、９．１０・・・電子スイッチ。
３図は本考案の原理を示すブロック図、第４図は本考案
の実埠例回路図である。 主要部分の符号の説明、１・・・位相比較器、２・・・
ｖＣＯ１３・・・ループフィルタ、５〜８・・・電流源
、９．１０・・・電子スイッチ。
Claims (1)
- 位相比較器として二重平衡型差動アンプ構成の乗算器を
用いたフェイズロックドループ回路であって、前記二重
平衡型差動アンプへの直流供給電流を制御して回路の動
作帯域特性を制御するようにしたことを特徴とするフェ
イズロックドループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6396882U JPS58169737U (ja) | 1982-04-30 | 1982-04-30 | フエイズロツクドル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6396882U JPS58169737U (ja) | 1982-04-30 | 1982-04-30 | フエイズロツクドル−プ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169737U true JPS58169737U (ja) | 1983-11-12 |
Family
ID=30074043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6396882U Pending JPS58169737U (ja) | 1982-04-30 | 1982-04-30 | フエイズロツクドル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169737U (ja) |
-
1982
- 1982-04-30 JP JP6396882U patent/JPS58169737U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58169737U (ja) | フエイズロツクドル−プ回路 | |
| JPS5929812U (ja) | Ｆｍ変調回路 | |
| JPH0650883B2 (ja) | Ｄｐｓｋ変調デ−タの復調回路 | |
| JPS5859249U (ja) | Ｐｌｌステレオ復調器 | |
| JPS6032838U (ja) | Ｐｌｌ回路 | |
| JPS6027539U (ja) | Ｕｊｔによるｃｖｃｆの商用同期回路 | |
| JPS6064640U (ja) | 位相同期回路 | |
| JPS5917661U (ja) | Ｆｍステレオ復調器装置 | |
| JPS5927639U (ja) | フエイズロツクル−プ回路 | |
| JPS60145721U (ja) | 変調回路 | |
| JPS5929813U (ja) | 周波数変調回路の構造 | |
| JPS60127019U (ja) | 位相変調信号の復調回路 | |
| JPS58144929U (ja) | Ｐｌｌシンセサイザチユ−ナ | |
| JPS58169736U (ja) | フエイズロツクドル−プ回路 | |
| JPS6025257U (ja) | 副搬送波信号発生器 | |
| JPS60172441U (ja) | 位相同期式発振回路 | |
| JPS60132038U (ja) | Ｐｌｌ回路 | |
| JPS6019238U (ja) | Ｆｍ信号発生器 | |
| JPS6068742U (ja) | 自動周波数制御回路 | |
| JPS59127344U (ja) | エキサイタ | |
| JPS5847919U (ja) | 安定化電源回路 | |
| JPS59186892U (ja) | パラメ−タ方式デイスプレイ回路 | |
| JPS58144928U (ja) | フエーズロックドループ | |
| JPS58166154U (ja) | Ｐｌｌ回路 | |
| JPS58129785U (ja) | カラ−信号処理回路 |