JPS6032838U - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS6032838U JPS6032838U JP12521283U JP12521283U JPS6032838U JP S6032838 U JPS6032838 U JP S6032838U JP 12521283 U JP12521283 U JP 12521283U JP 12521283 U JP12521283 U JP 12521283U JP S6032838 U JPS6032838 U JP S6032838U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pll circuit
- flop
- frequency
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案に係るＰＬＬ回路の構成例を示す図、第
２図は信号のタイムチャート、第３図は従来例を示す図
である。 １・・・位相検波器、２・・・ローパスフィルタ、３・
・・可変周波数発振器、４・・・Ｄタイプ・フリップフ
ロップ。
２図は信号のタイムチャート、第３図は従来例を示す図
である。 １・・・位相検波器、２・・・ローパスフィルタ、３・
・・可変周波数発振器、４・・・Ｄタイプ・フリップフ
ロップ。
Claims (1)
- 位相検波器と可変周波数発振器と帰還ループとを備え、
基になる周波数の信号Ｆ３と減算する信号Ｆ、とを導入
し、帰還ルニプからの信号Ｆｌ’と前記信号Ｆ１の位相
を位相検波器で検出し、この位相が等しくなるように可
変周波数発振器の出力信号Ｆ２の周波数を制御すること
により所望の周波数信号を得るようにした回路において
、前記帰還ループにＤタイプ・フリップフロップを用い
、このＤタイプ・フリップフロップのＤ入力端子には信
号Ｆ３を導入し、Ｃ入力端子には信号Ｆ２を加えるよう
にしたＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12521283U JPS6032838U (ja) | 1983-08-12 | 1983-08-12 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12521283U JPS6032838U (ja) | 1983-08-12 | 1983-08-12 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032838U true JPS6032838U (ja) | 1985-03-06 |
Family
ID=30285166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12521283U Pending JPS6032838U (ja) | 1983-08-12 | 1983-08-12 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032838U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109236U (ja) * | 1984-12-20 | 1986-07-10 |
-
1983
- 1983-08-12 JP JP12521283U patent/JPS6032838U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109236U (ja) * | 1984-12-20 | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6032838U (ja) | Ｐｌｌ回路 | |
| JPS5929812U (ja) | Ｆｍ変調回路 | |
| JPS60167427U (ja) | 雑音除去回路 | |
| JPS5873652U (ja) | 位相同期ル−プ回路 | |
| JPS609309U (ja) | 変調回路 | |
| JPS60149229U (ja) | Ｆｍ復調回路 | |
| JPS60132038U (ja) | Ｐｌｌ回路 | |
| JPS5849285U (ja) | タイマ−・クロツク回路 | |
| JPS5927639U (ja) | フエイズロツクル−プ回路 | |
| JPS5848145U (ja) | 位相同期回路 | |
| JPS6068742U (ja) | 自動周波数制御回路 | |
| JPS59171426U (ja) | Ｆｍ受信機 | |
| JPS59104636U (ja) | 周波数シンセサイザ | |
| JPS58144927U (ja) | Ｐｌｌ回路 | |
| JPS5830341U (ja) | Ｐｌｌ回路 | |
| JPS60127018U (ja) | Ｆｍ復調回路 | |
| JPS5843044U (ja) | 周波数シンセサイザ− | |
| JPS58169735U (ja) | フエイズロツクドル−プ回路 | |
| JPS5917654U (ja) | ス−パヘテロダイン受信機 | |
| JPS604020U (ja) | Ｐｌｌの低域フイルタ | |
| JPS6019238U (ja) | Ｆｍ信号発生器 | |
| JPS6064640U (ja) | 位相同期回路 | |
| JPS60145730U (ja) | 追尾形帯域濾波回路 | |
| JPS60103949U (ja) | 周波数シンセサイザ | |
| JPS59129228U (ja) | Ｐｌｌ回路 |