JPS59186892U - パラメ−タ方式デイスプレイ回路 - Google Patents
パラメ−タ方式デイスプレイ回路Info
- Publication number
- JPS59186892U JPS59186892U JP8053483U JP8053483U JPS59186892U JP S59186892 U JPS59186892 U JP S59186892U JP 8053483 U JP8053483 U JP 8053483U JP 8053483 U JP8053483 U JP 8053483U JP S59186892 U JPS59186892 U JP S59186892U
- Authority
- JP
- Japan
- Prior art keywords
- display circuit
- parameter display
- circuit
- abstract
- paranoid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例を示すブロック構成図である
。
。
Claims (1)
- PLL回路と最少ドツト表示時間を指定するパラメータ
設定回路とから成る基本ドツト発生回路を有することを
特徴とするパラノー多方式ディスプレイ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8053483U JPS59186892U (ja) | 1983-05-28 | 1983-05-28 | パラメ−タ方式デイスプレイ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8053483U JPS59186892U (ja) | 1983-05-28 | 1983-05-28 | パラメ−タ方式デイスプレイ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59186892U true JPS59186892U (ja) | 1984-12-11 |
JPH0314710Y2 JPH0314710Y2 (ja) | 1991-04-02 |
Family
ID=30210526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8053483U Granted JPS59186892U (ja) | 1983-05-28 | 1983-05-28 | パラメ−タ方式デイスプレイ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59186892U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600410B2 (ja) * | 1988-07-14 | 1997-04-16 | セイコーエプソン株式会社 | 映像処理回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106591A (ja) * | 1981-12-18 | 1983-06-24 | ソニー株式会社 | Crt表示回路 |
JPS58155489A (ja) * | 1982-03-10 | 1983-09-16 | Fuji Xerox Co Ltd | 汎用ビデオインタ−フエ−ス |
-
1983
- 1983-05-28 JP JP8053483U patent/JPS59186892U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58106591A (ja) * | 1981-12-18 | 1983-06-24 | ソニー株式会社 | Crt表示回路 |
JPS58155489A (ja) * | 1982-03-10 | 1983-09-16 | Fuji Xerox Co Ltd | 汎用ビデオインタ−フエ−ス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600410B2 (ja) * | 1988-07-14 | 1997-04-16 | セイコーエプソン株式会社 | 映像処理回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0314710Y2 (ja) | 1991-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59186892U (ja) | パラメ−タ方式デイスプレイ回路 | |
JPS59129476U (ja) | 溶接機制御装置 | |
JPS6066461U (ja) | ピンセツト | |
JPS5972050U (ja) | 無線機 | |
JPS6088697U (ja) | スピ−カ− | |
JPS58122116U (ja) | 停電補償回路 | |
JPS615066U (ja) | 映像表示装置 | |
JPS60187938U (ja) | マイクロコンピユ−タ装置 | |
JPS58150142U (ja) | タイマ装置 | |
JPS6050576U (ja) | ビデオテ−プレコ−ダのスイツチングレギユレ−タ回路 | |
JPS59121796U (ja) | シンクロ録音装置 | |
JPS6095741U (ja) | 電子タイマ | |
JPS5843654U (ja) | 基準信号発生回路 | |
JPS60116527U (ja) | タイマ | |
JPS59107256U (ja) | プリンタハウジング構造 | |
JPS59180253U (ja) | コントロ−ル信号記録回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS6027253U (ja) | 燃焼制御回路 | |
JPS6126186U (ja) | 会議用時間管理時計 | |
JPS58132493U (ja) | マイクロホン | |
JPS6140760U (ja) | デイジタル信号補正装置 | |
JPS60181697U (ja) | 目覚し時計 | |
JPS6095638U (ja) | 制御装置 | |
JPS5851380U (ja) | 電子予定表 | |
JPS58149869U (ja) | 波形整形回路 |