JPS58168395A - 多周波信号検出回路 - Google Patents
多周波信号検出回路Info
- Publication number
- JPS58168395A JPS58168395A JP57051543A JP5154382A JPS58168395A JP S58168395 A JPS58168395 A JP S58168395A JP 57051543 A JP57051543 A JP 57051543A JP 5154382 A JP5154382 A JP 5154382A JP S58168395 A JPS58168395 A JP S58168395A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency signal
- noise
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/44—Signalling arrangements; Manipulation of signalling currents using alternate current
- H04Q1/444—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies
- H04Q1/46—Signalling arrangements; Manipulation of signalling currents using alternate current with voice-band signalling frequencies comprising means for distinguishing between a signalling current of predetermined frequency and a complex current containing that frequency, e.g. speech current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、電話ダイヤル信号その他交換接続のための制
御信号として伝送される多周波信号の検出回路に関する
。特κ多屑波信号と雑音とを効率的κ区別する多周波信
号検出回路に関するものである。
御信号として伝送される多周波信号の検出回路に関する
。特κ多屑波信号と雑音とを効率的κ区別する多周波信
号検出回路に関するものである。
一般に多周波信号検出（ハ）路では、信号と雑音の区別
および信号の受信中に雑音の影響を少なくするためＫ、
一定時関にわたり信号が継続することを確認する回路が
設けられている。これκは遅延回路と比較回路が組合せ
て用いられる。
および信号の受信中に雑音の影響を少なくするためＫ、
一定時関にわたり信号が継続することを確認する回路が
設けられている。これκは遅延回路と比較回路が組合せ
て用いられる。
しかし従来の遅延１路は、各周ｆＩＬ数Ｏ出力と比較す
る比較回路からの出力が遅延回路に導びかれ、遅延回路
に出力が生ずるまでの遅延時間と、比較回路の出力が消
滅したときＫｊ！蔦回路の出力が消滅するまでの遅鷺時
関によ９それらの出力が順次重な）合って、その影響が
無視できなくなる。そのため遅延回路の遅延時間を長く
すると、雑音が繰返し受信されたとき、比較回路出力が
消滅したとき遅延回路からの出力が消滅するまでの遅凰
時関も長くなって、遅延回路の出力が消滅する以前κさ
らに比較回路出力が導びかれることκな多逼鴬回路の出
力レベルが階段的忙上昇してついには出力がしきい値（
スレッショルド）を越す場合が生ずる欠点があった。
る比較回路からの出力が遅延回路に導びかれ、遅延回路
に出力が生ずるまでの遅延時間と、比較回路の出力が消
滅したときＫｊ！蔦回路の出力が消滅するまでの遅鷺時
関によ９それらの出力が順次重な）合って、その影響が
無視できなくなる。そのため遅延回路の遅延時間を長く
すると、雑音が繰返し受信されたとき、比較回路出力が
消滅したとき遅延回路からの出力が消滅するまでの遅凰
時関も長くなって、遅延回路の出力が消滅する以前κさ
らに比較回路出力が導びかれることκな多逼鴬回路の出
力レベルが階段的忙上昇してついには出力がしきい値（
スレッショルド）を越す場合が生ずる欠点があった。
例えば第１図がその間の事情を示すもので、（Ａ１図の
しきい値（スレッショルド）を上まる電圧（Ｖ）の時点
（丁）で、（ＩＩ）図のような信号を生じ、順次ｆｃ）
図のように増大して、そのスレッショルド＊ｔ−上まわ
り、（ＤＪ図のように、（ム）図に比べ出力に大きな影
響を与えるものである。
しきい値（スレッショルド）を上まる電圧（Ｖ）の時点
（丁）で、（ＩＩ）図のような信号を生じ、順次ｆｃ）
図のように増大して、そのスレッショルド＊ｔ−上まわ
り、（ＤＪ図のように、（ム）図に比べ出力に大きな影
響を与えるものである。
本発明の目的は、上記の欠点を除去して、雑音などに影
響されない信頼性の高い多周波信号検出回路を提供する
ことである。
響されない信頼性の高い多周波信号検出回路を提供する
ことである。
この発明は、多周波信号のそれぞれの周波数を抽出する
複数個のｒ波器とその複数個のｒ波器の出力をそれぞれ
整流する複数個の整流回路と、その各整流回路からの出
力が一定レベルに達したとき出力を生ずる比較回路と、
その比較回路からの出力を一定時間遅延する遅延回路と
を有する多周波信号検出回路において、上記の遅延回路
がディジタル回路で、例えばシフトレジスタに並列出力
の機能を設けて構成されることを特徴とする。
複数個のｒ波器とその複数個のｒ波器の出力をそれぞれ
整流する複数個の整流回路と、その各整流回路からの出
力が一定レベルに達したとき出力を生ずる比較回路と、
その比較回路からの出力を一定時間遅延する遅延回路と
を有する多周波信号検出回路において、上記の遅延回路
がディジタル回路で、例えばシフトレジスタに並列出力
の機能を設けて構成されることを特徴とする。
以下添付図面を参照して本発明を詳細Ｋｆｆｌ明する。
第２図は本発明の実施例を示すブロック構成図である。
ＩＩｓ図（ａ） 〜（ｊ）およびａｌＩ ４５ｉ０ （
ａ） 〜１））ｔ ソｆｉぞれ第２図に（１）〜（ｉ）
で示す点の動作波形図である。
ａ） 〜１））ｔ ソｆｉぞれ第２図に（１）〜（ｉ）
で示す点の動作波形図である。
＠２図において入力端子ＩＫ与えられた多周波信号はそ
の多周波信号に含まれる各周波数を抽出するための複数
のＰｉｌｌ＠２ｍ、２ｂＫ与えられる。
の多周波信号に含まれる各周波数を抽出するための複数
のＰｉｌｌ＠２ｍ、２ｂＫ与えられる。
各Ｆｍ器の出力は各整流回路３ａ、３ｂｌｃよシ整流す
レタ後Ｋ（第５図１、ｂ）、比較回路（ＣＯｍｐ）４ａ
、４ｂ Ｋ供給される。比較回路４ａ、４ｂにおいては
、しきい値（スレッショルド）レベル以上の入力があっ
たときに出力を生じ（第５図’ ｓ ’ ）、その出力
（Ｃ）、（ｄｌはアンド回路５に与えられる。アンド回
路５の出力（第３図Ｃ）は、シリアル・パラレル（直並
列）変換−路７に与えられる。このシリアル・パラレル
変換回路はデジタル・シフトレジスタにより構成する。
レタ後Ｋ（第５図１、ｂ）、比較回路（ＣＯｍｐ）４ａ
、４ｂ Ｋ供給される。比較回路４ａ、４ｂにおいては
、しきい値（スレッショルド）レベル以上の入力があっ
たときに出力を生じ（第５図’ ｓ ’ ）、その出力
（Ｃ）、（ｄｌはアンド回路５に与えられる。アンド回
路５の出力（第３図Ｃ）は、シリアル・パラレル（直並
列）変換−路７に与えられる。このシリアル・パラレル
変換回路はデジタル・シフトレジスタにより構成する。
このシリアル・パラレル変換回路フでは、クロック回路
６よ）のクロック（第３図ｆ）に従い、出力をオア回路
８およびアンド回路９に与える。オア回路８では、決め
られた入力数の中に一つ以上の入力があれば出力（第５
図ｇ）を７リップフロップ回路１０に与える。
６よ）のクロック（第３図ｆ）に従い、出力をオア回路
８およびアンド回路９に与える。オア回路８では、決め
られた入力数の中に一つ以上の入力があれば出力（第５
図ｇ）を７リップフロップ回路１０に与える。
アンド回路９では、決められた数の入力が全部にあると
き、出力（第３図ｈ）を７リツプフロツプ回路１０に４
える。ノリラグフロップ回路１０は、オア回路８からの
入力（ｇ）およびアンド回路９からの入力歯）によ）セ
ットまたはリセットされる。７リップフロップ回路１０
の出力（＃Ｉ５図ｉ）は、出力端子１１に送出される。
き、出力（第３図ｈ）を７リツプフロツプ回路１０に４
える。ノリラグフロップ回路１０は、オア回路８からの
入力（ｇ）およびアンド回路９からの入力歯）によ）セ
ットまたはリセットされる。７リップフロップ回路１０
の出力（＃Ｉ５図ｉ）は、出力端子１１に送出される。
このように構成することＫよ少、シリアル−パラレル変
換回路７の出力の一部が雑音により欠落すると、アンド
回路９には出力が生じないので、雑音による誤検出を少
な（することができる。
換回路７の出力の一部が雑音により欠落すると、アンド
回路９には出力が生じないので、雑音による誤検出を少
な（することができる。
以上の説明より明らかなように、遅延回路がディジタル
回路で構成された本発明による多周波信号検出回路にお
いては、雑音の影響を受けないようＫできて信頼性の高
い多周波信号検出回路を提供できる。
回路で構成された本発明による多周波信号検出回路にお
いては、雑音の影響を受けないようＫできて信頼性の高
い多周波信号検出回路を提供できる。
第１図は従来例の電圧波形図。
ｔｓ２図は本発明の実施例上水すブロック図。
篇５図は同上の電圧波形図。
第４図は同上の雑音受信時の電圧波形図。
１・・・入力端子、ハ、２ｂ・−・ｒ波器、３ｍ、３ｂ
・・・整ｍ回路、軸、４ｂ・・・比較回路、５・・・ア
ンド回路、６・・・クロック回路、７・−・シリアル・
パラレル変換−路、８・・・オア回路、９・・・アンド
回路、１０・・・ノリラグフロップ回路、１１・・・出
力端子。 特許出願人 日本電気株式会社 代理人 弁理士 井出直孝 （ＤＪ 光 １ 図 交 Ｍ３図
・・・整ｍ回路、軸、４ｂ・・・比較回路、５・・・ア
ンド回路、６・・・クロック回路、７・−・シリアル・
パラレル変換−路、８・・・オア回路、９・・・アンド
回路、１０・・・ノリラグフロップ回路、１１・・・出
力端子。 特許出願人 日本電気株式会社 代理人 弁理士 井出直孝 （ＤＪ 光 １ 図 交 Ｍ３図
Claims (1)
- （１）多周波信号の各周波数を抽出する複数個のｒ液量
と、 そ、の複数個のｒ波器の出力管それぞれ整流する複数個
め整ｆＩＬ回路と、 その各整＃１回路からの出力が所定のレベルＫｊｌした
ときに出力を生ずる比較回路と、 その比較回路の出力を一定時間遅蔦する遅延回路とを備
えた多周波信号検出回路において、上記Ｏ遅延回路がデ
ィジタル回路で構成されること管特徴とする多周波信号
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051543A JPS58168395A (ja) | 1982-03-29 | 1982-03-29 | 多周波信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57051543A JPS58168395A (ja) | 1982-03-29 | 1982-03-29 | 多周波信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168395A true JPS58168395A (ja) | 1983-10-04 |
Family
ID=12889934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57051543A Pending JPS58168395A (ja) | 1982-03-29 | 1982-03-29 | 多周波信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05236521A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | トーン検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366309A (en) * | 1976-11-26 | 1978-06-13 | Nec Corp | Digital type tone signal detector |
-
1982
- 1982-03-29 JP JP57051543A patent/JPS58168395A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366309A (en) * | 1976-11-26 | 1978-06-13 | Nec Corp | Digital type tone signal detector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05236521A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | トーン検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946379A (en) | Serial to parallel converter for data transmission | |
| US3144515A (en) | Synchronization system in timedivision code transmission | |
| US3140357A (en) | Multifrequency receiver | |
| US3783383A (en) | Low disparity bipolar pcm system | |
| JPH0634532B2 (ja) | デユアルト−ン多周波およびダイヤルパルス受信器 | |
| ES8202229A1 (es) | Equipo de ensayo de un desmodulador de un televisor receptorde teletexto | |
| US4293737A (en) | Ringing decoder circuit | |
| US3959603A (en) | Dual tone multiple frequency receiver/decoder | |
| US4042788A (en) | Tone detector | |
| US3936801A (en) | Multifrequency signal receiver timing circuit | |
| JPS58168395A (ja) | 多周波信号検出回路 | |
| US4009353A (en) | Analog signal detection | |
| US4042787A (en) | Output processing and output coupling circuit for a digital tone receiver | |
| US3178643A (en) | Pulse transmission echo suppression system | |
| RU1810991C (ru) | Приемник бипол рных импульсов | |
| US3500202A (en) | Testing system for pulse repeater systems using code converters | |
| JPS6142895B2 (ja) | ||
| US4041248A (en) | Tone detection synchronizer | |
| SU756660A1 (ru) | Устройство для приема информации • с подавлением помех 1 | |
| JPH0710047B2 (ja) | 零連誤り検出回路 | |
| JP2917667B2 (ja) | 呼出用トーン信号検出回路 | |
| RU1793560C (ru) | Устройство приема тональных сигналов | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| SU674225A1 (ru) | Устройство приема самосинхронизирующихс импульсных последовательностей | |
| SU1040626A1 (ru) | Автокоррел ционный приемник тональных сигналов |