JPS58168087A - Raster scanning crt analog waveform display unit - Google Patents
Raster scanning crt analog waveform display unitInfo
- Publication number
- JPS58168087A JPS58168087A JP57051671A JP5167182A JPS58168087A JP S58168087 A JPS58168087 A JP S58168087A JP 57051671 A JP57051671 A JP 57051671A JP 5167182 A JP5167182 A JP 5167182A JP S58168087 A JPS58168087 A JP S58168087A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- exclusive
- analog
- staircase wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本@明は、X−Yマトリックス表示方法(CRT面を垂
直ラスタ線数×水平ドツトとして表示する方法)を用い
てアナログ波形を表示する装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an apparatus for displaying analog waveforms using an XY matrix display method (a method for displaying a CRT surface as vertical raster lines x horizontal dots).
従来、CRT(陰極線管)にアナログ波形をメモリ・ス
コープとして表示する場合、大別して次の2つの方法が
用いられている。Conventionally, when displaying analog waveforms on a CRT (cathode ray tube) as a memory scope, the following two methods have been used.
(イ)水平・垂直方向に直接時間変換された信号で静電
又は電磁偏向させて電子ビームを振らす直接方式。(b) A direct method in which an electron beam is deflected electrostatically or electromagnetically using signals that are directly time-converted in the horizontal and vertical directions.
(ロ) CRT向にラスタを想定して水平方向と垂直
方向を画素に分解し、その各画素に対応するメモリにf
OJ、 rlJを書き込み、アナログ波形をその総和と
して表示するX−Yマトリックス方式。(b) Assuming a raster for the CRT, divide the horizontal and vertical directions into pixels, and store f in the memory corresponding to each pixel.
An X-Y matrix method that writes OJ and rlJ and displays the analog waveform as the sum of them.
(イ)の方法は、直接偏向信号を加えるので適当な平滑
手段を用いることにより電子ビームの動きを連続的に表
示でき、表示波形が滑らかに見えるため多くのアナログ
波形表示装−(例えば心電図波形、血圧波形などの各柚
メモリ・スコープ)に使用されている。In method (a), since a deflection signal is directly applied, the movement of the electron beam can be displayed continuously by using an appropriate smoothing means, and because the displayed waveform looks smooth, it is used in many analog waveform display devices (e.g., electrocardiogram waveforms). , blood pressure waveforms, etc.) are used for each Yuzu memory scope).
(ロ)の方法は、しばしば文字・グラフ等と一緒に表示
されることが多いが、アナログ波形を(イ)の方法によ
る場合と同程度の画質を保持して表示できれば、(イ)
の方法に比べ次のような長所を有する。Method (B) is often displayed together with text, graphs, etc., but if analog waveforms can be displayed with the same level of image quality as method (B), then method (B)
It has the following advantages compared to the above method.
■ 消費電力が小さい。■ Low power consumption.
■ 大形のCRTが使用できる。■ Large CRT can be used.
■ R,G、B等のマルチカラーCRTが使用可能であ
る。■ Multi-color CRTs such as R, G, and B can be used.
■ 文字・グラフを同時に表示できる。■ Characters and graphs can be displayed simultaneously.
しかし、(ロ)の方法によってアナログ波形を表示−す
る場合、%開昭51−78117 、%開昭53−17
033 、特開昭54−159270の各公報に見られ
るように、従来はいずれも1IiIi素を1つのドツト
として表示しようとしているが、画素とlll1i素と
の境目に表示すべきデータがある場合には下記のような
間部がある。However, when displaying analog waveforms using the method (b),
033 and Japanese Patent Application Laid-Open No. 159270/1984, all of them have conventionally attempted to display 1IiIi elements as one dot, but when there is data to be displayed at the boundary between a pixel and an llll1i element, has an interval as shown below.
第1図は、この関係を示す説明図である。図において、
白丸印は表示されたドツト、黒丸印は我ボされるべきド
ツトの位置を示し、3角印は後述のようにして補間され
たドツトの位置を示す。いま、水平(X)方向の分解能
をに、CRTのX方向有効′11@長をH,X方向の画
素数なNとすると、次式が成立つ。FIG. 1 is an explanatory diagram showing this relationship. In the figure,
White circles indicate the positions of displayed dots, black circles indicate the positions of dots to be removed, and triangular marks indicate the positions of dots interpolated as described below. Now, assuming that the resolution in the horizontal (X) direction is H, the effective length of the CRT in the X direction is H, and the number of pixels in the X direction is N, the following equation holds true.
k=H/N(簡/DOT) 一方、時間関係については、水平走査周期をb 。k=H/N (simple/DOT) On the other hand, regarding the time relationship, the horizontal scanning period is b.
4線期間をf、lドツトの読み出し時間をaとすると、
次式が成立する。Let f be the 4-line period and a be the readout time of the l dot, then
The following formula holds true.
−f
a −N (S )
したがって、分解能kを小さくするため1jIS数Nを
多く取れば、aが少なくなる。すなわち、ドツト当たり
読み出し時間は短くなる。1を一定にしてkを満足な値
にしようとすれば、h−fを大きくしなければならない
。ここに、1画面の繰り返し周期をF、ラスタ線数をL
とすると、F=(h−f)・L
であるから、h−fが大きいとFも大きくなり、これは
−面に7リツカとして現われる。−f a −N (S) Therefore, if the 1jIS number N is increased in order to reduce the resolution k, a will be decreased. That is, the readout time per dot becomes shorter. If we want to keep 1 constant and k to a satisfactory value, h−f must be increased. Here, the repetition period of one screen is F, and the number of raster lines is L.
Then, since F=(h-f)·L, when h-f is large, F also becomes large, and this appears as 7 ritsuka on the - plane.
上記の関係から、分解能kを向上させるためには、Nを
大きくし必然的llCaを小さくしなければならないこ
とが判る。しかし、aを小さくするには、■画素に対応
したメモリのデータ駄み出し速度に限界があること、(
2)h−fにおける使用メモリ数が増大すること等の制
約があって、簡単な方法でしかも安価に所定の目的を達
することは困難である。From the above relationship, it can be seen that in order to improve the resolution k, N must be increased and the inevitable llCa must be decreased. However, in order to reduce a, there is a limit to the data output speed of the memory corresponding to the pixel, (
2) There are constraints such as an increase in the number of memories used in h-f, and it is difficult to achieve a predetermined purpose by a simple method and at low cost.
次に、第1図に示す各ドツト間の不連続を補間する方法
を述べる。例えば、4I開昭54−152822 にお
いては、第2図及び第3図に示すように、ドツトを単位
とし【不連続波に対する補間を行なっている。この方法
は、3角印の位置に補間ドツトを配置するので、第2図
の場合はさはどでないにせよ、第3図の場合は、実際に
表示すべき位置が黒丸印の所であるから不自然な表示に
ならざるをえな〜・。これは、水平方向の分解能に限界
があるからであって、これを解決しようとすれば、上述
の゛よ5に分解能を向上させるほかはないことになる。Next, a method for interpolating the discontinuities between the dots shown in FIG. 1 will be described. For example, in 4I Publication No. 54-152822, as shown in FIGS. 2 and 3, interpolation for discontinuous waves is performed using dots as units. In this method, the interpolation dot is placed at the position of the triangular mark, so in the case of Fig. 2, it is not so far, but in the case of Fig. 3, the actual position to be displayed is the black circle mark. I have no choice but to end up with an unnatural display. This is because there is a limit to the resolution in the horizontal direction, and the only way to solve this problem is to improve the resolution to 5 above.
しかし、(ロ)の方法には、(イ)の方法に比べ【次の
ような短所がある。すなわち、直接偏向方法によるアナ
ログ表示波形の振幅及び位置の調整は、偏向すべき波形
を直接調整することにより容易に行ないうるが、X−Y
マトリックス方式の振幅及び位置の調整は、■入力A/
D変換鵠に入れる前に変更する、■補助メモリに一度記
憶させ、表示するときに表示S数等を加味して表示マト
リックス・メモリ(ビデオRAM )に入れる、などの
処置が必要となる。そして、■の場合、一過性の信号を
拡大及は細束するときには再びA/D変挾器から入力し
なければならず、これらの要求には対処できない。However, method (b) has the following disadvantages compared to method (b). That is, the amplitude and position of the analog display waveform can be easily adjusted by directly adjusting the waveform to be deflected using the direct deflection method, but the X-Y
To adjust the amplitude and position of the matrix method, use ■Input A/
It is necessary to take measures such as changing the data before inputting it into the D conversion device, and storing it once in the auxiliary memory, and then storing it in the display matrix memory (video RAM) after taking into account the number of display S, etc. when displaying. In the case of (2), when expanding or narrowing the transient signal, it is necessary to input it again from the A/D converter, and these requirements cannot be met.
■の場合には、表示するマトリックス・メモリの外に補
助メモリを必要とし、且つ係数で処理することから構成
が(l雑で1価となる。In the case of (2), an auxiliary memory is required in addition to the matrix memory for display, and since processing is performed using coefficients, the configuration is coarse and monovalent.
更に、(ロ)の方法では、カラーCRTK&示する際、
1jIll素毎に色付けするためには1lkI素毎に色
付は用のメモリが必要となる。例えは、表現しようとす
る色の畝が8色の場合、3ビツトか必要となるので全−
向を表示するに賛するメモリのm数倍か必要となる。Furthermore, in method (b), when displaying a color CRTK &
In order to color every 1jIll element, a memory for coloring every 1kI element is required. For example, if there are 8 color ridges to express, 3 bits are required, so all -
In order to display the direction, the memory required is several times as many as m.
なお、アナログ置形表示を行な5wA、新しいデータな
順次画面に連続的に表示する必要かあるか、従来は次の
2通りの方法が主体であった。It should be noted that the following two methods have conventionally been used to determine whether it is necessary to perform analog display and display new data sequentially on the screen at 5WA.
(1)記録紙に連続して波形が記録されるような表示方
法。(1) A display method in which waveforms are continuously recorded on recording paper.
(−) モニタ・オシロスコープのように掃引させる
ことにより画面上不連続点を移動させる表示方法。(-) A display method that moves discontinuous points on the screen by sweeping it like a monitor oscilloscope.
(11)の方法は、画面書き換えに際し該当ドツトを順
次新しいデータに置き換えればよく容易である。Method (11) is easy, as it is sufficient to sequentially replace the corresponding dots with new data when rewriting the screen.
しかし、(1)の方法は、画面全体につ(・て新たに書
き換える必要があるので、別に同等のX−Yメモリを用
い交互に表示する等の処置を要し、複雑であって容易で
ない。However, method (1) requires the entire screen to be rewritten, so it requires additional measures such as using equivalent X-Y memory and displaying it alternately, which is complicated and not easy. .
本発明は、上述の如き問題点をことごとく一掃した2ス
タ走査CRTアナログ波形表示装置を提供しようとする
ものである。本発明の特徴は、新規な映倫パルス化回路
を用いることにより、ラスタ走査CRT*示装置にアナ
ログ信号波形を円滑な形として表示しうる点にある。以
下、図面により本発明を具体的に説明する。The present invention aims to provide a two-star scanning CRT analog waveform display device that completely eliminates the above-mentioned problems. A feature of the present invention is that by using a novel pulsing circuit, an analog signal waveform can be displayed as a smooth shape on a raster scan CRT* display. Hereinafter, the present invention will be specifically explained with reference to the drawings.
第4図は、本発明の実施例を示すブロック図で111
ある。―において、(1)はアナログ信号入力端子、(
2)はアナログ・デジタル変換器、(3)は書き込み制
御回路、(4)は波形メモリ、(5)は耽み取り制御回
路、(6)はデジタル・アナログ変換器で、これらは破
鱒で囲んで示すように従来の直接方式と同じである。FIG. 4 is a block diagram 111 showing an embodiment of the present invention. -, (1) is an analog signal input terminal, (
2) is an analog-to-digital converter, (3) is a write control circuit, (4) is a waveform memory, (5) is an indulgence control circuit, and (6) is a digital-to-analog converter. As shown in the box, it is the same as the conventional direct method.
図では、簡単のため1チヤンネルのみ示す。水平期間内
に波形メモリ(4)より読み出したアナログ信号は、低
域通過フィルタを用いた平滑回路(7)により平滑し、
映像パルス化回路(8)に印加する。映像パルス化回路
(8)は、後述のようにアナログ信号を本発明独特の映
像パルスに変換するもので、その出力なC)LT (9
1に供給する。Qlは、クロック・パルス発生器t11
)の出力よりサンプリング・パルスを発生してA/D変
換器t2)及び書き込み制御41回路(3)を制御する
サンプリング・パルス発生回路である。Q4及びa増は
、クロック・パルス発生器Uυの出力から水平同期パル
ス及び垂直同期パルスをそれぞれ発生する回路である。In the figure, only one channel is shown for simplicity. The analog signal read from the waveform memory (4) within the horizontal period is smoothed by a smoothing circuit (7) using a low-pass filter.
The voltage is applied to the video pulsing circuit (8). The video pulsing circuit (8) converts an analog signal into a video pulse unique to the present invention as described later, and its output is C) LT (9
Supply to 1. Ql is the clock pulse generator t11
This is a sampling pulse generation circuit that generates a sampling pulse from the output of ) to control the A/D converter t2) and the write control 41 circuit (3). Q4 and a are circuits that generate horizontal synchronization pulses and vertical synchronization pulses, respectively, from the output of the clock pulse generator Uυ.
第5図は、第4図の動作説明用波形−である。FIG. 5 is a waveform for explaining the operation of FIG. 4.
第5図Aは入力端子(1)に加えられるアナログ信号波
形を示し、例えばその1秒間を波形メモリ(4)に記憶
させ゛る。第5図BはD/A変換器(6)の出力波形を
示し、これは第5図Aの波形を(h−f)時間で読み出
したものである。第5図Cは、第5図Bの波形な平滑し
た波形(再生波形)を示す。FIG. 5A shows an analog signal waveform applied to the input terminal (1), for example, one second of which is stored in the waveform memory (4). FIG. 5B shows the output waveform of the D/A converter (6), which is the waveform of FIG. 5A read out at time (h-f). FIG. 5C shows a smoothed waveform (reproduced waveform) of FIG. 5B.
1m6図は、本発明に用いる映倫パルス化回路(8)の
1例を示すブロック図である。第7〜第9図は、その動
作説明用波形図である。第6図における■〜のは、第7
〜第9図におけるa−i波形の現われる個所を示す。第
6図において、入力端子Q4)には第5図Cの平滑出力
波形が印加される。この入力波形は、第1比較器aS及
び第2比較器(lfjにおいてそれぞれ異なる基準信号
波形と比較される。この基準信号波形の一方は、第9図
°のiに示すような階段波でカウンタ翰及びD/A変換
器a湯によって発生する。カウンタ翰は、カウント端子
Cに加えられる水平同期パルス毎にカウントを行ない、
リセット端子RK加えられる垂直同期パルス毎にリセッ
トされる。、この階段波の段数は画面のラスタ縁に対応
して定めるので、各段のレベル(O9l。Figure 1m6 is a block diagram showing an example of the Eirin pulse generation circuit (8) used in the present invention. 7 to 9 are waveform diagrams for explaining the operation. ■~ in Figure 6 is the 7th
- Shows the locations where the ai waveforms in FIG. 9 appear. In FIG. 6, the smoothed output waveform of FIG. 5C is applied to the input terminal Q4). This input waveform is compared with different reference signal waveforms in the first comparator aS and the second comparator (lfj). One of the reference signal waveforms is a staircase wave as shown in i in FIG. The counter counter counts each horizontal synchronization pulse applied to the count terminal C.
Reset terminal RK is reset every time a vertical synchronization pulse is applied. , the number of steps of this staircase wave is determined corresponding to the raster edge of the screen, so the level of each step (O9l).
2、・・・・・・)をラスタ・レベルと呼ぶことにする
。jなわち、第1比較器a四に供給される基準信号波彫
金は、レベルが水平同期して順次lステップずつ変化す
るものである。基準信号波形の他方は、レベル・シフタ
Q?)により例えば1ステツプだけレベル・シフトされ
(第9図のg)、第2比較器Q−に供供給すれる。O8
もレベル・シックであるが、これについ【は後で述べる
。ここで、このレベル・シフトする段数は、表示波形の
縁の太さを決めるか、必ずしもlステップでなくてもよ
い。2,...) will be called the raster level. In other words, the level of the reference signal wave engraving supplied to the first comparator a4 is horizontally synchronized and sequentially changes by l steps. The other side of the reference signal waveform is level shifter Q? ), for example, by one step (FIG. 9g) and supplied to the second comparator Q-. O8
It is also level chic, but I will discuss this later. Here, the number of levels to be shifted may determine the thickness of the edge of the displayed waveform, or may not necessarily be l steps.
いま、入力波形が3角波であるとし、第9図のシック・
レベルと対比させて示すと1.第7図Aのようになる。Assume that the input waveform is a triangular wave, and the chic waveform shown in Figure 9 is
Comparing it with the level, 1. The result will be as shown in Figure 7A.
第1比較器a場に入力される基準ラスタ・レベルが0の
とき、3角波のピークはこのレベルに達しないので、第
1比較器α1の出力は0である(第7図Bのa)。一方
、M2比較器(2)は、レベル・シフタ卸のステップ数
が1であるとするとシック・レベルは1であるので、幅
の短か(・パルスな生じる(第7図Bのb)。このbパ
ルスは、排他オア回路Qυ、(2)及び遅延回路(ハ)
に加えられる。When the reference raster level input to the first comparator field a is 0, the peak of the triangular wave does not reach this level, so the output of the first comparator α1 is 0 (a in Figure 7B). ). On the other hand, in the M2 comparator (2), if the number of steps in the level shifter is 1, the thick level is 1, so the width is short (pulse is generated (b in FIG. 7B)). This b pulse is generated by the exclusive OR circuit Qυ, (2) and the delay circuit (c).
added to.
、、、、、、1:、:。,,,,,,1:,:.
ここに、遅延回路−は、一定パルス幅以上のパルスに対
して一定の遅延時間τを与える回路である。Here, the delay circuit is a circuit that provides a constant delay time τ to a pulse having a constant pulse width or more.
bパルスはその一定パルス幅に達しないので、遅延回路
(2)は出力を生じない(第7図Bf)d )。したが
って、排他オア回路Qυ及びO4は、bパルスと同じパ
ルスを出力する(第7図Bのc、e)。よつ°(、CR
T(91電子ビームの輝度を変調するオア回路(2)の
出力も第7図Bのfのようになり、これに対応する輝点
がCRT (9)の画面に現われる(O7図りのr−上
の輝点)。第7図Dニオlル*O’、 1’、 2’。Since the b pulse does not reach its constant pulse width, the delay circuit (2) produces no output (FIG. 7Bf)d). Therefore, the exclusive OR circuits Qυ and O4 output the same pulse as the b pulse (c, e in FIG. 7B). Yotsu°(,CR
T (91) The output of the OR circuit (2) that modulates the brightness of the electron beam also becomes as shown in f in Figure 7B, and a corresponding bright spot appears on the screen of the CRT (9) (r- in Figure O7). (bright spot on top). Fig. 7 D Niol*O', 1', 2'.
3′、・・・・・・・・・は、シック・レベル0,1,
2,3.・・・・・・・・・に対応するシック線を示す
・。3'...... is sick level 0, 1,
2,3. Indicates the thick line corresponding to .
次に、第1比較器Q9へ入力されるシック・レベルが1
になると、第1比較器Q暖は第7図Bのbノくルスと同
じパルスを生じる(第7図Cのa)。このとき、第2比
較器1eへのシック・レベルは2となるから、第7図C
のbに示すパルスを生じる。Next, the sick level input to the first comparator Q9 is 1.
Then, the first comparator Q generates the same pulse as the b pulse in FIG. 7B (FIG. 7C, a). At this time, the sick level to the second comparator 1e is 2, so the
This produces the pulse shown in b.
ゆえに、排他オア回路なυの出力は、wX7図CのCに
示すパルスとなる。第2比較器aeの出力は、遅延回路
(ハ)により7時間遅延された第7図Cのdにホすパル
スと共に排他オア回路c!4に加えられ、そ ・の
出力に第7−〇のCに示すパルスを生じる 第7図Cの
CパルスとCパルスは、オア回路な4を通つて第7図C
のfに示すパルスとなる。このfパルスは、CRT画面
において第7図りの2′線上に示すような輝線になる
以下同様にして、第7図りに示すような3角波形がCR
TIfo上に表示される。Therefore, the output of υ, which is an exclusive OR circuit, becomes the pulse shown in C in Figure C of wX7. The output of the second comparator ae is output from the exclusive OR circuit c! along with the pulse shown at d in FIG. 7C, which is delayed for 7 hours by the delay circuit (c). The C pulse and C pulse in Figure 7 C pass through 4 which is an OR circuit, and the pulse shown in C in Figure 7-0 is generated at its output.
The pulse is shown as f. This f pulse becomes a bright line on the CRT screen as shown on the 2' line in Figure 7.
Similarly, the triangular waveform as shown in Figure 7 is CR
Displayed on TIfo.
実際は、波形を示す線の太さは図より細くなる。In reality, the thickness of the line indicating the waveform will be thinner than in the diagram.
入力波形が方形波の場合は、第8図に示すようになる。When the input waveform is a square wave, it becomes as shown in FIG.
この場合は、第8図CのCに示すよ5に排他オア回w6
eaの出力が0となってしまうが、第2比較器ae、遅
延回路(ハ)及び排他オア回路シカによって第8図りに
示すように補正される。この場合、シック方向の波形成
分か同図りのr線上に示すように連続的に表示されるこ
とに注目すべきである、。In this case, as shown in Figure 8C, exclusive OR times w6
Although the output of ea becomes 0, it is corrected as shown in Figure 8 by the second comparator ae, the delay circuit (c), and the exclusive OR circuit (c). In this case, it should be noted that the waveform in the thick direction is displayed continuously as shown on the r line in the same figure.
更に、垂直方向の分解能を向上させる手段としては、通
常、インターレース方法を採ることが多い、この場合で
も、前述のようにD/A変換器(61。Furthermore, as a means to improve the resolution in the vertical direction, an interlacing method is usually adopted, and even in this case, the D/A converter (61) is used as described above.
平滑回% (7)を通過したアナログ阪形侶号は、垂直
方向に対しても連続的であるから、この方法を容易に適
用することができ、例えは、第6図に小1フリツプ70
ツブ(ハ)を追加し、丁度インターレースされるシック
・レベルに対応した微小電圧を、撫直同期信号の1つお
きに基準階段波発生回路に加える(第6図ではD/A変
換器の基準信号に加えたが)ことによって、インターレ
ースされたシックに映像パルスを得ることができる。Since the analog sakagata mater which has passed through the smooth rotation % (7) is continuous also in the vertical direction, this method can be easily applied.
A small voltage corresponding to the thick level to be interlaced is added to the reference staircase wave generation circuit for every other synchronization signal (in Figure 6, the D/A converter reference (added to the signal), it is possible to obtain interlaced thick video pulses.
上述の説明は基準信号波形をレベル・シフトする場合に
つい【行なったが、入力波形の方をレベル・シフトして
もよい。この場合は、レベル・シフタQlを第6図に示
すように接続する。ただし、増幅器がもう1つ必要とな
る。Although the above explanation was made regarding the case where the reference signal waveform is level-shifted, the input waveform may also be level-shifted. In this case, the level shifter Ql is connected as shown in FIG. However, one more amplifier is required.
また、カラーCRTを用いR,G、B等のマルチチャン
ネルで波形表示をしたい場合は、上述のように既に映像
信号がパルス化されているので構成が容易である。この
場合、同じ位置に同時に波形が表示されるときの優先順
位も、各チャンネル毎にパルス化されているので容易に
決めることができる。例えば、ア、ンドゲート、インバ
ータを用いチャンネルl(赤)〉チャンネル2(緑)〉
チャンネル3(青)のような優先順位とすることができ
る。Further, if it is desired to display waveforms in multiple channels such as R, G, and B using a color CRT, the configuration is easy because the video signal is already pulsed as described above. In this case, the priority order when waveforms are displayed simultaneously at the same position can be easily determined because the pulses are generated for each channel. For example, using an inverter, channel L (red) and channel 2 (green)
The priority may be channel 3 (blue).
以上説明したところから明らかなように、本発明によれ
ば、次のような顕著な効果を得ることができる。As is clear from the above explanation, according to the present invention, the following remarkable effects can be obtained.
(a) 表示アナログ波形がドツト・マトリックスと
異なり連続的であるから、水平方向の分解能がよくなる
。(a) Since the displayed analog waveform is continuous, unlike a dot matrix, the resolution in the horizontal direction is improved.
(b) 平滑化するため波形が連続的となり、特別な
補間な必要としない。(b) Since the waveform is smoothed, it becomes continuous and no special interpolation is required.
(C) 表示アナログ波形の振幅及び位置のll11
1整は、アナログ回路のみでよく簡単である。(C) Amplitude and position of displayed analog waveform ll11
A one-way system is simple and requires only an analog circuit.
(d) 映像パルス波形がチャンネル毎に出力される
から、マルチカラー表示が簡単な構成でmJ能となる。(d) Since the video pulse waveform is output for each channel, multi-color display can be performed with mJ performance with a simple configuration.
(e) 全体的に回路構成が簡単となり安価になる。(e) The overall circuit configuration is simpler and cheaper.
(f) 波形表示モードが従来のメモリ・スコープと
同等にできる。(f) The waveform display mode can be made equivalent to the conventional memory scope.
なお、本発明は、上述の実施例に限らず、%軒請求の範
囲に記載した発明の要旨を逸脱しない範囲内において撞
々の変形・変梃をし5るものである。It should be noted that the present invention is not limited to the above-described embodiments, and may be modified and modified in various ways without departing from the gist of the invention as set forth in the claims.
第1〜第3図は従来例を示す説明図、84図は本発明の
実施例を示すブロック図、第5図は第4図の動作説明用
波形図、第6図は本発明に用いる映像パルス化回路の1
例を示すブロック図、第7〜第9図はその動作説明用波
形図である。
(4)・・・・・・デジタル・メモリ、(5)・・・・
・・読み取り制御回路、(6)・・・・・・デジタル・
アナログ変換器、(7)・・・・・・平滑回路、Ql、
cA・・・・・・基準階段波発生手段、aη、(I8・
・・・・・レベル・シック、(ハ)・・・・・・第1比
較手段、鱈・・・・・・第2比較手段、なり・・・・・
・第1の排他オア回路゛、■・・・・・・第2の排他オ
ア回路、(2)・・・・・・遅延回路、C24)・叩・
オア回路、(9)・・・・・・CRT01 to 3 are explanatory diagrams showing a conventional example, Fig. 84 is a block diagram showing an embodiment of the present invention, Fig. 5 is a waveform diagram for explaining the operation of Fig. 4, and Fig. 6 is an image used in the present invention. Pulsing circuit 1
A block diagram showing an example, and FIGS. 7 to 9 are waveform diagrams for explaining the operation. (4)...Digital memory, (5)...
...Reading control circuit, (6)...Digital...
Analog converter, (7)...Smoothing circuit, Ql,
cA...Reference staircase wave generation means, aη, (I8・
...Level chic, (c)...First comparison means, cod...Second comparison means, Nari...
・First exclusive OR circuit ゛, ■...Second exclusive OR circuit, (2)...Delay circuit, C24)・Tap・
OR circuit, (9)...CRT0
Claims (1)
グ信号に変換するデジタル・アナログ変換手段と、ラス
タ同期してレベルが順次変化する基準階段波を発生する
手段と、この基準階段波のレベルを1ステツプ又はその
整数倍シフトスる手段と、上記アナログ信号と上記基準
階段波とを比較する第1比較手段と、上記アナログ信号
と上記シフトされた基準階段波とを比較する第2比較手
段と、上記第1及び第2比較手段の出力を入力とする第
1の排他オア回路と、上記第2比較手段の出力と遅延さ
れた第2比較手段の出力とを入力とする第2の排他オア
回路と、上記第1及び第2!#他オア回路の出力を入力
とするオア回路と、該オア回路の出力に轟きラスタ走査
されるCRTの電子ビームをjIl11度変lll4す
る手段とを具えたラスク走査CRTアナログ波形衆不装
置。 2、 デジタル・メモリから読み出された信号をアナロ
グ信号に変換するデジタル・アナログ変換手段と、ラス
タ同期してレベルが順次変化する基準階段波を発生する
手段と、上記アナログ信号のレベルを上記基準階段波の
1ステツプ又は、その整数倍シフトする手段と、上記ア
ナログ信号と上記基準階段波とを比較する第1比較手段
と、上記レベル・シフトされたアナログ信号と上記基準
階段波とを比較する第2比較手段と、上記第1及び第2
比較手段の出力を入力とする第1の排他オア回路と、上
記第2比較手段の出力と遅延された第2比較手段の出力
とを入力とする第2の排他オア回路と、上記第1及び第
2排他オア回路の出力を入力とするオア回路と、該オア
回路の出力に基きラスタ走査されるCRTの電子ビーム
を輝度変調する手段とを具えたラスク走査CRTアナロ
グ波形表示装置。[Claims] 1. Digital-to-analog conversion means for converting a signal read from a digital memory into an analog signal, means for generating a reference staircase wave whose level changes sequentially in raster synchronization, and this reference means for shifting the level of the staircase wave by one step or an integral multiple thereof; first comparison means for comparing the analog signal with the reference staircase wave; and first comparing means for comparing the analog signal and the shifted reference staircase wave. a first exclusive OR circuit whose inputs are the outputs of the first and second comparison means; and a first exclusive OR circuit whose inputs are the output of the second comparison means and the delayed output of the second comparison means. 2 exclusive OR circuits, and the above first and second! #A rask scanning CRT analog waveform device comprising an OR circuit which receives the output of another OR circuit as an input, and means for changing the electron beam of a CRT which is raster scanned by the output of the OR circuit by 11 degrees. 2. Digital-to-analog conversion means for converting the signal read from the digital memory into an analog signal, means for generating a reference staircase wave whose level changes sequentially in raster synchronization, and converting the level of the analog signal into the reference. means for shifting the staircase wave by one step or an integer multiple thereof; first comparing means for comparing the analog signal with the reference staircase wave; and comparing the level-shifted analog signal with the reference staircase wave. a second comparison means, and the first and second comparison means;
a first exclusive OR circuit whose input is the output of the comparison means; a second exclusive OR circuit whose input is the output of the second comparison means and the delayed output of the second comparison means; A rask scan CRT analog waveform display device comprising: an OR circuit which receives the output of a second exclusive OR circuit; and means for modulating the brightness of an electron beam of a CRT subjected to raster scanning based on the output of the OR circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57051671A JPS58168087A (en) | 1982-03-30 | 1982-03-30 | Raster scanning crt analog waveform display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57051671A JPS58168087A (en) | 1982-03-30 | 1982-03-30 | Raster scanning crt analog waveform display unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58168087A true JPS58168087A (en) | 1983-10-04 |
JPS648824B2 JPS648824B2 (en) | 1989-02-15 |
Family
ID=12893338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57051671A Granted JPS58168087A (en) | 1982-03-30 | 1982-03-30 | Raster scanning crt analog waveform display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58168087A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158971U (en) * | 1989-03-30 | 1989-11-02 | ||
JPH06284941A (en) * | 1993-02-03 | 1994-10-11 | Keiper Recaro Gmbh & Co | Seat back for seat in vehicle particularly passenger car |
-
1982
- 1982-03-30 JP JP57051671A patent/JPS58168087A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158971U (en) * | 1989-03-30 | 1989-11-02 | ||
JPH06284941A (en) * | 1993-02-03 | 1994-10-11 | Keiper Recaro Gmbh & Co | Seat back for seat in vehicle particularly passenger car |
Also Published As
Publication number | Publication date |
---|---|
JPS648824B2 (en) | 1989-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926268A (en) | Image processing apparatus which converts m-bit image data to n-bit (n>m) image data | |
KR960015391B1 (en) | Image data conversion processing device and information processing device having the same | |
JP3474182B2 (en) | Television equipment | |
JP2532399B2 (en) | Image processing device | |
JP3444926B2 (en) | Display device gradation correction method | |
US4658293A (en) | Scanning conversion method and scan converter unit employing the conversion method | |
GB2155670A (en) | High speed memory access | |
EP0200116A2 (en) | Cathode ray tube display system and method having bidirectional line scanning | |
KR0182930B1 (en) | Scan form transformation apparatus and method of display device | |
US4212008A (en) | Circuit for displaying characters on limited bandwidth, raster scanned display | |
JPH0810912B2 (en) | Super-impose device | |
JPS5816381B2 (en) | Koukaizoud TV Jiyoungji Yuzuki | |
KR950009698B1 (en) | Line tripler of hdtv/ntsc dual receiver | |
JPS58168087A (en) | Raster scanning crt analog waveform display unit | |
US4977355A (en) | Convergence control system | |
JPS6345098Y2 (en) | ||
EP1059624A2 (en) | A cathode-ray tube system capable of providing beam spots of a small diameter | |
JPH07501626A (en) | Matrix display control method and control device | |
US5057826A (en) | Digital tv raster scan waveform display device with images of selectable size and position | |
JPH065927B2 (en) | LCD TV panel drive system | |
JP2908870B2 (en) | Image storage device | |
JPH03236097A (en) | Method and device for image display | |
JPS5848101B2 (en) | Zukei Hatsuseisouchi | |
JPS6178293A (en) | Device for correcting convergence | |
KR910006567B1 (en) | Image processing circuit for image communication |