JPS58166594A - Writing device of programmable rom - Google Patents

Writing device of programmable rom

Info

Publication number
JPS58166594A
JPS58166594A JP57049591A JP4959182A JPS58166594A JP S58166594 A JPS58166594 A JP S58166594A JP 57049591 A JP57049591 A JP 57049591A JP 4959182 A JP4959182 A JP 4959182A JP S58166594 A JPS58166594 A JP S58166594A
Authority
JP
Japan
Prior art keywords
writing
data
programmable rom
sockets
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57049591A
Other languages
Japanese (ja)
Inventor
Tatsuya Kamei
達也 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57049591A priority Critical patent/JPS58166594A/en
Publication of JPS58166594A publication Critical patent/JPS58166594A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Abstract

PURPOSE:To shorten the writing time with a simple operation, by preparing plural sockets for package of programmable ROMs containing data lines and control lines respectively in response to the word length of the writing data and then writing all at once the data of a word length into plural ROMs. CONSTITUTION:For instance, the data of word length up to double as much as the bit length per address of a programmable ROM1 is written. In this case, the ROMs are packaged into two sockets 26A and 26B respectively, and the same address is delivered to these two sockets through an address line 23. Then writing control signals 25A, 25B and 25C are delivered while the writing data are delivered all at once to data lines 24A and 24B. Then the writing voltage is delivered simultaneously to both sockets. Thus the writing time is reduced down to half and then a cost reduction is attained.

Description

【発明の詳細な説明】 この発明は、改良されたプログラムROM IF k込
み装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION This invention relates to an improved program ROM IF k-embedding device.

従来この種の装置として第1図に示すものがあった。図
において、(1)はプログラマブルROMの書き込み及
び読み出し制御装置、(2)は書き込み電圧発生回路、
(3)はプログラマブルROMのアドレスを示すための
アドレス線、(4)は書き込み及び読み出しデータを入
出力するためのデータ線、(5)はプログラマブルRO
Mの動作を指定する信号を入出力するための制御線、(
6)はプログラマブルROM実装用ソケットである。
A conventional device of this type is shown in FIG. In the figure, (1) is a programmable ROM write and read control device, (2) is a write voltage generation circuit,
(3) is an address line for indicating the address of the programmable ROM, (4) is a data line for inputting and outputting write and read data, and (5) is a programmable RO
A control line for inputting and outputting signals specifying the operation of M, (
6) is a socket for mounting a programmable ROM.

次に動作について説明する。このような構成の装置を使
用する場合、プログラマブルROM実装用ソケット(6
)に書き込み対象のプログラマブルROMを実装し、プ
ログラマブルROM IF k込み及び読み出し制御装
置(1)に書き込み内容のアドレス、データ及び対象と
なるプログラマブルROMの種類を指定すると、制御装
置(1)は、対象とするプログラマブルROMの規格に
基づいてアドレス内容をアドレス線(3)に、書き込み
データ内容をデータ線(4)に、書き込み制御信号を制
御線(6)に出力文ハ入力する。
Next, the operation will be explained. When using a device with such a configuration, a programmable ROM mounting socket (6
) is mounted with a programmable ROM to be written to, and the programmable ROM IF k loading and reading control device (1) is specified with the address and data of the write contents and the type of programmable ROM to be written. Based on the programmable ROM standard, the address contents are input to the address line (3), the write data contents are input to the data line (4), and the write control signal is input to the control line (6).

書き込み電圧発生回路(2)は、制御線(5)の内容に
より、書き込み対象のプログラマブルROMの種類によ
り異なる書き込み電圧値を発生し、前記ソケット(6)
に出力する。
The write voltage generation circuit (2) generates a write voltage value that differs depending on the type of programmable ROM to be written according to the contents of the control line (5), and
Output to.

従来のプログラマブルROM書き込み装置は以上のよう
に構成されているので、書き込み又は読み出しを行うデ
ータの語長が1ヶ当りのROMの1アドレスに対応する
データ巾を超える場合には、何回かに分けて書き込み又
は読み出しを行なわねばならず、操作が複雑になる、書
き込み時間が処理ケ数に比例して長くなる等の欠点があ
った。
Conventional programmable ROM writing devices are configured as described above, so if the word length of data to be written or read exceeds the data width corresponding to one address of one ROM, it is necessary to write or read data several times. Writing or reading must be performed separately, which has disadvantages such as complicated operations and a longer writing time in proportion to the number of data to be processed.

この発明は上記のような従来のものの欠点を除去するた
めになされたもので、データ線及び制御線を各々に設け
たプログラマブルROM実装用ソケットを、書き込みを
行うデータの語長に応じた個数分用意し、−語長のデー
タを複数個のROMに対して一度に書き込むことにより
、操作を簡単にし、書き込み時間を従来の数分の−に短
縮することのできる装置を提供することを目的としてい
る。
This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it is possible to install programmable ROM mounting sockets each having a data line and a control line in a number corresponding to the word length of the data to be written. The purpose of the present invention is to provide a device that can simplify the operation and shorten the writing time to a few minutes compared to the conventional method by writing word length data to multiple ROMs at once. There is.

以下、この発明の一実施例を第図により、説明する。図
において、(2)はプログラマブルROMの書き込み及
び読み出し制御装置で、対象とするプログラマブルRO
Mの規格に基づいて、アドレス内容、データ内容及び各
種制御信号を出力文ハ入力する。
An embodiment of the present invention will be described below with reference to the drawings. In the figure, (2) is a programmable ROM write and read control device, and the target programmable ROM
Based on the M standard, address contents, data contents, and various control signals are input to the output statement C.

(26A)及び(26B)は、各々書き込み又ハ読み出
し対象のプログラマブルROMを実装するためのソケッ
トである。に)は、前記制御装置な心から出力されるア
ドレス信号を前記ソケット(26A)及び(26B)に
出力するアドレス線である。(24A)及び(24B)
は、前記制御装置なりから□、前記ソケット(26A)
及び(26B )に対応して各々出力文ハ入力されるデ
ータ信号を、前記ソケット(26A)及び(26B)に
各々出力文ハ入力するための一データ線である。(25
A)及び(25B−)は、前記制御装置e◇から、前記
ソケット(26A)及び(26B)に対応して各々出力
される制御信号を、前記ソケット(26A)及び(26
B)に各々出力するための制御線である。
(26A) and (26B) are sockets for mounting programmable ROMs to be written or read, respectively. 2) is an address line that outputs an address signal output from the control device to the sockets (26A) and (26B). (24A) and (24B)
is from the control device □, the socket (26A)
This is one data line for inputting data signals corresponding to the output signals and (26B) to the sockets (26A) and (26B), respectively. (25
A) and (25B-) transmit control signals outputted from the control device e◇ corresponding to the sockets (26A) and (26B) to the sockets (26A) and (26B), respectively.
This is a control line for outputting to B).

(25C)は、前記制御装置に)から、前記書き込み電
圧発生回路(2)及び前記ソケット(26A )及び(
26B )に出力される制御信号の内共通な信号を、各
々前記書き込み電圧発生回路に)及び前記ソケット(2
6A)及び(26B)に出力するための制御線である。
(25C) from the control device) to the write voltage generation circuit (2) and the socket (26A) and (
A common signal among the control signals outputted to
6A) and (26B).

(2)はプログラマブルROMの書き込み電圧発生回路
で、前記制御線(25AX25B)及び(25C)のデ
ータに従って、プログラマブルROMの種々に対応した
種々の電圧値を発生し、前記ソケッ) (26A)及び
(26B)に出力する。
(2) is a write voltage generation circuit for the programmable ROM, which generates various voltage values corresponding to various types of the programmable ROM according to the data on the control lines (25AX25B) and (25C), and generates various voltage values corresponding to various types of the programmable ROM, 26B).

このような構成のプログラマブルROM書き込み装置に
おいては、プログラマブルROM lアドレス当たりの
ビット長の2倍までの語長のデータの書き込みの場合、
2つのソケット(26A)及び(26B)ニ各々プログ
ラムROMを実装し、同一のアドレスをアドレス線に)
により2つのソケット(26A)及び(26B)に出力
し、各々のソケットに対応したブタ線(24A)及び(
24B)に、fiJき込みを行うデータを一度に出力し
た状態で、゛書き込み制御信号(25A)。
In a programmable ROM writing device with such a configuration, when writing data with a word length up to twice the bit length per programmable ROM address,
Two sockets (26A) and (26B) are each equipped with a program ROM, and the same address is attached to the address line)
outputs to two sockets (26A) and (26B), and connects pig wires (24A) and (26B) corresponding to each socket.
24B), the data for fiJ writing is output all at once, and then the write control signal (25A) is output.

(26B)及び(25C)を出力することにより、書き
込み電圧が各ソケットに同時に出力される。この繰り返
しにより、ROMの2倍までの語長のデータを、2つの
ROMに対し同時に書き込みを進あて行くことができる
ので、書き込みデータを指定する等の゛操作を容易する
ことができ、かつ書き込み時間を従来の半分にすること
が可能となる。
By outputting (26B) and (25C), the write voltage is output to each socket simultaneously. By repeating this process, data with a word length up to twice that of the ROM can be written to two ROMs at the same time, making operations such as specifying data to be written easier. It becomes possible to cut the time in half compared to the conventional method.

なお、上記実施例ではソケットの薮゛を2ケとしたため
ROMの2倍の語長までの時に効果を発揮したが、この
数を増して行くことによりより長い語長の書き込みにも
同様の゛効果を得ることができる。
In the above embodiment, the socket has two sockets, which is effective when writing up to twice the word length of the ROM, but by increasing this number, the same effect can be achieved when writing a longer word length. effect can be obtained.

又、上記の制御装置にマイクロコンピュータ装置を゛使
用すれば、長−い語長の書き込みの場合だけでなく、連
続した大容量のデータの書き込み等の場合にも予め各ソ
ケットの書き込みエリアをマイクロコンピュータで算出
し同時書き込みを行つことにより、同様の効果を得るこ
とができる。
Furthermore, if a microcomputer device is used for the above-mentioned control device, the writing area of each socket can be programmed in advance not only when writing a long word length, but also when writing a continuous large amount of data. A similar effect can be obtained by calculating with a computer and performing simultaneous writing.

この発明によれば、複数のプログラマブルROMに異な
るデータを同時書き込みが行え、かつ大部分の回路は単
一のプログラマブルROM I k込みの場合のものを
流用できるので、安価な費用で、容易な操作と処理時間
の短縮が可能な、プログラマブルROM書き込み装置を
実現できる。
According to this invention, different data can be written to multiple programmable ROMs at the same time, and most of the circuits can be used for a single programmable ROM Ik, resulting in low cost and easy operation. A programmable ROM writing device that can shorten processing time can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のプログラマブルROM書き込み装置の
構成を示すブロック図、第2図は、この発明の一実施例
によるプログラマブルROM書き込み装置の構成を示す
ブロック図である。 シυ・・・書き込み及び読み出し制御装置、(2)・・
・書き。 込み電圧発生回路、(至)・・・アドレス線、(24A
)・・・ソケット(26A)用データ線、(24B)・
・・ソケット(26B)用データ線、(25A)・・・
ソケット(26A)用プログラマブルROM制御線、(
25B)・・・ソケット(26B)用プログラマブルR
OM制御線、(25C)・・・プログラマブルROM共
通制御線、(26A)(2’6B)・・・プログラマブ
ルROM実装用ソケット 代理人 葛野信− 特許庁長官殿 1 事件の表示    持顆昭61−49691号2、
発明の名称 プログラマブルROM書き込み装置 3、補正をする占 代表者片+I+仁八部 へ、補正の対象 特許請求の範囲の欄 6、 補正の内容 (1)明細書の特許請求の41dllの欄を別紙のとお
り訂正する。 7、 添付書類の目録 (1)補正後の特許請求の範囲を記載した1面1通 以上 特許請求の範囲 主回路、アドレス琢、データ線、書き込み及び読み出し
制御縁及びプログラマブルROM実装用ソケットからな
るプログラマブルROM書き込み装置において、プログ
ラマブルROM実装用の複数61(7)ソケットを有す
ると共に、このソケットに対応するよう番こ設けられた
データ線及び制御線を備え、複数のプログラマブルRO
Mに異なるデータを同時に書き込みできるようにしたこ
とを特徴とするプログラマブルROM 4き込み装置。
FIG. 1 is a block diagram showing the configuration of a conventional programmable ROM writing device, and FIG. 2 is a block diagram showing the configuration of a programmable ROM writing device according to an embodiment of the present invention. υ...Writing and reading control device, (2)...
・Writing. Input voltage generation circuit, (to) Address line, (24A
)...Data line for socket (26A), (24B)
...Data line for socket (26B), (25A)...
Programmable ROM control line for socket (26A), (
25B)...Programmable R for socket (26B)
OM control line, (25C)...Programmable ROM common control line, (26A) (2'6B)...Socket representative for programmable ROM implementation Makoto Kazuno - Commissioner of the Japan Patent Office 1 Case display Mochiko Sho 61- 49691 No. 2,
Name of the invention Programmable ROM writing device 3, To the representative who makes the amendment + I + Jin 8 part, Column 6 of the scope of patent claims to be amended, Contents of the amendment (1) Column 41dll of patent claims in the specification attached as an attachment Correct as follows. 7. List of attached documents (1) At least one copy per page stating the amended scope of claims.Claims consist of main circuit, address control, data line, write and read control edge, and programmable ROM mounting socket. A programmable ROM writing device has a plurality of 61(7) sockets for mounting a programmable ROM, and has a data line and a control line arranged to correspond to the sockets, and has a plurality of programmable ROs.
A programmable ROM 4 writing device characterized in that different data can be written to M at the same time.

Claims (1)

【特許請求の範囲】[Claims] 書き込み、読み出し制御装置書き込み電圧発生回路、ア
ドレス線、データ線、書き込み及び読み出し制御線及び
プログラマブルROM実装用ソケットからなるプログラ
マブルROM I tk込み装置において、プログラマ
ブルROM実装用の複数個のソケットを有すると共に、
このソケットに対応するように設けられたデータ線及び
制御線を備え、複数のプログラマブルROMに異なるデ
ータを同時に書き込みできるようにしたことを特徴とす
るプログラマブルROM書き込み装置。
Write and read control device A programmable ROM I tk storage device consisting of a write voltage generation circuit, an address line, a data line, a write and read control line, and a socket for mounting a programmable ROM, having a plurality of sockets for mounting a programmable ROM,
A programmable ROM writing device comprising a data line and a control line provided to correspond to the socket, so that different data can be written into a plurality of programmable ROMs at the same time.
JP57049591A 1982-03-25 1982-03-25 Writing device of programmable rom Pending JPS58166594A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57049591A JPS58166594A (en) 1982-03-25 1982-03-25 Writing device of programmable rom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57049591A JPS58166594A (en) 1982-03-25 1982-03-25 Writing device of programmable rom

Publications (1)

Publication Number Publication Date
JPS58166594A true JPS58166594A (en) 1983-10-01

Family

ID=12835470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57049591A Pending JPS58166594A (en) 1982-03-25 1982-03-25 Writing device of programmable rom

Country Status (1)

Country Link
JP (1) JPS58166594A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482391A (en) * 1987-09-24 1989-03-28 Fanuc Ltd Prom writing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482391A (en) * 1987-09-24 1989-03-28 Fanuc Ltd Prom writing device

Similar Documents

Publication Publication Date Title
US20030070054A1 (en) Reconfigurable memory with selectable error correction storage
EP0636986B1 (en) Address decoder with small circuit scale and address area expansion capability
JP2549601B2 (en) Register control circuit
JPS58166594A (en) Writing device of programmable rom
JP3266529B2 (en) Method and apparatus for forming translation information to translate storage area addresses into memory control signals
US4388707A (en) Memory selecting system
JPS58211232A (en) Microcomputer output circuit
JPS5842545B2 (en) Memory card block selection method
KR900000478B1 (en) Memory protected circuits
EP0157341A2 (en) Memory interface circuit
JPH0227596A (en) Semiconductor memory
JP2680013B2 (en) External I / O control circuit of programmable controller
JPS59231625A (en) Address setting system
JPS6022774B2 (en) Input/output terminal control method
JP3144424B2 (en) CPU restart circuit
JPS5882351A (en) Memory device
JPH05128327A (en) Ic card
KR940004729B1 (en) Interfacing apparatus for 8 bit and 16 bit
JP3760505B2 (en) RAM control circuit
KR900010178Y1 (en) Circuit for protecting ram output
JPS6240747B2 (en)
JPS61231640A (en) Memory controller
JPS61110247A (en) Storage device
JPS5958698A (en) Semiconductor integrated circuit storage device
JPS5979366A (en) Cpu board