JPS5816592A - Printed circuit board and metal-lined laminated board preformed product and method of producing same - Google Patents
Printed circuit board and metal-lined laminated board preformed product and method of producing sameInfo
- Publication number
- JPS5816592A JPS5816592A JP57055231A JP5523182A JPS5816592A JP S5816592 A JPS5816592 A JP S5816592A JP 57055231 A JP57055231 A JP 57055231A JP 5523182 A JP5523182 A JP 5523182A JP S5816592 A JPS5816592 A JP S5816592A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- layer
- substrate
- metal
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims description 94
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 62
- 229910052802 copper Inorganic materials 0.000 claims description 60
- 239000010949 copper Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 238000000576 coating method Methods 0.000 claims description 38
- 239000011248 coating agent Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 239000011701 zinc Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000000047 product Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000011888 foil Substances 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- YNWDKZIIWCEDEE-UHFFFAOYSA-N pantoprazole sodium Chemical compound [Na+].COC1=CC=NC(CS(=O)C=2[N-]C3=CC=C(OC(F)F)C=C3N=2)=C1OC YNWDKZIIWCEDEE-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000011410 subtraction method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は積層技術に関するものである。更に詳しく言え
ば、本発明は新規な印刷回路板および金属張り積層板中
間製品に関し、またかかる印刷回路板および中間製品の
新規な製造方法にも関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to lamination technology. More particularly, the present invention relates to novel printed circuit boards and metal clad laminate intermediate products, and to novel methods of manufacturing such printed circuit boards and intermediate products.
本発明は、エリツク・リフシン、ジョゼフ・ディー・カ
ルシオリ、ステイーブン・ジエイ・シュローダ−および
ジョー◆ウオング(E ric L 1fshin、
Joseph D、 Cargioli 、 5tep
hen J 、 5chroder &Joe W
onq )の名義で1980年8月22日に提出されか
つ本発明の謬受入に諧渡された[蒸着箔の転写積層、方
法および製品]と称する米国特許出願第180341号
の発明と関連がある。この特許出願は、蒸着技術に従っ
て極薄の初期銅被膜を設置することにより銅張り積層板
上に極めて平滑で実質的にピンホールの無い極微粒子の
銅表面を生み出すという着想番開示するものである。The present invention was made by Eric Lifshin, Joseph Dee Carcioli, Steven Jay Schroeder, and Joe Wong.
Joseph D, Cargioli, 5tep
hen J, 5chroner & Joe W
No. 180,341 entitled Transfer Lamination of Vapor Deposited Foils, Methods and Products, filed on August 22, 1980, in the name of Co., Ltd. . This patent application discloses the idea of creating an extremely smooth, virtually pinhole-free, ultrafine-grained copper surface on a copper-clad laminate by applying an ultra-thin initial copper coating according to a vapor deposition technique. .
本発明はまた、上記4名の共同発明者の名義で1980
年9月22日に提出されかつ本発明の、譲−受入に譲渡
された「銅薄板およびIllの転写積層、方法および製
品」と称する米国特許出願第189003号の発明にも
関連がある。この特許出願は、数種の金属、酸化アルミ
ニウムおよび酸化シリコンの中から選ばれた物質の薄膜
を用いて化学的に接着された銅張り積層板を提供すると
いう着想を開示するものである。The present invention was also made in 1980 in the name of the above four co-inventors.
Also related to the invention is U.S. patent application Ser. This patent application discloses the idea of providing chemically bonded copper clad laminates using thin films of materials selected from several metals, aluminum oxide and silicon oxide.
本明細書中で使用される「担体」という用zLは、一連
の加工工程に耐えかつ貯蔵または輸送のために巻取るこ
とのできるような厚さを持ったアルミニウムシート材料
並びにその他の金属およびプラスチックから成る同様・
なシート材料を包括するものである。上記のプラスチッ
クとしては、たとえば、’?イラ(MVlar)および
カプトン()(apton )として知られるデュポン
社の商品並びに本発明に付随する加工湿度に耐えかつ銅
層の蒸着湿度における強度および銅張り積層板製品を担
体シートから剥離する際に剥離剤被膜の密着を確保□す
るために必要な該被膜に対する不活性や結合性を有する
ような同等の柔軟性を持ったその他の有機重合体材料が
挙げられる。As used herein, the term "carrier" refers to aluminum sheet materials and other metals and plastics having a thickness such that they can withstand a series of processing steps and can be rolled up for storage or transportation. Similarly, consisting of
It covers all kinds of sheet materials. Examples of the above plastics include '? DuPont products known as MVlar and Apton and the present invention are associated with resistance to processing humidity and strength in the deposition humidity of the copper layer and in peeling the copper-clad laminate product from the carrier sheet. Other organic polymeric materials of equivalent flexibility may be mentioned that have the necessary inertness and bonding properties to the release agent coating to ensure adhesion to the coating.
同様に、[剥離剤!という用&Rは175℃・1気圧に
相当する温度および時間条件の下で銅原子の拡散率が無
視し得る程度であるような酸化物を意味する。これはま
た、被膜として蒸着させた銅やその他の金属に対してア
ルミニウムやその他の担体シート材料に対するほど強い
付着力を示さず、しかも製造または使用条件下で銅被膜
とアルミニウムシートまたはその他の担体シートとの相
互拡散や反応を防止するのに役立つような物質をも意味
する。Similarly, [Removal agent! &R means an oxide in which the diffusivity of copper atoms is negligible under temperature and time conditions corresponding to 175° C. and 1 atm. It also shows that copper and other metals deposited as coatings do not exhibit as strong adhesion to aluminum and other carrier sheet materials as they do to aluminum and other carrier sheet materials, and under manufacturing or use conditions, copper coatings and aluminum sheets or other carrier sheet It also refers to substances that help prevent interdiffusion or reaction with.
「極IJとは、約16ミクロンより小さい厚さを表わす
。“Polar IJ refers to a thickness of less than about 16 microns.
「膜」および「箔丁とは、極薄の被膜およびかがる被膜
と1以上の極薄被膜との組合せをそれぞれ意味する。"Membrane" and "foil" refer to an ultra-thin coating and a combination of a darning coating and one or more ultra-thin coatings, respectively.
「蒸着」とは、スパッータリング、物理的蒸着(すなわ
ち電子ビーム蒸着、誘導加熱蒸着および抵抗加熱蒸着)
、化学的蒸着およびイオンプレーゝ1゜
ティングを包括する。"Vapour deposition" refers to sputtering, physical vapor deposition (i.e. electron beam evaporation, induction heating evaporation and resistance heating evaporation)
, chemical vapor deposition and ion plating.
本明細書中において使用される「基板」という用語は、
本発明の銅張り積層板製品やその他の製品のうちで金属
膜または金属箔に対する物理的支持手段として役立つよ
うな部分を指すもので、銅やその伯の金属の膜または箔
と接触した状態で硬化させ得るガラス繊維エポキシプレ
ブレグから成るのが適当で哀る。かかる目的にとって有
用なその他の材料としては、一般に「フェノール樹脂紙
」と呼ばれる材料すなわち硬化によって積層板の基板と
金属膜または金属箔との間の接着をもたらすような樹脂
を含浸させた紙シート製品が挙げられる。更にその他の
材料、としては、ポリイミド&ポリエステル樹脂も挙げ
られる。The term "substrate" as used herein means
Refers to the part of the copper-clad laminate product or other product of the present invention that serves as a means of physical support for a metal film or metal foil, and which is in contact with the copper or other metal film or foil. Suitably, it is constructed of curable glass fiber epoxy pre-brig. Other materials useful for such purposes include materials commonly referred to as "phenolic papers," i.e., paper sheet products impregnated with a resin that upon curing provides adhesion between the substrate of the laminate and the metal film or foil. can be mentioned. Furthermore, other materials include polyimide and polyester resins.
本明細書中で使用される「背景層」という用語は銅やそ
の他の金属の膜また箔を指すもので、その、トに銅やそ
の他の金属から成る所望の回路パターンを設置するのに
役立つ。As used herein, the term "background layer" refers to a film or foil of copper or other metal onto which a desired circuit pattern of copper or other metal can be placed. .
商業的規模で印刷回路板を製造するために使用される出
発材料の1つは銅張り積層板である。かかる中間製品は
基板わよびそれに固着した銅箔から成っていて、印刷回
路板の製造業者は様々な方法によって所望の回路パター
ンを形成する。現在において最も普通の方法は減算加工
法として知られるもので、銅張り積層板上にホトレジス
トまたはスクリーン印刷マスキング材を配置することに
よって所望の回路パターンに対しマスキングを施し、次
いでエツチングによって不要の銅層を除去することから
成る。One of the starting materials used to manufacture printed circuit boards on a commercial scale is copper-clad laminates. Such intermediate products consist of a substrate and a copper foil affixed thereto, and the printed circuit board manufacturer forms the desired circuit pattern by various methods. The most common method today is known as subtractive processing, in which the desired circuit pattern is masked by placing photoresist or screen-printed masking material on the copper-clad laminate, and then etched away the unwanted copper layer. consists of removing.
別の回路パターン形成方法としては、極薄の銅を張った
中間製品を使用するものがある。上記のようにしてマス
キングが施されるが、この場合には回路パターンの形成
が所望される区域において銅層が露出される。次いで、
電着によって回路線の厚さを増大させた後、エツチング
によってマスキング材および薄い背景層が除去される。Another method of circuit patterning involves the use of a very thin copper clad intermediate product. Masking is applied as described above, exposing the copper layer in areas where it is desired to form a circuit pattern. Then,
After increasing the thickness of the circuit lines by electrodeposition, the masking material and thin background layer are removed by etching.
当業界においては、この方法は半加算法として知られて
いる。In the industry, this method is known as the half-add method.
高精細度の回路パターン、すなわち微小な線幅および線
間隔を高い精度で再現する回路パターンンが極めて望ま
しいことは当業界において古くから認められているが、
そのような特性を持った印刷回路板を一貫して製造する
ことはこれまで不可能であった。すなわち、減算法の揚
台には必然的に回路線の顕著な側面食刻が起こる結果、
回路パdニン金属の減少および回路線の表面形状の変化
が生じる。また、回路線同士の間隔についても著しい制
約がある。他方、半加算法の場合には回路線の厚さおよ
び所要の線間隔を顕著に低減させるで、とりわけかかる
発明に基づく平滑でピンホールの無い極薄の密着性、被
膜を実現することによって達成される。しかしながら、
この方法によって形成された回路の難点として、幅1ミ
ル程度の極めて細い回路線は脆く、そのため基板上方に
突出した金属が通電状態で外力の作用を受けた場合には
損傷を生じ易いことが挙げられる。It has long been recognized in the industry that high-definition circuit patterns, that is, circuit patterns that reproduce minute line widths and line spacings with high precision, are extremely desirable.
It has not been previously possible to consistently produce printed circuit boards with such characteristics. In other words, as a result of the fact that the platform of the subtraction method inevitably has noticeable side etching of the circuit lines,
A reduction in circuit padding metal and a change in the surface topography of the circuit lines occur. There are also significant restrictions on the spacing between circuit lines. On the other hand, in the case of the half-additive method, the thickness of the circuit lines and the required line spacing are significantly reduced, which is achieved, among other things, by achieving a smooth, pinhole-free, ultra-thin adhesion coating based on this invention. be done. however,
A drawback of circuits formed using this method is that the extremely thin circuit lines, about 1 mil wide, are brittle and are therefore susceptible to damage if the metal protruding above the board is subjected to external forces while energized. It will be done.
さて本発明に従えば、−貫した回路パターンの完全性お
よび高精細度特性を妨げていた従来技術の制約を克服す
ることが可能となる。その上、このような結果は他の点
で実質的な犠牲を生じることなしに達成されるのである
。Now, in accordance with the present invention, it is possible to overcome the limitations of the prior art which hindered the integrity and high definition characteristics of the through-circuit pattern. Moreover, such results are achieved without substantial sacrifice in other respects.
要するに本発明は、従来方法において多かれ少なかれ避
は得な、かった回路線の側面食刻を排除するという新規
な着想および実質的にピンホールの無い蒸着金属膜から
成る背景層上に金属製回路パターンを設置するという新
規な着想に基づいている。一本発明に従ってこれら2つ
の着想を併合すれば、極めて高い精細度の回路板を製造
することが可能となるのであって、このことは高度に発
達した当業分野において極めて望ましくかつ特異な利点
である。In summary, the present invention provides a novel idea to eliminate the side etching of circuit lines, which is more or less unavoidable in conventional methods, and to form metal circuits on a background layer consisting of a substantially pinhole-free vapor-deposited metal film. It is based on the novel idea of installing patterns. The merging of these two ideas in accordance with the present invention makes it possible to produce extremely high definition circuit boards, which is a highly desirable and unique advantage in the highly developed art. be.
更に詳しく述べれば、基板の表面上に存在する不要の金
属を腐食除去するのに先立ら、回路パターンを回路板の
基板中に埋込むことによって側面食刻が回避される。換
言すれば、回路パターン構造物を回路板の基板と積層し
た後、そしてかかる集合体から担体シートを分離除去し
た後にエツチングが実施されるのである。基本的な工程
系列をこのように変更した結果、回路パターンを規定す
る金属層は基板中に埋込まれる。それに対し、不要な金
属膜(すなわち背l1層)は基板表面上に露出されるか
ら選択的に溶解除去することが容易である。背景層の厚
さ・を厳しく制限することにより、このような除去工程
における所要時間および所要腐食剤条件は著しく緩和さ
、れる。また、背景層を迅
蒸着することにより、前述の米国特許出願第18034
1号明細書中に記載のごとく、高精細度の回路パターン
にとって不可欠なピンホールの無い状態が極薄の金属膜
において達成、さ上るのである。More particularly, side etching is avoided by embedding the circuit pattern into the substrate of the circuit board prior to etching away any unwanted metal present on the surface of the board. In other words, etching is performed after laminating the circuit pattern structure with the substrate of the circuit board and after separating and removing the carrier sheet from such assembly. As a result of this modification of the basic process sequence, the metal layer defining the circuit pattern is embedded in the substrate. On the other hand, since the unnecessary metal film (ie, the back L1 layer) is exposed on the substrate surface, it is easy to selectively dissolve and remove it. By severely limiting the thickness of the background layer, the time and caustic agent requirements for such removal steps are significantly reduced. Also, by rapid deposition of the background layer, the above-mentioned U.S. Pat.
As described in the specification of No. 1, the state without pinholes, which is essential for high-definition circuit patterns, can be achieved in ultra-thin metal films.
本発明の方法は、簡単に述べると、背景層を成す実質的
にピンホール、の無い蒸着金属膜上に(ホトレジストの
設置および追加金属層設置後におけるホトレジスト、の
。除去によって規定されるような)所望回路パターンの
追加金属層を設置し、こうしで得られた金属体を基板と
積層することによって回路パターン金属層を基板中に埋
込み、次いで回路パターン金属層を基板中に埋込まれた
まμに残しながら背景層を基板から除去する諸工程から
成る。好適な実施態様に従えば、背景層および回路パタ
ーン金属層がいずれも銅から成る。随意工程として、回
路パターンを規定する銅またはその弛の金属の層を電解
的に処理して結節状の表面特性を生み出させれば、かか
る集合体と積層させた基板に対する°付着力の向上が得
られる。別の随意■稈として、ホトレジストを除去した
後に背景層お出願第189003号明細書中に記載のご
とき化学的接着界面を形成することができる。次いで、
上記のごとくにして積層およびエツチングを行えば回路
パターンが露出される。この工程に際して接着層は背景
層と共に除去されるが、埋込まれた回路パターンから接
着層が除去されることはない。Briefly, the method of the present invention provides a method for depositing a substantially pinhole-free deposited metal film (as defined by the removal of the photoresist after the application of the photoresist and the application of an additional metal layer) onto a substantially pinhole-free vaporized metal film forming a background layer. ) embedding the circuit pattern metal layer in the substrate by placing an additional metal layer with the desired circuit pattern and laminating the metal body thus obtained with the substrate; It consists of steps in which the background layer is removed from the substrate while leaving the .mu. According to a preferred embodiment, both the background layer and the circuit pattern metal layer are made of copper. As an optional step, the copper or loose metal layer defining the circuit pattern may be electrolytically treated to produce nodular surface features to improve adhesion to substrates laminated with such assemblies. It will be done. As another option, a chemically bonded interface as described in Application No. 189,003 can be formed in the background layer after the photoresist is removed. Then,
If lamination and etching are performed as described above, the circuit pattern will be exposed. During this process, the adhesive layer is removed together with the background layer, but the adhesive layer is not removed from the embedded circuit pattern.
特に1ミル未満の線幅及び線間隔を有する極めて高い精
細度の回路パターンを形成する場合には、回路パターン
規定金属を蒸着背景層上に設置することが重要である。Particularly when forming very high definition circuit patterns with line widths and line spacings of less than 1 mil, it is important to place the circuit pattern defining metal on the deposited background layer.
16ミクロン未満の所要厚さを持ったピンホールの無い
背景層を一員して形成し、それによって最終の印刷回路
板の完全性を確保することは、この方法によってのみ!
可能である。Only in this way can a pinhole-free background layer with a required thickness of less than 16 microns be formed, thereby ensuring the integrity of the final printed circuit board!
It is possible.
同様に簡単に述べると、本発明の新規な積層板製品は基
板及び金属体を含んでいて、かかる金属体は基板に接触
した蒸着背景層及び基板表面部分に埋込まれた回路jタ
ーン規定金属層から成っている。本発明の方法に関連し
て上記に述べた通り、回路パターン規定金属層は、その
表面上に結節状組織を電着させることによって機械的に
接着される。あるいはまた、曲鉛、アルミニウム、錫又
はクロムの極薄被膜および二酸化シリコン又は酸化アル
ミニウムの極薄被膜を背景層上に位置する金属層上に設
置すること・によって化学的に接着することもできる。Similarly briefly, the novel laminate product of the present invention includes a substrate and a metal body, the metal body comprising a deposited background layer in contact with the substrate and a circuit j-turn defined metal embedded in a surface portion of the substrate. Consists of layers. As described above in connection with the method of the present invention, the circuit pattern-defining metal layer is mechanically adhered by electrodepositing nodules on its surface. Alternatively, chemical bonding can be achieved by placing ultra-thin coatings of bent lead, aluminum, tin or chromium and ultra-thin coatings of silicon dioxide or aluminum oxide on the metal layer located on the background layer.
本発明のもう一つの新規な製品は、やはり簡単に述べる
と、担体、かかる担体tに配置された背H@、及びかか
る背景層に設置され目っ−その表面上に突出した回路パ
ターン規定金属層から成る金属張り積層板である。この
場合にも背景層及び回路パターン規定金属層は銅からな
ることが好ましい。更にまた、例えばかかる製品の取扱
い時に回路パターン規定構造物が損傷を受ける恐れがあ
る場合には、回路パターン規定金属層を設置する際に使
用されたホトレジストやその他のマスキング材を背景層
上に残留させておけばよい。Another novel product of the present invention is, also briefly stated, a carrier, a back layer disposed on such a carrier t, and a circuit pattern defining metal placed on such a background layer and protruding on the surface thereof. It is a metal-clad laminate consisting of layers. Also in this case, the background layer and the circuit pattern defining metal layer are preferably made of copper. Additionally, photoresist or other masking materials used in installing the circuit pattern-defining metal layer may remain on the background layer if, for example, there is a risk of damage to the circuit pattern-defining structure during handling of such products. Just let it happen.
本発明の印刷回路板は、基板およびかかる基板中に埋込
まれその表面に露出された金属性回路パタニンか・ら成
ってい葛−;ごの場合にも回路パターンを基板中に固着
させる為、特別の接着手段を使用することができる。と
は言え、特別な接着手段を使用しなくても、埋込まれた
回路パターンの境w面とそれを収容する基板の空所の内
壁との間の摩擦力によって回路パターンは動作時にも確
保され得る。The printed circuit board of the present invention comprises a substrate and a metallic circuit pattern embedded in such a substrate and exposed on its surface. Special adhesive means can be used. However, even without the use of special adhesive means, the circuit pattern remains secure during operation due to the frictional force between the boundary surface of the embedded circuit pattern and the inner wall of the cavity of the substrate that houses it. can be done.
以下、添りの図面を参照しながら本発明を一層詳しく説
明しよう。The present invention will now be described in more detail with reference to the accompanying drawings.
本発明の主たる製品は、第4図に示されるような高精細
度の印刷回路板10である。この回路板10は、シート
状の基板12および基板12中に埋込まれかつ基板上面
15に露出した印刷回路パターンを規定する銅[114
から成っている。かかる新規な製品の大きな特徴は、基
板上面15が実質的に平面状を成し、しかも銅層14の
露出部分と基板上面15とが実質的に伺一平面内にある
ことである。かかる回路板の回路を構成する金属が基板
上面15から全く突出していない結果、回路板製造に際
して背景層(図示せず)を除去するために使用される腐
食剤に原因する側面食刻が排除される。かかる特異な関
係により、前述のごとく、従来技術におけるよりも逃か
に小さな線幅および線間隔を持った印刷回路を製造する
ことが可能となる。The main product of the present invention is a high definition printed circuit board 10 as shown in FIG. This circuit board 10 includes a sheet-like substrate 12 and a copper [114
It consists of A major feature of this new product is that the top surface 15 of the substrate is substantially planar, and that the exposed portion of the copper layer 14 and the top surface 15 of the substrate are substantially in one plane. As a result of the fact that none of the metal making up the circuitry of such circuit boards protrudes from the top surface 15 of the board, side etching caused by caustic agents used to remove background layers (not shown) during circuit board manufacture is eliminated. Ru. This unique relationship, as mentioned above, allows printed circuits to be manufactured with significantly smaller line widths and line spacings than in the prior art.
本発明の新規な回路、板製品は、第4.5および6図に
示される3つの相異なる形態で製造゛することができる
。これらの形態同士は、主として基板に対する回路パタ
ーンの結合状態の点で異なっているに過ぎない。すなわ
ち第4図の製品では、銅層14の上面′を除く全ての表
面領域が基板12と直接に接触して゛いる。しかるに第
5および6図の製品では、回路パターン蒸着工程後かつ
基板積層工程前において銅層上に設置された層または被
膜から成る機械的または化学的接着手段によって銅層基
板界面が遮断されている。更に詳しく述べれば、第5図
の製品は回路パターンを規定する銅層31の下端に配置
された結節状または樹枝状組織の銅被膜30を含んでい
て、か゛かる銅被膜30が基板32の内部においてそれ
と面接触している。The novel circuit board product of the present invention can be manufactured in three different configurations as shown in FIGS. 4.5 and 6. These forms differ mainly only in the bonding state of the circuit pattern to the substrate. That is, in the product of FIG. 4, all surface areas of copper layer 14 except for the top surface 'are in direct contact with substrate 12. However, in the products shown in Figures 5 and 6, the copper layer substrate interface is interrupted by mechanical or chemical adhesive means consisting of a layer or coating placed on the copper layer after the circuit pattern deposition step and before the substrate lamination step. . More specifically, the product of FIG. 5 includes a nodular or dendritic copper coating 30 disposed at the lower end of a copper layer 31 defining a circuit pattern, such copper coating 30 being within a substrate 32. I'm in face-to-face contact with it.
同様に第6図の回路板製品40は回路パターンを規定す
る銅層42の下端に配置された極薄の亜鉛被膜41およ
び亜鉛被膜41上に配置された極薄の5fO2被躾43
を・含んでいて、かかるsho。Similarly, the circuit board product 40 of FIG. 6 includes an ultra-thin zinc coating 41 disposed at the lower end of the copper layer 42 defining the circuit pattern and an ultra-thin 5fO2 coating 43 disposed on the zinc coating 41.
・Contains and takes sho.
!被膜43が基板44の内部においてそれと面接触して
いる。! A coating 43 is in surface contact with the interior of the substrate 44.
本発明に基づくこれら3種の製品は、第7図の工程系統
図に示された方法を実施する際、(破線で表わされた)
随意行程のいずれかを選択して所望の銅層基板接着効果
を実現することによって製造される。もう1つの選択行
程としては、かかる方法の開始時において、前述の米国
特許出願筒180341および189003号明細書中
に記載のごとき剥離層を担体またはブレスパ゛ン上(設
!することができる。あるいはまた、エリツク、リフシ
ンおよびマーゴ、ジル(E ric L Hshin&
Mar(la G11l )の名義で1981年1月
22日に提出されかつ本発明の譲受人に譲渡された[銅
薄板および薄膜の転写積層、方法お°よび製品]と称す
る米国特許出願第227290号明細書中に記載のごと
くにすれば、剥離層を使用しなくても同様な剥離機能を
得ることができる。なお、これら3′件の特許出願明細
書中、担体剥離の問題およびそれを達成するための手段
が詳細に論じられている部分は引用によって本明m書中
に併合されるものとする。These three products according to the present invention (represented by dashed lines) when carrying out the method shown in the process flow diagram of FIG.
Manufactured by selecting any of the optional steps to achieve the desired copper layer substrate adhesion effect. As another optional step, a release layer such as that described in the aforementioned U.S. Pat. Also, Eric L Hshin & Margo, Jill
U.S. Patent Application No. 227,290 entitled "Transfer Lamination of Copper Sheets and Films, Methods and Articles" filed on January 22, 1981 in the name of Mar (la G11l) and assigned to the assignee of the present invention. As described in the specification, a similar release function can be obtained without the use of a release layer. The portions of these three patent applications in which the problem of carrier peeling and means for achieving it are discussed in detail are incorporated herein by reference.
次の行程としては、アルミニウム担体シート51そのも
のまたはF記のごとくに剥離層を設置した担体シート上
に銅被膜50(第1図)がVg景層として蒸着させられ
る。次いで、銅被膜50トに適当な回路パターンマスク
〈たとえば通常のホトレジスト〉52が設置される。か
かる集合体に対し、回路パターン用として選定された金
属が所望の厚さまで電気めっきされる。このような目的
にとっては銅が好適であって、所定のパターンを成すマ
スク−の開口を通して銅が沈着する結果とじて回路パタ
ーン銅層53が形成される。In the next step, a copper coating 50 (FIG. 1) is deposited as a Vg layer on the aluminum carrier sheet 51 itself or on the carrier sheet provided with a release layer as in F. A suitable circuit pattern mask (eg, conventional photoresist) 52 is then applied to the copper coating 50. The metal selected for the circuit pattern is electroplated onto the assembly to the desired thickness. Copper is preferred for this purpose, and the circuit pattern copper layer 53 is formed as a result of copper being deposited through openings in a mask in a predetermined pattern.
この段階において、第2図に示されかつ工程系統図の中
央部に実線で表わされているごとく、直ちにマスク52
の除去および基板54の積層を行ってよい。次いで、第
3図に示されるごとくに担体シート除去行程を実施した
後、背景層を成す銅被1150が適宜に腐食除去(すな
わち溶解除去)される。その結果、回路パターン銅層5
3は基板54中に埋込まれたままに残されかつ基板表面
と同一平面を成して露出される。こうして得られた製品
は第4図に示されるようなものである。基板中に埋込ま
れた回路パターン銅層は、回路パターン要素の境界面と
基板の内壁との間の摩擦力により、所望の目的にとって
十分な程度に確保される。At this stage, as shown in FIG. 2 and represented by a solid line in the center of the process diagram, the mask 52 is immediately
may be removed and the substrate 54 may be laminated. Next, as shown in FIG. 3, after carrying out a carrier sheet removal process, the copper coating 1150 forming the background layer is appropriately corroded away (that is, dissolved and removed). As a result, the circuit pattern copper layer 5
3 remains embedded in the substrate 54 and exposed flush with the substrate surface. The product thus obtained is as shown in FIG. The circuit-patterned copper layer embedded in the substrate is secured to a sufficient degree for the desired purpose by the frictional forces between the interfaces of the circuit-patterned elements and the inner walls of the substrate.
第5図に示される本発明の別の製品は、第7図の工程系
統図中に示されるような機械的接着効果をもたらす随意
工程から得られるものである。か、かる工程とは、前述
の米国特許出願筒1803.41号明細書中に記載のご
とくにして初期の銅層上に銅被膜を電着させるというも
のである。このようにして樹枝状または結節状の表面特
性が得られる結果、最終製品においては機械的接着効果
が生み出されることになる。なお、このような固着表面
特性を実現するための詳細な方法に関しては、−F記の
特許出願明細書が引用によって水用IO書中に併合され
るものとする。 −
同様に第6図の製品は、第7図の工程系統図中に示され
るようなもう1つの随意工程、すなわら回路パターンを
規定する銅層42を基板40中に確保するための化学的
、接着特性を生み出すような随意工程から得られるもの
である。この場合には、前述の米国特許出願第1890
03号明細書中に記載のごとくにして、背景層を成す銅
被膜上に電着させた銅層の上に極薄の亜鉛被膜が設置さ
れ、次いで極薄の二酸化シリコン被膜が設置される。Another product of the invention, shown in FIG. 5, results from an optional step that provides a mechanical bonding effect as shown in the process diagram of FIG. This process involves electrodepositing a copper coating on an initial copper layer as described in the aforementioned US patent application Ser. No. 1803.41. The dendritic or nodular surface properties thus obtained result in the creation of a mechanical adhesive effect in the final product. Regarding the detailed method for realizing such adhesion surface characteristics, the patent application specification of -F is incorporated into the water IO document by reference. - Similarly, the product of FIG. 6 requires another optional step as shown in the process diagram of FIG. It is the result of an optional process that produces adhesive properties. In this case, the aforementioned U.S. Patent Application No. 1890
As described in the '03 specification, a very thin zinc coating is applied over the copper layer electrodeposited on the background copper coating, followed by a very thin silicon dioxide coating.
これらの被膜の設置は、マスクを除去した後、蒸着技術
に従って行われる。上記の特許出願明細書のうち、化学
的接着特性を生み出す手段およびそれの使用り法に関す
る部分は引用によって本明細書中に併合されるものとす
る。The application of these coatings is carried out according to vapor deposition techniques after removing the mask. The portions of the above patent applications relating to means for producing chemical adhesive properties and methods of use thereof are incorporated herein by reference.
当業者が本発明の新規な特徴および利点を一層明確に理
解できるようにするため、以下に実施例を示す。これら
の実施例は本発明の実施の例示を目的とするもので−あ
って、本発明の範囲を制限するものではない。In order that those skilled in the art may more clearly understand the novel features and advantages of the present invention, the following examples are presented. These examples are intended to be illustrative of the practice of the invention and are not intended to limit the scope of the invention.
実施例1
熱性二酸化シリコンから成る剥離層で予め被覆したアル
ミニウム担体シート上に、厚さ1〜5ミクロンの銅被膜
をスパッタリングによって設置した。かかる背m!層上
にホトレジストを設置し、そして通常のやり方で所望の
回路パターンを現像した。ホトレジストマスクを通して
銅を約25ミクロンの厚さにまで電気めっきした。めっ
き工程の最終段階において、回路線およびパッド上に銅
を電着させることにより、基板に対する良好な機械的接
着をもたらす結節状組織を生成させた。ホトレジストを
洗浄除去した後、プレスパンの使用によって回路パター
ンを回路板用の基板に転写し、た。Example 1 A 1-5 micron thick copper coating was deposited by sputtering on an aluminum carrier sheet previously coated with a release layer of thermal silicon dioxide. It takes m tall! A photoresist was placed over the layer and the desired circuit pattern was developed in the usual manner. Copper was electroplated through a photoresist mask to a thickness of approximately 25 microns. In the final step of the plating process, copper was electrodeposited on the circuit lines and pads to create nodules that provided good mechanical adhesion to the substrate. After washing off the photoresist, the circuit pattern was transferred to a substrate for a circuit board using a press pan.
この基板はガラス繊維エポキシプレプレグシートであっ
て、硬化状態ではFR4ボードと通称されるものであっ
た。回路パターンは背景層よりも厚いから、基板中に直
接に埋込まれた。こうして得られた銅張り積層板におい
ては、銅層の厚さが5ミクロン以下の区域と銅層の厚さ
がそれより大きい区域(主として回路パターンの設置さ
れた区域)とが存在していた。かかる積層板を極めて弱
い銅腐食剤に接触させたところ、薄い銅被膜は急速に溶
解解除され、そして基板の表面に埋込まれた回路パター
ンが残された。かかるエツチングT稈に際し、回路パタ
ーンはいかなる側面食刻も受()なかった。 。This substrate was a glass fiber epoxy prepreg sheet, commonly known as FR4 board in the cured state. Since the circuit pattern was thicker than the background layer, it was embedded directly into the substrate. In the copper-clad laminate thus obtained, there were areas where the copper layer thickness was 5 microns or less and areas where the copper layer thickness was greater (mainly areas where the circuit pattern was installed). When such a laminate was contacted with a very mild copper etchant, the thin copper coating rapidly undissolved, leaving a circuit pattern embedded in the surface of the substrate. Upon such etching of the T-culm, the circuit pattern did not receive any side etching. .
実施例2
蒸着工程を通じて約120℃に保たれた清浄なアルミニ
ウム担体シート上に、厚さ1〜2ミクロンの銅被膜を電
子ビーム蒸着によって設置した。Example 2 A 1-2 micron thick copper coating was deposited by electron beam evaporation onto a clean aluminum carrier sheet that was maintained at about 120<0>C throughout the deposition process.
かかる背景層上にホトレジストを設置し、そしてそれぞ
れに10ミクロンの線幅および1ミルの線間隔を持った
125の1/8インチ正方形を含む試験用回路パターン
を通常のやり方で現像した。A photoresist was placed on the background layer and a test circuit pattern containing 125 1/8 inch squares, each having a line width of 10 microns and a line spacing of 1 mil, was developed in the conventional manner.
次いで電気めっきを行へことにより、回路バターン上に
厚さ約10ミクロンの銅層が設置された。A copper layer approximately 10 microns thick was then deposited over the circuit pattern by electroplating.
ホトレジストを洗浄除去した後、実施例1と同様にし゛
て積層を行った。こうして得られた複合体から担体シー
トを剥離したところ、きれいに除去された。厚さ1〜2
ミクロンの背景層をエーツチングによって除去した後、
178インチ正方形回路の85%が欠陥なしに形成され
たことが判明した。After washing and removing the photoresist, lamination was carried out in the same manner as in Example 1. When the carrier sheet was peeled off from the composite thus obtained, it was removed cleanly. Thickness 1-2
After removing the micron background layer by etching,
It was found that 85% of the 178 inch square circuits were formed without defects.
第1図は本発明に基づく金属張り積層板製品を示す略断
面図、第2図は本発明に基づく別の金属張り積層板製品
含水す第1図と同様な略−断面図、第3図は本発明に基
づく更に別の金属張り積層板製品(すなわち回路板中間
製品)を示す第1図と同様な略断面図、第4図は基板上
の銅膜を溶解除去することによって第3図の積層品から
製造された回路板を示す略断面図、第5図は埋込まれた
回路パターン規定銅層が基板に対して機械的に接着され
る本発明の別の回路板を示す略断面図、第、6図は埋込
まれた回路パターン規定銅層が基板に対して化学的に接
着される本発明の更に別の回路板を示す略断面図、そし
て第7図゛は第4.5および6図に示された回路板を製
造するための随意工稈を含めて本発明の方法を図解づる
J程系統図である。 図中、10は印刷回路板、12は
基板、14は回路パターン銅層、15は基板上面、30
は結節状または樹脂状組織の銅被膜、31は回路パター
ン銅層、32は基板、41は亜鉛被膜、42−は回路パ
ターン銅層、43はS!02被膜、44は基板、50は
蒸着銅被膜、51はアルミニウム担体シート、52はホ
・トレジスト、53は回路パターン銅層、そして54は
基板を表わす。
特許出願人
ゼネラル・エレクトリック・カンパニイ代理人 (76
30) 生 沼 徳 二昭和 年 月
日
特許庁長官 若 杉 和 夫 殿
1、事件の表示
昭和57年特許願第055231号
2、発明の名称
印刷回路板、金属張り積層板中間製品及びそれらの製造
方法
3、補正をする者 。
事件との関係 出願人
住 所 アメリカ合衆国、12305、ニューヨーク
州、スケネクタデイ、リバーロード、1番
4、代理人
住 所 107東京都港区赤坂1丁目14番14号第
35興和ビル 4階FIG. 1 is a schematic cross-sectional view showing a metal-clad laminate product according to the present invention, FIG. 2 is a schematic cross-sectional view similar to FIG. is a schematic cross-sectional view similar to FIG. 1 showing yet another metal-clad laminate product (i.e., circuit board intermediate product) based on the present invention, and FIG. 4 is a schematic cross-sectional view similar to FIG. FIG. 5 is a schematic cross-sectional view showing another circuit board of the present invention in which an embedded circuit pattern-defining copper layer is mechanically bonded to the substrate. 6 are schematic cross-sectional views showing yet another circuit board of the present invention in which an embedded circuit pattern-defining copper layer is chemically bonded to the substrate, and FIG. 6 is a diagram illustrating the method of the present invention, including optional processes for manufacturing the circuit boards shown in FIGS. 5 and 6. FIG. In the figure, 10 is a printed circuit board, 12 is a substrate, 14 is a circuit pattern copper layer, 15 is the upper surface of the substrate, 30
31 is a circuit pattern copper layer, 32 is a substrate, 41 is a zinc coating, 42- is a circuit pattern copper layer, 43 is S! 02 coating, 44 the substrate, 50 the deposited copper coating, 51 the aluminum carrier sheet, 52 the photoresist, 53 the circuit pattern copper layer, and 54 the substrate. Attorney for patent applicant General Electric Company (76
30) Iku Numa Toku 2 Showa year month
Kazuo Wakasugi, Commissioner of the Japan Patent Office1, Indication of the case, Patent Application No. 055231 of 19812, Name of the invention: Printed circuit boards, metal-clad laminate intermediate products, and manufacturing methods thereof3, Person making the amendment. Relationship to the case Applicant address 1-4 River Road, Schenectaday, New York, 12305, United States of America Address of agent 4th floor, No. 35 Kowa Building, 1-14-14 Akasaka, Minato-ku, Tokyo 107
Claims (1)
上に所望回路パターンの追加金属層を設冒し、こうして
得られた金属体を基板と積層することによって前期回路
パターン金属層を前記基板中に埋込み、次いで前記回路
パターン金属層を前記基板中に埋込まれたままに残しな
がら前記背景層を前記基板から除去する諸工程から成る
ことを特徴とする印刷回路板の製造方法。 2、前記背景層お、よび前記回路パターン金属層がいず
れも銅から成る特許請求の範囲 第1項記載の方法。 31.最終工程として選択的エツチングにより前記背景
層が除去され、その結果として前記回路パターン金属層
の」−面が露出される特許請求の範囲第2項記載の方法
。 4、前記背景層を担体上に蒸着させ、前記回路パターン
金属層を電着させ、次いで前記基板に対する付着力を増
大させるための接着層をかかる複合体上に設置する予備
工程が包含され、かつ前記基板に付着した前記背景層か
ら前記担体を除去する追加工程が包含される特許請求の
範囲第3項記載の方法。 5、基板および金属体を含んでいて、前記金属体が前記
基板の表面の一部分に接触した蒸着背景層および前記基
板表面8部分に埋込まれかつ前記背景層と一体を成す回
路パターン規定層から成ることを特徴とする金属張り積
層板製品。 6、前記背景層および前記回路パターン規定層がいずれ
も銅から成る特許請求の範囲第5項記載の製品。 7、前記回路パターン規定層と前記基板との間にそれら
を固着させるための接着手段が包含される特許請求の範
囲第5項記載の製品。 8、前記接着手段が前記基板と前記回路パターン規定層
との間に電着させた接着層である特許請求の範囲第7項
記載の製品。 9.前記背景層および前記回路パターン規定層がいずれ
も銅から成り、しかも亜鉛、アルミニウム、スズおよび
クロムから成る群より選ばれかつ前記胴上に位置する極
薄の金属被膜並びに酸化アルミニウムおよび二酸化シリ
コンから成る群より選ばれかつ前記胴上の前記金属膜上
に位置する極薄の酸化物被膜によって前記接着手段が構
成される特許請求の範囲第7項記載の製品。 10、基板および前記基捨中に埋込まれかつ前記基板の
一表面に露出された金属製回路パターンから成ることを
特徴とする高精細度の印刷回路板。 11、前記回路パターンの線幅および線間隔が約1ミル
未満である特許請求の範囲題10項記載の印刷回路板。 12、前記回路パターンと前記基板との間に配置され、
て前記回路パターンを前記基板に固着させるための接着
手段が包含される特許請求の範囲第10項記載の印刷回
路板。 13、前記回路パターンが銅から成り、かつ前記接着手
段が前記胴上に位置する極薄の亜鉛被膜および前記亜鉛
被膜上に位置する極薄の二酸化シリコン被膜によって構
成される特許請求の範囲第12項、記載の印刷回路板。 14、前記回路パターンが銅から成り、かつ前記接着手
段が前記回路パターン上に電着させた結卸状または樹枝
状組織の銅被膜から成る特許請求の範囲第、12項記載
の印刷回路板。 15、担体、背景層を成す実質的にピンホールの無い蒸
着金属膜、お・よび回路パターン規定金属層から成るこ
とを特徴とする金属張り積層板製品。 716、前記背景層および前記回路パターン規定金属層
がいずれも銅から成る特許請求の範囲第15項記載の製
品。 17、前記背景層の表面上に位置しかつ前記回路パター
ン規定金属層を包囲するホトレジスト回路パターンマス
クが包含される特許請求の範囲第16項記載の製品。[Claims] 1. An additional metal layer with a desired circuit pattern is provided on the vapor-deposited metal film that is substantially free of pinholes and forms the background layer, and the metal body thus obtained is laminated with the substrate to form the previous circuit. A printed circuit board comprising the steps of embedding a patterned metal layer in the substrate and then removing the background layer from the substrate while leaving the circuit pattern metal layer embedded in the substrate. manufacturing method. 2. The method of claim 1, wherein the background layer and the circuit pattern metal layer are both made of copper. 31. 3. A method as claimed in claim 2, in which as a final step the background layer is removed by selective etching, so that the negative side of the circuit pattern metal layer is exposed. 4. includes a preliminary step of depositing said background layer on a carrier, electrodepositing said circuit pattern metal layer, and then placing an adhesive layer on said composite to increase adhesion to said substrate, and 4. The method of claim 3, including the additional step of removing the carrier from the background layer attached to the substrate. 5. A vapor-deposited background layer comprising a substrate and a metal body, with the metal body in contact with a part of the surface of the substrate, and a circuit pattern defining layer embedded in 8 parts of the surface of the substrate and integral with the background layer. A metal-clad laminate product characterized by: 6. The product according to claim 5, wherein the background layer and the circuit pattern defining layer are both made of copper. 7. The product according to claim 5, further comprising adhesive means for fixing the circuit pattern defining layer and the substrate together. 8. The product according to claim 7, wherein the adhesive means is an adhesive layer electrodeposited between the substrate and the circuit pattern defining layer. 9. The background layer and the circuit pattern defining layer are both made of copper and are selected from the group consisting of zinc, aluminum, tin and chromium and are made of an ultra-thin metal coating located on the body and of aluminum oxide and silicon dioxide. 8. A product according to claim 7, wherein said adhesive means is constituted by a very thin oxide coating selected from the group and located on said metal film on said body. 10. A high-definition printed circuit board comprising a substrate and a metal circuit pattern embedded in the substrate and exposed on one surface of the substrate. 11. The printed circuit board of claim 10, wherein the line width and line spacing of the circuit pattern is less than about 1 mil. 12, disposed between the circuit pattern and the substrate;
11. The printed circuit board of claim 10, further comprising adhesive means for securing said circuit pattern to said substrate. 13. Claim 12, wherein the circuit pattern is made of copper, and the adhesive means is constituted by an extremely thin zinc coating located on the shell and an extremely thin silicon dioxide coating located on the zinc coating. Section, Printed Circuit Boards as described. 14. The printed circuit board of claim 12, wherein said circuit pattern is made of copper and said adhesive means comprises a nodule-like or dendritic copper coating electrodeposited on said circuit pattern. 15. A metal-clad laminate product comprising a carrier, a substantially pinhole-free vapor-deposited metal film forming a background layer, and a circuit pattern-defining metal layer. 716. The article of claim 15, wherein said background layer and said circuit pattern defining metal layer are both comprised of copper. 17. The article of claim 16 including a photoresist circuit pattern mask located on the surface of the background layer and surrounding the circuit pattern defining metal layer.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25101881A | 1981-04-03 | 1981-04-03 | |
US251018 | 1999-02-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5816592A true JPS5816592A (en) | 1983-01-31 |
Family
ID=22950136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57055231A Pending JPS5816592A (en) | 1981-04-03 | 1982-04-02 | Printed circuit board and metal-lined laminated board preformed product and method of producing same |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5816592A (en) |
FR (1) | FR2503523A1 (en) |
GB (1) | GB2096402A (en) |
IT (1) | IT1150519B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021198A (en) * | 1988-03-10 | 1990-01-05 | Yamaha Motor Co Ltd | Printed wiring board and manufacture thereof |
JPH02122691A (en) * | 1988-11-01 | 1990-05-10 | Shinko Electric Ind Co Ltd | Manufacture of printed circuit board |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4650545A (en) * | 1985-02-19 | 1987-03-17 | Tektronix, Inc. | Polyimide embedded conductor process |
GB8824826D0 (en) * | 1988-10-24 | 1988-11-30 | Moran P | Moulded circuit board |
GB8913450D0 (en) * | 1989-06-12 | 1989-08-02 | Philips Electronic Associated | Electrical device manufacture,particularly infrared detector arrays |
US5194698A (en) * | 1990-09-11 | 1993-03-16 | Hughes Aircraft Company | Apparatus and method using a permanent mandrel for manufacture of electrical circuitry |
JP3643743B2 (en) * | 2000-01-28 | 2005-04-27 | 三洋電機株式会社 | Mounting board |
EP1509070A3 (en) * | 2003-08-22 | 2007-04-25 | Tyco Electronics Nederland B.V. | Method for producing an electrical conductor element and electrical conductor element |
CN101146407A (en) * | 2006-09-15 | 2008-03-19 | 李东明 | Graph transfer shaping technology for carrier board circuit of printed circuit board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL108173C (en) * | 1954-06-25 | |||
FR1343871A (en) * | 1961-11-13 | 1963-11-22 | Ncr Co | Printed circuit manufacturing process |
JPS53115069A (en) * | 1977-03-18 | 1978-10-07 | Nippon Mining Co | Method of producing printed circuit board |
US4357395A (en) * | 1980-08-22 | 1982-11-02 | General Electric Company | Transfer lamination of vapor deposited foils, method and product |
-
1982
- 1982-04-02 GB GB8209890A patent/GB2096402A/en not_active Withdrawn
- 1982-04-02 JP JP57055231A patent/JPS5816592A/en active Pending
- 1982-04-02 IT IT20554/82A patent/IT1150519B/en active
- 1982-04-02 FR FR8205751A patent/FR2503523A1/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021198A (en) * | 1988-03-10 | 1990-01-05 | Yamaha Motor Co Ltd | Printed wiring board and manufacture thereof |
JPH02122691A (en) * | 1988-11-01 | 1990-05-10 | Shinko Electric Ind Co Ltd | Manufacture of printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
GB2096402A (en) | 1982-10-13 |
FR2503523A1 (en) | 1982-10-08 |
IT1150519B (en) | 1986-12-10 |
IT8220554A0 (en) | 1982-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4357395A (en) | Transfer lamination of vapor deposited foils, method and product | |
US4383003A (en) | Transfer lamination of copper thin sheets and films, method and product | |
US4455181A (en) | Method of transfer lamination of copper thin sheets and films | |
JP3612594B2 (en) | Composite foil with resin, method for producing the same, multilayer copper-clad laminate using the composite foil, and method for producing multilayer printed wiring board | |
US4568413A (en) | Metallized and plated laminates | |
US4354895A (en) | Method for making laminated multilayer circuit boards | |
CZ300550B6 (en) | Process for producing multilayer printer circuit board and composite film used in this production process | |
WO2002024444A1 (en) | Copper foil for high-density ultrafine wiring board | |
KR100595381B1 (en) | Composite copper foil, process for preparing the same, and copper-clad laminate and printed wiring board using the same | |
JP2012094918A (en) | To-resin adhesive layer on surface of copper, wiring board, and method for forming adhesive layer | |
US4110147A (en) | Process of preparing thermoset resin substrates to improve adherence of electrolessly plated metal deposits | |
KR20010079509A (en) | Improved method for forming conductive traces and printed circuits made therby | |
JP2000331537A (en) | Copper foil for high density hyperfine wiring board | |
US5617629A (en) | Process for production of printed circuit boards and use thereby | |
JP2002541652A (en) | Multilayer laminate and method for producing the same | |
JPS5816592A (en) | Printed circuit board and metal-lined laminated board preformed product and method of producing same | |
GB2091634A (en) | Transfer lamination of vapour deposited copper thin sheets and films | |
US20040075528A1 (en) | Printed circuit heaters with ultrathin low resistivity materials | |
JPH11317574A (en) | Composite copper foil, manufacture thereof, copper-plated laminate and printed wiring board provided therewith | |
US5924193A (en) | Method of making mandrels and circuits therefrom | |
JP2001102693A (en) | Substrate for flexible printed wiring board using ultrathin copper foil and manufacturing method therefor | |
JPH10178241A (en) | Printed wiring board and method for manufacturing the same | |
JPH0422039B2 (en) | ||
TWI853007B (en) | Metal foil for printed wiring board, carrier metal foil and metal-clad laminate, and method for producing printed wiring board using the same | |
JPS5817696A (en) | Method of producing multilayer printed circuit board |