JPS58163268A - Ｇｔｏチヨツパの位相制御装置 - Google Patents
Ｇｔｏチヨツパの位相制御装置Info
- Publication number
- JPS58163268A JPS58163268A JP4452482A JP4452482A JPS58163268A JP S58163268 A JPS58163268 A JP S58163268A JP 4452482 A JP4452482 A JP 4452482A JP 4452482 A JP4452482 A JP 4452482A JP S58163268 A JPS58163268 A JP S58163268A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- phase control
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 技術分野のｇ明
本発明はゲートターンオフサイリスタ（以下Ｇ’ｌ’０
とする。）を使用したチョツノ寸装置の位相制＃Ｌｇ回
路に関する０ （ｂ） 従来技術の説明 ４１図は従来の位相制御回路による位相制御率αと出力
信号Ｖ、との関係である。位相制御率αがある下限値ａ
Ｌと上限の１００％の中間にあるときは、制御率αと出
力信号ｖ０は直線的な比例関係にあるが、制＠単σが下
限値αム以下となったときは、制御率αがα、となって
も出力信号焉は比例したｖｌとならずｖｒという大きい
値となり、制御率αと出力信号Ｖ、は直線的な比例関係
がなくなる。
とする。）を使用したチョツノ寸装置の位相制＃Ｌｇ回
路に関する０ （ｂ） 従来技術の説明 ４１図は従来の位相制御回路による位相制御率αと出力
信号Ｖ、との関係である。位相制御率αがある下限値ａ
Ｌと上限の１００％の中間にあるときは、制御率αと出
力信号ｖ０は直線的な比例関係にあるが、制＠単σが下
限値αム以下となったときは、制御率αがα、となって
も出力信号焉は比例したｖｌとならずｖｒという大きい
値となり、制御率αと出力信号Ｖ、は直線的な比例関係
がなくなる。
従ってＧＴＯチョッパに於て制御率を小さくしてｊＩＬ
＃電流を小さくしようとしても光分に絞り切れず、微少
１ｉｉｃｔＩＬが得られないので、低電流での制御が１
賭でめった。
＃電流を小さくしようとしても光分に絞り切れず、微少
１ｉｉｃｔＩＬが得られないので、低電流での制御が１
賭でめった。
（Ｃ） 発明の目的
本発明は、位相制御率が小さくなり、ある下限値よりも
小さくなっても、入力の位相制＃率と出力信号も等しく
なるような、ＧＴＯチョッパの位相制御回路を提供する
ことを目的とする。
小さくなっても、入力の位相制＃率と出力信号も等しく
なるような、ＧＴＯチョッパの位相制御回路を提供する
ことを目的とする。
（ｄ） 発明の構成
縞２−社本発明の一実施例のＧＴＯチョッパ装置で、Ｇ
Ｔ０２により電＠４を位相ｌ１ｌＪ御回路１によりチョ
ッピング１−、、負荷５にフィルタ６を経て電流を流［
２ている。
Ｔ０２により電＠４を位相ｌ１ｌＪ御回路１によりチョ
ッピング１−、、負荷５にフィルタ６を経て電流を流［
２ている。
位相制御信号アは制御器３から出力され、位相制御回路
ｌＫ大入力れ、ＧＴＯゲート信号信号比力する。ＧＴＯ
ゲート信号信号比りＧＴ’０２ＦｉＯＮ、 ＯＦＦをく
り返し、出力信号つを与える。
ｌＫ大入力れ、ＧＴＯゲート信号信号比力する。ＧＴＯ
ゲート信号信号比りＧＴ’０２ＦｉＯＮ、 ＯＦＦをく
り返し、出力信号つを与える。
位相制御回路ｌのディジタル回路によるｌ実施例を第３
図に示す。第３図の例では位相制御信号がアナログで内
部ではディジタルで処理される場合である。
図に示す。第３図の例では位相制御信号がアナログで内
部ではディジタルで処理される場合である。
制御器３からの位相制御信号アは、アナログ／ディジタ
ル変換器（以下Ａ／Ｄ）１１に入力されディジタルの位
相制御信号上が出力される。位相制御信号上はスイッチ
回路１２と比較回路１４および演算回路九に入力される
。演算回路１４は、下限制御率設定回ｗ！１３からの下
限制御率オと、位相制御信号上と比較し、比較信号を出
力する。下限制御率オをαＬとし位相制御信号上をαと
すると、αくαＬのときは、比較回路１４は比較信号夕
を出力し、切換回路１８と演算回路部に入力する。α≧
αＬのときは、比較回路１４の比較信号は例えばθレベ
ルとして出力される。切換回路１８は、比較信号夕が１
のときスイッチ回路１２を動作させ、接点２４１１に動
作させる切換信号チを出力し、スイッチ回路１２に入力
している。スイッチ回路１２はαくαＬのときは接点別
備をα≧ａＬのときは接点ｎ側を切換信号チにより選択
し、ＯＮデユーティを与える位相信号りを出力し比較回
路１７に入力している。
ル変換器（以下Ａ／Ｄ）１１に入力されディジタルの位
相制御信号上が出力される。位相制御信号上はスイッチ
回路１２と比較回路１４および演算回路九に入力される
。演算回路１４は、下限制御率設定回ｗ！１３からの下
限制御率オと、位相制御信号上と比較し、比較信号を出
力する。下限制御率オをαＬとし位相制御信号上をαと
すると、αくαＬのときは、比較回路１４は比較信号夕
を出力し、切換回路１８と演算回路部に入力する。α≧
αＬのときは、比較回路１４の比較信号は例えばθレベ
ルとして出力される。切換回路１８は、比較信号夕が１
のときスイッチ回路１２を動作させ、接点２４１１に動
作させる切換信号チを出力し、スイッチ回路１２に入力
している。スイッチ回路１２はαくαＬのときは接点別
備をα≧ａＬのときは接点ｎ側を切換信号チにより選択
し、ＯＮデユーティを与える位相信号りを出力し比較回
路１７に入力している。
一方、演算−路Ｉは、基準周期Ｔ、の設定回路１９から
０基準局期信号ツと演算回路１４からの比較信号夕およ
び位相制御信号により、比較信号が１のとき、つまりα
くαＬの時に出力が入力の制御率に比例するような周期
を演算し、修正周期信号テを、比較回路ムヘ入力してい
る。
０基準局期信号ツと演算回路１４からの比較信号夕およ
び位相制御信号により、比較信号が１のとき、つまりα
くαＬの時に出力が入力の制御率に比例するような周期
を演算し、修正周期信号テを、比較回路ムヘ入力してい
る。
他方、発振回路巧からのクロック信号力はカウンタ回路
１６へ入力され、カウント値キが、比較回路１７、およ
び２１ Ｋ入力されている。カウンタ回路１６には比＃
Ｑ路４からリセット信号トが人力されている。また比較
回路１７の出力はＯＮデユーティを与える位相信号ケを
出力し、ＧＴＯのゲートドライブ回路ｎへ入力される。
１６へ入力され、カウント値キが、比較回路１７、およ
び２１ Ｋ入力されている。カウンタ回路１６には比＃
Ｑ路４からリセット信号トが人力されている。また比較
回路１７の出力はＯＮデユーティを与える位相信号ケを
出力し、ＧＴＯのゲートドライブ回路ｎへ入力される。
ゲートドライブ回路２２Ｆｉｏ’ｒｏｏゲート信号イを
出力し、ＧＴＯをＯＮ。
出力し、ＧＴＯをＯＮ。
ＯＦＦする。
（ｅ） 発明の作用
位相制御（１カニの値αが下限制御率αＬより大きい場
合を説明する。位相制御信号上が下限制御率αＬより大
きいので、比較回路１４の出力の比較信号りは例えばθ
レベルとなる。切換回路１８からの切換信号チはスイッ
チ回路１２を接点器側に動作させ位相信号りは入力の位
相制御信号上と等しくなり、比較回路１７へ人力される
。
合を説明する。位相制御信号上が下限制御率αＬより大
きいので、比較回路１４の出力の比較信号りは例えばθ
レベルとなる。切換回路１８からの切換信号チはスイッ
チ回路１２を接点器側に動作させ位相信号りは入力の位
相制御信号上と等しくなり、比較回路１７へ人力される
。
一方演算回路加は比較信号が０レベルなので位相制御信
号上をカットし、基準周期信号ツをそのままの修正周期
信号テとして比＊回路２１へ入力する。カウンタ回路１
６はリセット信号トが入力されるまでカウントＵＰ Ｉ
、ていきカウント値キー出力している。Ｉず比較回路１
７は、カウント値ヰと位− 相信号りとを比較し、 カウント値キく位相信号りのときはＯＮデユーティとな
り、 カウント櫨キ〉位相信号りのときはＯＦＦデユーティと
なるデユーティ信号炉を出力する。比較回路２１は今、
α≧αＬなので修正周期信号テは基準周期値ＴｅＫ等し
い。そこで、カウント値二Ｔ０となった時にリセット信
号トを出力し、カラン−回路１６ヲリセツトする。従っ
て、望た、比較回路１７が、カウント値キが位相信号り
゛に等しくなるまでＯＮデユー ティ信号を出力するこ
とになり、第４図（ａ）に見られる位相制御信号を得る
ことになる。
号上をカットし、基準周期信号ツをそのままの修正周期
信号テとして比＊回路２１へ入力する。カウンタ回路１
６はリセット信号トが入力されるまでカウントＵＰ Ｉ
、ていきカウント値キー出力している。Ｉず比較回路１
７は、カウント値ヰと位− 相信号りとを比較し、 カウント値キく位相信号りのときはＯＮデユーティとな
り、 カウント櫨キ〉位相信号りのときはＯＦＦデユーティと
なるデユーティ信号炉を出力する。比較回路２１は今、
α≧αＬなので修正周期信号テは基準周期値ＴｅＫ等し
い。そこで、カウント値二Ｔ０となった時にリセット信
号トを出力し、カラン−回路１６ヲリセツトする。従っ
て、望た、比較回路１７が、カウント値キが位相信号り
゛に等しくなるまでＯＮデユー ティ信号を出力するこ
とになり、第４図（ａ）に見られる位相制御信号を得る
ことになる。
次に位相制御信号上の値が下限制御率αＬに等しい場合
、すなわちα＝αＬの場合を説明する。α＝α乙のとき
もまだ、比較回路１４の出ブハ比較信号りは０レベルな
ので上記のように修正周期°信号炉の１はＴｏのままで
、−作も等しい。出力の位相ｔｒｇｔ慣号は第４１伽）
に見られる波形となる。
、すなわちα＝αＬの場合を説明する。α＝α乙のとき
もまだ、比較回路１４の出ブハ比較信号りは０レベルな
ので上記のように修正周期°信号炉の１はＴｏのままで
、−作も等しい。出力の位相ｔｒｇｔ慣号は第４１伽）
に見られる波形となる。
モして久に位相制御信号上の値が下漬制御率αＬよりも
小さい場合、すなわちαくαＬの場合を説明する。位相
制御信号工、１５１下限−御率信号オより／ＪＪさいの
で比ｌｌ１２回路１４の出力、比軟信号夕はルベルとな
る。従って切換回路１Ｂの出力、切換信号チはスイッチ
回路を′像点２４１ｉｌへ動作させ、位相１ば号りをト
°限制＃率侶号オ、丁なイっちαＬと固定する。
小さい場合、すなわちαくαＬの場合を説明する。位相
制御信号工、１５１下限−御率信号オより／ＪＪさいの
で比ｌｌ１２回路１４の出力、比軟信号夕はルベルとな
る。従って切換回路１Ｂの出力、切換信号チはスイッチ
回路を′像点２４１ｉｌへ動作させ、位相１ば号りをト
°限制＃率侶号オ、丁なイっちαＬと固定する。
演算回路孔は比較信号夕がルベルとなるので位相制御信
号上が入力され以下の演算を実施し、修正周期１ば号テ
を出力する。修正周期１ｄ号テの値をとなる。αＬは固
定値であるから演算回路孔内の設定イ直でも艮いし、設
定回ｗ１１３からの設定値でも良い０ 比較回路１７では位相信号りがαＬとなっただけで上記
の動作と同様となる。比較回路加では、カウント値キと
比較する周期が上記（１）式の値となり、Ｃ１・りαＬ
なのでＴｓ＞Ｔｏと７了る。またＯＮ時間はＦ限１ｔＩ
ＩＪ御率で水よる時間Ｔに固定される。従ってＯＮデユ
ーティが固定されても、周期が（１）式でわかるように
基準周期Ｔ０に対しαＬ／α１だけ延びることになり、
人力の位相制御信号と出力信号が直線的比例をすること
になる。神の場合の波形を４４図（Ｃ１に示す。
号上が入力され以下の演算を実施し、修正周期１ば号テ
を出力する。修正周期１ｄ号テの値をとなる。αＬは固
定値であるから演算回路孔内の設定イ直でも艮いし、設
定回ｗ１１３からの設定値でも良い０ 比較回路１７では位相信号りがαＬとなっただけで上記
の動作と同様となる。比較回路加では、カウント値キと
比較する周期が上記（１）式の値となり、Ｃ１・りαＬ
なのでＴｓ＞Ｔｏと７了る。またＯＮ時間はＦ限１ｔＩ
ＩＪ御率で水よる時間Ｔに固定される。従ってＯＮデユ
ーティが固定されても、周期が（１）式でわかるように
基準周期Ｔ０に対しαＬ／α１だけ延びることになり、
人力の位相制御信号と出力信号が直線的比例をすること
になる。神の場合の波形を４４図（Ｃ１に示す。
（ｇ） ＋、３明の効果
のチョッパ装置に使用でき、スタック等の標準化が可Ｉ
ＩＩ！きなる。
ＩＩ！きなる。
望た制御範囲が拡がり、大きな人力変動あるいは負荷変
動に対応できる。
動に対応できる。
第１図は従来のチョッパ装置に於ける位相制御信号と出
力信号との入出力特性を示すグラフ、第２図はＧＴＯチ
ョッパ装置を示す１回路図、＃Ｉ３図は本発明のＧＴＯ
チョッパの位相制御装置の１実施例を示すブロック図、 第４図（ａ） 、 （ｂ） ＊ （Ｃ）は位相制御信号
の波形図である。 ｌ・・・位相制御回Ｍ１−２・・・ＧＴｏ ３・・・制
御器１１・・・ム／Ｄ１２・・・スイッチ回路１３・・
・下限側＃率設定回ｗ１１４・・・比較回路１５・・・
発振回路 １６・・・カウンタ回路１７．２１・
・・比較回路 １８・・・切換回路１９・・・基準
側Ｍ＆定回路 加・・・演算回路４・・・ＧＴＯゲー
ト回路 第３図
力信号との入出力特性を示すグラフ、第２図はＧＴＯチ
ョッパ装置を示す１回路図、＃Ｉ３図は本発明のＧＴＯ
チョッパの位相制御装置の１実施例を示すブロック図、 第４図（ａ） 、 （ｂ） ＊ （Ｃ）は位相制御信号
の波形図である。 ｌ・・・位相制御回Ｍ１−２・・・ＧＴｏ ３・・・制
御器１１・・・ム／Ｄ１２・・・スイッチ回路１３・・
・下限側＃率設定回ｗ１１４・・・比較回路１５・・・
発振回路 １６・・・カウンタ回路１７．２１・
・・比較回路 １８・・・切換回路１９・・・基準
側Ｍ＆定回路 加・・・演算回路４・・・ＧＴＯゲー
ト回路 第３図
Claims (1)
- ゲートターンオフサイリスタを使用した（ｊＴＯチョッ
パ位相制御装置において、出力管制御する位相制御入力
信号が、ある決められた下限制御率以上であれば一部肩
波数のもとて位相制御入力信号により出力を１１制御し
、前記Ｆ限制御率以下の位相側ｎ １１１号が入力され
た時は入力信号の制御率に等価な出力となるようＯＮ時
間を固定しＯｉｉ”Ｐ時間を延ばすことを特長としたＧ
ＴＵチョ゛）／ｆの位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4452482A JPS58163268A (ja) | 1982-03-23 | 1982-03-23 | Ｇｔｏチヨツパの位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4452482A JPS58163268A (ja) | 1982-03-23 | 1982-03-23 | Ｇｔｏチヨツパの位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58163268A true JPS58163268A (ja) | 1983-09-28 |
Family
ID=12693905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4452482A Pending JPS58163268A (ja) | 1982-03-23 | 1982-03-23 | Ｇｔｏチヨツパの位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58163268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907902A (en) * | 1987-10-14 | 1990-03-13 | Tokyo Electric Co., Ltd. | Multiprinting thermal transfer ink ribbon cassette |
-
1982
- 1982-03-23 JP JP4452482A patent/JPS58163268A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4907902A (en) * | 1987-10-14 | 1990-03-13 | Tokyo Electric Co., Ltd. | Multiprinting thermal transfer ink ribbon cassette |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58163268A (ja) | Ｇｔｏチヨツパの位相制御装置 | |
| JPS6444958A (en) | High voltage power source controller for electrophotography device | |
| SU513349A1 (ru) | Устройство регулировани напр жени трансформатора | |
| RU8847U1 (ru) | Стабилизатор переменного напряжения | |
| JP2715446B2 (ja) | ガバナ制御装置 | |
| SU537334A1 (ru) | Стабилизатор напр жени переменного тока | |
| RU42367U1 (ru) | Устройство для переключения ответвлений обмотки трансформатора | |
| SU655044A1 (ru) | Стабилизированный конвертор | |
| EP4362309A1 (en) | Method for boosting current compensation in auxiliary resonant commutated pole inverter (arcpi) with saturable inductor | |
| JPS5543657A (en) | Variable voltage output circuit | |
| JPS5456871A (en) | Electronic watch | |
| SU955420A1 (ru) | Устройство дл управлени полупроводниковыми ключами | |
| SU839017A1 (ru) | Способ управлени двухтактным инвертором | |
| SU416678A1 (ja) | ||
| SU611742A1 (ru) | Устройство дл электромагнитного перемещени расплава сварочной ванны | |
| GB1432024A (en) | Control circuits | |
| SU805277A1 (ru) | Транзисторный ключ | |
| JPH01265722A (ja) | アナログ・ディジタル変換器 | |
| SU1156214A1 (ru) | Устройство дл управлени однофазным реверсивным выпр мителем с параметрической стабилизацией тока | |
| SU1198450A1 (ru) | Дискретный регулятор инерционных объектов | |
| JPS59185194A (ja) | 半導体素子の点弧パルス制御方式 | |
| SU633125A1 (ru) | Преобразователь посто нного напр жени в переменное | |
| SU1026279A1 (ru) | Устройство дл управлени широтно-импульсным преобразователем | |
| JPS5695000A (en) | Exciting device for super-conductive synchronous machine | |
| JPS5713996A (en) | Controlling method of inverter |