JPS5816219B2 - Shape recognition device - Google Patents

Shape recognition device

Info

Publication number
JPS5816219B2
JPS5816219B2 JP7914578A JP7914578A JPS5816219B2 JP S5816219 B2 JPS5816219 B2 JP S5816219B2 JP 7914578 A JP7914578 A JP 7914578A JP 7914578 A JP7914578 A JP 7914578A JP S5816219 B2 JPS5816219 B2 JP S5816219B2
Authority
JP
Japan
Prior art keywords
work
memory
processing
recognition
internal bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7914578A
Other languages
Japanese (ja)
Other versions
JPS556640A (en
Inventor
伊東千秋
霜山篤
中西道明
田中重穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7914578A priority Critical patent/JPS5816219B2/en
Publication of JPS556640A publication Critical patent/JPS556640A/en
Publication of JPS5816219B2 publication Critical patent/JPS5816219B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、図形認識装置、特に複数台の作業プロセッサ
装置と少なくとも1台の制御プロセッサ装置とをそなえ
、該制御プロセッサ装置が処理の態様にあわせて各作業
プロセッサ装置に対して処理実行のためのプログラム・
モジュールを配分すると共lこ、各作業プロセッサ装置
に対し□て起動・停止・処理スタート点指示・処理エン
ド点指示などのコマンドを発して制御し、各作業プロセ
ッサ装置は与えられた処理プログラム・モジュールにし
たがって高速度で処理を実行し得るようにした図形認識
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a graphic recognition device, in particular, a plurality of work processor devices and at least one control processor device, and the control processor device controls each work processor device according to the mode of processing. Programs and programs for processing
In addition to allocating the modules, each work processor is controlled by issuing commands such as start, stop, processing start point instruction, processing end point instruction, etc. to each work processor device, and each work processor device executes the given processing program module. The present invention relates to a figure recognition device capable of executing processing at high speed according to the following.

図形認識装置において1ま、ドキュメント上の図形を走
査してビデオ情報に換えてビデオ・メモリ上に格納し、
予めもうけられている辞書メモリの内容と照合をとりつ
つ処理を実行してゆく。
The figure recognition device first scans the figures on the document, converts them into video information, and stores them in the video memory.
Processing is executed while checking the contents of a dictionary memory that has been created in advance.

このような処理を予め定められた時間内に実行してゆく
ためには、処理量が膨大なものとなる。
In order to execute such processing within a predetermined time, the amount of processing becomes enormous.

即ち例えば1文字分のビデオ情報が40X64ビット程
度となり、しかも該ビデオ情報を加工して前処理や各種
特徴量抽出処理を順次実行してゆき、認識処理を行なお
うとすると、複数のマイクロプロセッサ装置によって互
に処理を分担してゆくことが必要となる。
In other words, for example, if the video information for one character is approximately 40x64 bits, and the video information is processed and preprocessing and various feature extraction processes are sequentially executed, and recognition processing is performed, multiple microprocessor devices are required. Therefore, it is necessary to share the processing duties with each other.

即ち、複数のマイクロプロセラ苺装置が互に同一段階の
処理を並行して実行したり、複数段階の処理を分担しそ
実行したりすることが必要となる。
That is, it is necessary for a plurality of microprocessor strawberry devices to mutually execute the same stage of processing in parallel, or to share and execute multiple stages of processing.

このような処理装置を考慮するとき、各作業プロセッサ
装置による処理を処理態様や処理過程に応じて適正に配
分してゆく制御プロセッサ装置と、与えられた処理を唯
専−に実行してゆく作業プロセッサ装置との業務分担を
明確にしてゆくことが必要となる。
When considering such a processing device, there is a control processor device that appropriately distributes the processing by each task processor device according to the processing mode and process, and a task that exclusively executes the given processing. It is necessary to clarify the division of duties between the processor and the processor.

また各作業プロセッサ装置は夫々共通のメモリをアクセ
スすることが必要となるが、各作業プロセッサ装置が命
令フェッチするアクセス・ルートとオペランド・データ
をフェッチするアクセス・ルートとが競合するさ非所望
な待合わせ時間が犬となってしまう。
In addition, each work processor needs to access a common memory, but if the access route for each work processor to fetch instructions conflicts with the access route for fetching operand data, undesired wait times may occur. The set time becomes a dog.

本発明は上記の如き問題点を解決した図形認識装置を提
供することを目的としている。
An object of the present invention is to provide a figure recognition device that solves the above-mentioned problems.

そして、本発明の図形認識装置は複数台の作業プロセッ
サ装置と該各作業プロセッサ装置に対して処理業務を配
分してゆく少なくとも1台の制御プロセッサ装置とをそ
なえ、与えられたドキュメント上の図形情報を走査して
ビデオ情報に変換した上で、予;め用意されている辞書
メモリの内容にもとづいて図形認識処理を行なう図形認
識処理装置において、上記制御プロセッサ装置と上記制
御プロセッサ装置が接続される共通制御部内部バスとを
含む共通制御部と上記複数台の作業プロセッサ装置と上
記複数台の作業プロセッサ装置が接続される認識処理部
内部バスとを含む認識処理部とに区分され、該認識処理
部において、上記各作業プロセッサ装置に対応してもう
けられ当該作業プロセッサ装置および上記共通制御部内
部バスに接続される制御メモリ、上記各作業プロセッサ
装置が上記認識処理部内部バスを介して夫々共通にアク
セスするビデオ・メモリ、上記各作業プロセッサ装置が
上記認識処理部内部バスを介して夫々共通にアクセスす
る高速ワーク・メモリ、上記各作業プロセッサ装置が上
記認識処理部内部バスを介して夫々共通にアクセスする
辞書メモリがもうけられ、上記制御プロセッサ装置は、
自己の処理の一環として、上記共通制御部内部バスを介
して上記各制御メモリ上に各対応する作業プロセッサ装
置が実行するプログラム・モジュールを配分すると共に
、認識コントロール部を介して上記各作業プロセッサ装
置に対して起動と停止とを含むコマンドの送出および上
記各作業プロセッサ装置の内部状態情報の読取りを実行
するよう構成されてなり、上記与えられたドキュメント
上の図形情報は図形走査部lこよって走査され上記認識
処理部内部バスを介して上記ビデオ・メモリ上に格納さ
れ、上記各作業プロセッサ装置による処理中間結果を含
む処理結果情報が上記認識処理部内部バスを介して上記
高速ワーク・メモリ上に格納されることを特徴としてい
る。
The graphic recognition device of the present invention includes a plurality of work processor devices and at least one control processor device that distributes processing tasks to each of the work processor devices, and is capable of processing graphic information on a given document. The control processor device and the control processor device are connected in a figure recognition processing device that scans and converts the video information into video information, and then performs figure recognition processing based on the contents of a dictionary memory prepared in advance. a common control unit including a common control unit internal bus; and a recognition processing unit including a recognition processing unit internal bus to which the plurality of work processor devices and the plurality of work processor devices are connected, and the recognition processing unit includes a common control unit internal bus. A control memory provided corresponding to each of the work processor devices and connected to the work processor device and the common control unit internal bus, and a control memory that is connected to the work processor device and the common control unit internal bus; a video memory to be accessed; a high-speed work memory to be commonly accessed by each of the work processor devices via the recognition processing section internal bus; a dictionary memory is provided, the control processor device comprising:
As part of its own processing, the common control unit distributes program modules to be executed by each of the corresponding work processors onto each of the control memories via the internal bus, and also distributes the program modules to be executed by each of the corresponding work processors via the recognition control unit. The graphics scanner is configured to send commands including start and stop to the computer and read internal status information of each of the work processors, and the graphics information on the given document is scanned by the graphics scanner l. and stored on the video memory via the recognition processing section internal bus, and processing result information including processing intermediate results by the respective work processor devices is stored on the high speed work memory via the recognition processing section internal bus. It is characterized by being stored.

図は本発明の一実施例構成を示す。The figure shows the configuration of an embodiment of the present invention.

図中1は認識処理部、2は共通制御部を表わす。In the figure, 1 represents a recognition processing section, and 2 represents a common control section.

認識処理部1において、3−1ないし3−3は夫々作業
プロセッサ装置であってマイクロプロセッサによって構
成されるもの、4−1ないし4−3は夫々開開メモリで
あって対応するマイクロプロセッサ装置3−1ないし3
−3に対応してもうけられるもの5は辞書メモリであっ
て複数の標準図形に対応した図形情報が格納されている
もの、6はビデオ・メモリであって後述する如く光学走
査部によって読取られたビデオ情報が格納されるもの、
7は高速ワーク・メモリであって上記各作業プロセッサ
装置3−1ないし3−3が処理を実行するに当って一時
格納部などとして利用するもの、8はダミー・メモリ、
9はビデオ・アダプタであって後述する如く光学走査部
によって読取られたビデオ信号を例えば8ビツトのビデ
オ情報として上記ビデオ・メモリ6に格納するもの、1
0はバス制御部であって上記共通制御部2側からの情報
を上記メモIJ 5、6、7に格納したりあるいは上記
メモリ5.6,7上の情報を共通制御部2側に転送する
制御を行なうもの、11は認識コントロール部であって
上記共通制御部2における後述の制御プロセッサ装置と
上記各作業プロセッサ装置3−1ないし3−3との間の
制御情報の中介を行なうものMC0NTLはメモリ制御
装置であってメモリ・アクセスに当ってバス制御などを
行なうものを表わしている。
In the recognition processing unit 1, 3-1 to 3-3 are respectively work processor devices constituted by microprocessors, and 4-1 to 4-3 are open memories, respectively, which are connected to the corresponding microprocessor devices 3. -1 to 3
5 is a dictionary memory in which figure information corresponding to a plurality of standard figures is stored, and 6 is a video memory which is read by an optical scanning unit as described later. where video information is stored,
Reference numeral 7 denotes a high-speed work memory, which is used as a temporary storage unit when each of the above-mentioned work processor devices 3-1 to 3-3 executes processing; 8, a dummy memory;
9 is a video adapter which stores the video signal read by the optical scanning unit in the video memory 6 as, for example, 8-bit video information, as will be described later;
0 is a bus control unit that stores information from the common control unit 2 side in the memo IJs 5, 6, and 7, or transfers information on the memories 5, 6, and 7 to the common control unit 2 side. MC0NTL is a recognition control section 11 that mediates control information between a control processor device (described later) in the common control section 2 and each of the work processor devices 3-1 to 3-3. This represents a memory control device that performs bus control and the like during memory access.

また共通制御部2において、12は制御プロセッサ装置
であってマイクロプロセッサによって構成されるもの、
13はワーク・メモリであって上記制御プロセッサ装置
12に対する命令などが格納されているもの、14は光
学走査部であってドキュメント上の図形を走査してビデ
オ信号を得るもの、15はオペレータ・パネル、16は
メツセージ・ディスプレイ、17は紙(ドキュメント)
送り機構、18は文字修正部、19はホスト・データ処
理装置との間のデータ転送入出力部、20はタイプライ
タ、21はフロッピィ・ディスク、22ないし28は夫
々対応する装置のコントロール機構を表わしている。
Further, in the common control unit 2, 12 is a control processor device constituted by a microprocessor;
13 is a work memory in which instructions for the control processor 12 are stored; 14 is an optical scanning unit that scans figures on a document to obtain a video signal; 15 is an operator panel; , 16 is message display, 17 is paper (document)
18 is a character correction section, 19 is a data transfer input/output section with the host data processing device, 20 is a typewriter, 21 is a floppy disk, and 22 to 28 are control mechanisms for the corresponding devices. ing.

共通制御部2における制御プロセッサ装置12は、ワー
ク・メモリ13上に用意されている命令を実行すること
によって、例えば紙送り機構17や光学走査部14を制
御しつつドキュメント上の図形を走査する。
A control processor device 12 in the common control section 2 scans figures on a document while controlling, for example, a paper feed mechanism 17 and an optical scanning section 14 by executing instructions prepared in a work memory 13.

また必要に応じて、フロッピィ・ディスク21上に格納
されているマイクロプログラムを、認識処理部11こ存
在する制御メモリ4−1ないし4−3にロードしたり、
或いはバス制御部10を介して辞書メモリ5上に標準図
形情報をロードしたりする。
Also, if necessary, the microprogram stored on the floppy disk 21 may be loaded into the control memories 4-1 to 4-3 located in the recognition processing section 11,
Alternatively, standard graphic information may be loaded onto the dictionary memory 5 via the bus control unit 10.

更に後述する如く、各作業プロセッサ装置3−1ないし
3−3に対して認識コントロール部11を介して起動、
停止、スタート点指示を行なったり、あるいは作業プロ
セッサ装置においてパリティ・エラーが生じた際などに
おいてその状態情報を読取って判断したりする。
Furthermore, as will be described later, each work processor device 3-1 to 3-3 is activated via the recognition control unit 11,
It instructs a stop or start point, or reads the status information and makes a decision when a parity error occurs in a work processor.

□ 光学走1049こよって図形を走査した結果のビデ
オ信号はビデオ・アダプタ9によって例えば8ビツトの
ビデオ情報とされてビデオ・メモリ6に格納される。
□ Optical scanning 1049 The video signal resulting from scanning the figure is converted into, for example, 8-bit video information by the video adapter 9 and stored in the video memory 6.

各作業プロセッサ装置3−1ないし3−3は、上記制御
プロセッサ装置12からの起動、停止、処理スタート点
指示、処理終了点指示などに応じて、対応する制御メモ
リ4−1ないし4−3から読出された命令にしたがって
処理を実行する。
Each of the work processor devices 3-1 to 3-3 reads data from the corresponding control memory 4-1 to 4-3 in response to startup, stop, process start point instructions, process end point instructions, etc. from the control processor device 12. Processing is executed according to the read instructions.

即ち、ビデオ・メモリ6や辞書メモリ5に格納されてい
るオペランド・データにもとづいて処理を実行し、その
間高速ワーク・メモリ7を一時的な情報格納域として使
用するなどして、処理を実行してゆき、認識対象図形を
認識する。
That is, the processing is executed based on the operand data stored in the video memory 6 and the dictionary memory 5, while the high-speed work memory 7 is used as a temporary information storage area. Then, the figure to be recognized is recognized.

認識結果や認識に当って認識不能とされた図形などは、
制御プロセッサ装置による処理によって、ワーク・メモ
リ13に転送された上で、例えばメツセージ・ディスプ
レイ16上に表示され、必要に応じて文字修正部18な
どによってオペレータから修正データなどが入力されて
修正される。
Recognition results and shapes that were deemed unrecognizable during recognition are
After being transferred to the work memory 13 through processing by the control processor device, it is displayed on, for example, the message display 16, and is corrected as necessary by inputting correction data etc. from the operator by the character correction section 18, etc. .

上記第1図図示のデータ処理システムは、各プロセッサ
装置3−1ないし3−3と12との構成および処理に着
目して考えると、 N制御プロセッサ装置12が、図形認識処理の処理態様
や処理過程に応じて、各作業プロセッサ装置3−1ない
し3−3が実行すべき処理のプログラム・モジュールを
、各対応する制御メモリ4−1ないし4−3上に配分し
、 (B) 制御プロセッサ装置12が、認識コントロー
ル部11を介して、各作業プロセッサ装置3−1ないし
3−3に対して個々に起動・停止・処理スタート点指示
・処理終了点指示などのコマンドを供給し、 (q 制御プロセッサ装置12が、認識コントロール部
11を介して、各作業プロセッサ装置3−1ないし3−
3の内部状態情報を読取り、あるいは必要に応じて内部
状態情報をセットし、(ロ 各作業プロセッサ装置3−
1ないし3−3は。
The data processing system shown in FIG. According to the process, program modules for processing to be executed by each of the work processor devices 3-1 to 3-3 are allocated to each of the corresponding control memories 4-1 to 4-3; (B) control processor device; 12 individually supplies commands such as starting, stopping, processing start point instruction, processing end point instruction, etc. to each work processor device 3-1 to 3-3 via the recognition control unit 11, (q control The processor device 12 controls each work processor device 3-1 to 3- through the recognition control unit 11.
Read the internal state information of 3 or set the internal state information as necessary (b) Each work processor device 3-
1 to 3-3.

対応する制御メモリ4−1ないし4−3をアクセスする
ととlこよって、与えられた処理プログラム・モジュー
ルの命令をフェッチし、 ■)各作業プロセッサ装置3−1ないし3−3は1上記
命令を実行するに当って、共通メモリを構成しているビ
デオ・メモリ6や高速ワーク・メモリ7や辞書メモリ5
をアクセスしてオペランド・データをフェッチしまた処
理結果をストアし、 促)制御プロセッサ装置12が、バス制御部10を介し
て、上記メモlJ5,6.7を直接アクセスし、例えば
メツセージ・ディスプレイ16や入出力部19やタイプ
ライタ20などに出力し、旬 また制御プロセッサ装置
12が、バス制御部10を介して、上記メモ!J5,6
.7を直接アクセスし、例えばメツセージ・ディスプレ
イ16や文字修正部18や入出力部19やフロッピィ・
ディスク21からデータをストアする ものと考えてよい。
When the corresponding control memory 4-1 to 4-3 is accessed, the instructions of the given processing program module are fetched; During execution, the video memory 6, high-speed work memory 7, and dictionary memory 5 that constitute the common memory are used.
The control processor unit 12 accesses the memory IJ5, 6.7 directly via the bus control unit 10 to fetch operand data and store processing results, for example, the message display 16 or The control processor device 12 outputs the memo data to the input/output section 19, typewriter 20, etc. via the bus control section 10. J5,6
.. 7, for example, the message display 16, the character correction section 18, the input/output section 19, and the floppy disk.
It can be considered that data is stored from the disk 21.

即ち、制御プロセッサ装置12がシステム全体の処理態
様、処理過程を統括的に管理し、各作業プロセッサ装置
3−1ないし3−3はいわば完全な作業専門処理装置と
なって指示された処理を実行するシステムと考えてよい
That is, the control processor device 12 comprehensively manages the processing mode and process of the entire system, and each work processor device 3-1 to 3-3 becomes a complete task-specialized processing device and executes instructed processing. It can be thought of as a system that

このようにすることによって、(1)各作業プロセッサ
装置例えば3−1が実行した前処理結果を高速ワーク・
メモリγ上に処理終了ビットを立ててストアし、他の作
業プロセッサ装置3−2が当該処理結果を引継いで特徴
抽出処理を実行するなどの引継ぎ処理、(11)各作業
プロセッサ装置例えば3−L3−2が同一段階の例えば
特徴抽出処理を並行して行なう並行処理、(1rx作業
プロセッサ装置が各種特徴抽出を夫々分担して抽出する
分担処理、(1い作業プロセッサ装置3−1や3−2が
特徴抽出処理を実行してゆく間に作業プロセッサ装置3
−3が認識処理を実行してゆきより簡単に抽出された特
徴量にもとづいて認識できた場合にそれ以上の特徴抽出
処理をストップするなどの複数段階処理間の協調処理な
どを、制御プロセッサ装置12の管理の下で統括して実
行することが可能ンとなる。
By doing this, (1) the preprocessing results executed by each work processor device, for example 3-1, can be used as a high-speed work processor.
A handover process such as setting and storing a processing end bit in the memory γ, and having another work processor device 3-2 take over the processing result and execute the feature extraction process, (11) Each work processor device, for example 3-L3. Parallel processing in which 2 performs feature extraction processing in parallel at the same stage (1 rx work processor device performs various feature extractions in parallel), (1 rx work processor device 3-1 and 3-2 While executing the feature extraction process, the work processor device 3
-3 executes the recognition process, and when recognition is achieved based on the easily extracted feature quantity, the control processor performs cooperative processing between multiple stages of processing, such as stopping further feature extraction processing. This makes it possible to centrally execute the process under the control of 12 people.

そして、各作業プロセッサ装置3−1ないし3−3にお
いて、命令フェッチのルートとオペランド・フェッチや
ストアのルートとが互に独立しており、可能な限ぎり共
通メモリをアクセスする間の非所望な競合をさけること
が可能となる。
In each work processor device 3-1 to 3-3, the instruction fetch route and the operand fetch/store route are independent from each other, and as much as possible, undesired It is possible to avoid competition.

以上説明した如く5本発明によれば制御プロセッサ装置
の統括的な管理のもとて各作業プロセッサ装置が与えら
れた処理を専一に実行してゆくことが可能となり、図形
認識処理に特有の膨大な処理量を高速度でかつ効果的に
実行せしめることが可能となる。
As explained above, according to the present invention, each work processor device can exclusively execute a given process under the comprehensive management of the control processor device. It becomes possible to execute a huge amount of processing at high speed and effectively.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例構成を示す。 図中、1は認識処理部、2は共通制御部、3−1ないし
3−3は夫々作業プロセッサ装置、4−1ないし4−3
は夫々制御メモリ、5は辞書メモリ、6はビデオ・メモ
リ、7は高速ワーク・メモリ、9はビデオ・アダプタ、
10はバス制御部、11は認識コントロール部、12は
制御プロセッサ装置、13はワーク・メモリ、14は光
学走査部、16はメッセ・−ジ・ディスプレイ、21は
フロッピィ・ディスクを表わす。
The figure shows the configuration of an embodiment of the present invention. In the figure, 1 is a recognition processing unit, 2 is a common control unit, 3-1 to 3-3 are respectively work processor devices, and 4-1 to 4-3.
are respectively control memories, 5 is a dictionary memory, 6 is a video memory, 7 is a high-speed work memory, 9 is a video adapter,
10 is a bus control section, 11 is a recognition control section, 12 is a control processor, 13 is a work memory, 14 is an optical scanning section, 16 is a message display, and 21 is a floppy disk.

Claims (1)

【特許請求の範囲】 1 複数台の作業プロセッサ装置と該各作業プロセッサ
装置に対して処理業務を配分してゆく少なくとも1台の
匍脚プロセッサ装置とをそなえ、与えられたドキュメン
ト上の図形情報を走査してビデオ情報に変換した上で、
予め用意されている辞書メモリの内容にもとづいて図形
認識処理を行なう図形認識処理装置において、上記制御
プロセッサ装置と上記制御プロセッサ装置が接続される
共通制御部内部バスとを含む共通制御部と上記複数台の
作業プロセッサ装置と上記複数台の作業プロセッサ装置
が接続される認識処理部内部バスとを含む認識処理部と
に区分され、該認識処理部において、上記各作業プロセ
ッサ装置に対応してもうけられ当該作業プロセッサ装置
および上記共通側・両部内部バスに接続される制御メモ
リ、上記各作業プロセッサ装置が上記認識処理部内部バ
スを介して夫々共通にアクセスするビデオ・メモリ、上
記各作業プロセッサ装置が上記認識処理部内部バスを介
して夫々共通にアクセスする高速ワーク・メモリ、上記
各作業プロセッサ装置が上記認識処理部内部バスを介し
て夫々共通にアクセスする辞書メモリがもうけられ、上
記制御プロセッサ装置は、自己の処理の一環として、上
記共通制御部内部バスを介して上記各制御メモリ上に各
対応する作業プロセッサ装置が実行するプログラム・モ
ジュールを配分すると共に、認識コントロール部を介し
て上記各作業プロセッサ装置に対して起動と停止とを含
むコマンドの送出および上記各作業プロセッサ装置の内
部状態情報の読取りを実行するよう構成されてなり、上
記与えられたドキュメント上の図形情報は図形走査部に
よって走査され上記認識処理部内部バスを介して上記ビ
デオ・メモリ上lこ格納され、上記各作業プロセッサ装
置による処理中間結果を含む処理結果情報が上記認識処
理部内部バスを介して上記高速ワーク・メモリ上に格納
されることを特徴とする図形認識装置。 2 上記制御プロセッサ装置は、自己の処理の一環とし
て、バス制御部および上記認識処理部内部バスを介して
、上記ビデオ・メモリ、上記高速ワーク・メモリ、およ
び上記辞書メモリを直接アクセスするよう構成されるこ
とを特徴とする特許請求の範囲第1項記載の図形認識装
置。 3 上記共通制御部は、少なくとも、上記制御プロセッ
サ装置と、該制御プロセッサ装置が処理妻行に当って上
記共通制御部内部バスを介してアクセスするワーク・メ
モリと、上記制御プロセッサ装置がアクセスした上記高
速ワーク・メモリを含むメモリの内容を出力するデ′イ
スプレイとを有することを特徴とする特許請求の範囲第
1項または第2項記載の図形認識装置。
[Scope of Claims] 1. A system comprising a plurality of work processor devices and at least one pedestal processor device that distributes processing tasks to each of the work processor devices, and capable of processing graphical information on a given document. After scanning and converting to video information,
A figure recognition processing device that performs figure recognition processing based on the contents of a dictionary memory prepared in advance, the plurality of common control units including the control processor unit and a common control unit internal bus to which the control processor units are connected; and a recognition processing section including a recognition processing section internal bus to which the plurality of work processor devices are connected. A control memory connected to the work processor device and the common-side/both-part internal bus, a video memory commonly accessed by each of the work processor devices via the recognition processing unit internal bus, A high-speed work memory is provided which is accessed in common by each of the work processors via the internal bus of the recognition processing unit, and a dictionary memory is commonly accessed by each of the work processor units via the internal bus of the recognition processing unit. , as part of its own processing, distributes program modules to be executed by each of the corresponding work processors onto each of the control memories via the internal bus of the common control unit, and also distributes program modules to be executed by each of the corresponding work processors via the recognition control unit. The apparatus is configured to send commands including start and stop to the apparatus and read internal state information of each of the work processor apparatuses, and the graphic information on the given document is scanned by the graphic scanner. Processing result information, including intermediate results of processing by each of the work processors, is stored in the video memory via the recognition processing unit internal bus, and processing result information is stored in the high-speed work memory via the recognition processing unit internal bus. A figure recognition device characterized by being stored. 2. The control processor device is configured to directly access the video memory, the high speed work memory, and the dictionary memory via the bus controller and the recognition processor internal bus as part of its processing. A figure recognition device according to claim 1, characterized in that: 3. The common control section at least includes the control processor device, a work memory which the control processor device accesses via the common control section internal bus as a processing wife, and a work memory which the control processor device accesses via the common control section internal bus. 3. The figure recognition device according to claim 1, further comprising a display for outputting the contents of the memory including the high-speed work memory.
JP7914578A 1978-06-29 1978-06-29 Shape recognition device Expired JPS5816219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7914578A JPS5816219B2 (en) 1978-06-29 1978-06-29 Shape recognition device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7914578A JPS5816219B2 (en) 1978-06-29 1978-06-29 Shape recognition device

Publications (2)

Publication Number Publication Date
JPS556640A JPS556640A (en) 1980-01-18
JPS5816219B2 true JPS5816219B2 (en) 1983-03-30

Family

ID=13681785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7914578A Expired JPS5816219B2 (en) 1978-06-29 1978-06-29 Shape recognition device

Country Status (1)

Country Link
JP (1) JPS5816219B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356729U (en) * 1986-09-26 1988-04-15
JPH044025Y2 (en) * 1984-04-26 1992-02-06

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344146A (en) * 1980-05-08 1982-08-10 Chesebrough-Pond's Inc. Video inspection system
JPS59189470A (en) * 1983-04-12 1984-10-27 Mita Ind Co Ltd Picture processing system
JPH0567232A (en) * 1991-09-09 1993-03-19 Hitachi Software Eng Co Ltd Optical character read system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH044025Y2 (en) * 1984-04-26 1992-02-06
JPS6356729U (en) * 1986-09-26 1988-04-15

Also Published As

Publication number Publication date
JPS556640A (en) 1980-01-18

Similar Documents

Publication Publication Date Title
JPS5816219B2 (en) Shape recognition device
JPS62239235A (en) Data processor with fast comparison action of operation code
JPH0115098B2 (en)
JPH04149658A (en) Information processor
JPH0639370Y2 (en) Data processing device
JPS6334658A (en) Dma controller for image processor
JPS6020275A (en) Simple programming system of multiprocessor
JP2511146B2 (en) Data processing device
JP2672599B2 (en) Computer system
JP3793246B2 (en) Positioning system
JPS61175816A (en) Printing controlling system
JPH0887481A (en) Starting-up method for multiprocessor board
JPH0312768A (en) I/o controller
JPH0233645A (en) Computer
JPS6024663A (en) Memory access controlling system
JPH0425961A (en) Shared data update system
JPH0193855A (en) Memory control system in information processor
JPH01316880A (en) Image processing system
JPH0563826B2 (en)
JPH05324587A (en) High speed pipeline processor
JPS6240748B2 (en)
JPS61272861A (en) Multiprocessor device
JPH07200490A (en) Mpu
JPH01302448A (en) Information processor
JPH08221251A (en) Signal processor