JPS58159622A - 回路しや断器 - Google Patents
回路しや断器Info
- Publication number
- JPS58159622A JPS58159622A JP4210782A JP4210782A JPS58159622A JP S58159622 A JPS58159622 A JP S58159622A JP 4210782 A JP4210782 A JP 4210782A JP 4210782 A JP4210782 A JP 4210782A JP S58159622 A JPS58159622 A JP S58159622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- pulse width
- interrupter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、地絡電流又は漏電電流を零相変流器で検出
し、ひきはすしのため゛9制御回路を介してし中断器を
異常時オフさせ−まための回路しヤ動湯に関するもので
ある。
し、ひきはすしのため゛9制御回路を介してし中断器を
異常時オフさせ−まための回路しヤ動湯に関するもので
ある。
館1図は従来の回路し中断器の一例を示すもので、11
1図において電源1はし中断器の主回路xy*続され、
これに零相変流器3、負荷4を介して閉回路が構成され
ている。主回路の漏電電流は零相変流器3によって検出
され、抵抗器勢からなる電流−電圧変換回路5によって
電圧信号に変換された後、ブーツ(ノイズ)吸収回路C
をへて制御回路CCの動作判定回路8に供給されるよう
になっている。
1図において電源1はし中断器の主回路xy*続され、
これに零相変流器3、負荷4を介して閉回路が構成され
ている。主回路の漏電電流は零相変流器3によって検出
され、抵抗器勢からなる電流−電圧変換回路5によって
電圧信号に変換された後、ブーツ(ノイズ)吸収回路C
をへて制御回路CCの動作判定回路8に供給されるよう
になっている。
まだ主回路の任意の2相より供給される電流゛は、電源
回路1をへて、制御回路CCに与えられ、これKよル動
作用電源が構成されている。
回路1をへて、制御回路CCに与えられ、これKよル動
作用電源が構成されている。
前記、動作判定回路8はサージ吸収回路6からの信号が
動作レベルを超えた場合、動作レベルを超え九期間だけ
方形波出力を出力する。こ −の動作判定回路8の方
形波出力は、時定数素子から成るディレィ回路1111
C供給され、一定時間のディレィの後、出力う、チ回路
roK加えられていた。ここで動作判定回路8、出力う
。
動作レベルを超えた場合、動作レベルを超え九期間だけ
方形波出力を出力する。こ −の動作判定回路8の方
形波出力は、時定数素子から成るディレィ回路1111
C供給され、一定時間のディレィの後、出力う、チ回路
roK加えられていた。ここで動作判定回路8、出力う
。
チ回路10に供給される電流は、電流配分回路9VCよ
シ構成されていた。さらに出力ラッチ回路10からの信
号はサイリスタ12に加えられ、サイリスタ12をター
ンオンさせた後、トリ。
シ構成されていた。さらに出力ラッチ回路10からの信
号はサイリスタ12に加えられ、サイリスタ12をター
ンオンさせた後、トリ。
ノコイルI3を励磁し、し中断器2をオフしていた。
以上のように構成された従来の回路し中断器の漏電保護
回路において、第2図(、)に示すように動作判定回路
8にサージ吸収回路6から供給される電圧21が所定の
レベル22に達した場合、この期間だけ第2図(b)K
示すように動作判定回路1から出力23が生じる。この
動作判定回路Iの出力23はディレィ回路11に加えら
れ、ここで第2図(e) K示すように電圧出力24を
得られ、この電圧出力24が所定のレベル25をこえた
場合、出力う、チ回路10から@2図(a) ItC示
すように出力26が生じ、これにより漏電動作ディレィ
タイム21が得られる。
回路において、第2図(、)に示すように動作判定回路
8にサージ吸収回路6から供給される電圧21が所定の
レベル22に達した場合、この期間だけ第2図(b)K
示すように動作判定回路1から出力23が生じる。この
動作判定回路Iの出力23はディレィ回路11に加えら
れ、ここで第2図(e) K示すように電圧出力24を
得られ、この電圧出力24が所定のレベル25をこえた
場合、出力う、チ回路10から@2図(a) ItC示
すように出力26が生じ、これにより漏電動作ディレィ
タイム21が得られる。
とζろが、このような回路において、動作判定−路IK
供給される電圧2ノに開閉サージ等のノイズが混入した
場合、このノイズが所定のレベル22に達していればパ
ルス幅の長短を問わず、動作判定(ロ)路Iの出力23
となるため回路し中断器の誤動作の原因となる。また、
そのノイズを吸収するためにノイズ吸収用の時定数素子
を必要としていた。
供給される電圧2ノに開閉サージ等のノイズが混入した
場合、このノイズが所定のレベル22に達していればパ
ルス幅の長短を問わず、動作判定(ロ)路Iの出力23
となるため回路し中断器の誤動作の原因となる。また、
そのノイズを吸収するためにノイズ吸収用の時定数素子
を必要としていた。
さらに1動作判定回路8VC供給される電atが大きい
場合、動作判定回路8の出力23の・1ルス頓が大きく
なシ、漏電動作ディレィタイム21が短くなるという不
具合があった。すなわち、動作ディレィタイム21が動
作判定回路8に供給される電圧IK依存するため、動作
ディレィタイム17が入力電圧によらないねいう定限時
特性を得るさまたげとなっていた。
場合、動作判定回路8の出力23の・1ルス頓が大きく
なシ、漏電動作ディレィタイム21が短くなるという不
具合があった。すなわち、動作ディレィタイム21が動
作判定回路8に供給される電圧IK依存するため、動作
ディレィタイム17が入力電圧によらないねいう定限時
特性を得るさまたげとなっていた。
ζOM明はこのような事情に鑑みてなされたもので、開
閉ナージ咎のノイズが混入した場合でもノイズの・9ル
ス幅がある程度大きくならず、制御回路を不動作とし、
動作ディレィタイムが入力電圧に影響されない定限時特
性の回路し中断器を提供することを目的とする。
閉ナージ咎のノイズが混入した場合でもノイズの・9ル
ス幅がある程度大きくならず、制御回路を不動作とし、
動作ディレィタイムが入力電圧に影響されない定限時特
性の回路し中断器を提供することを目的とする。
この発明は前述の目的を達成するた)めに動作判定回路
とディレィ回路との間に動作−足回路からの方形波出力
が所定幅以上のときつみディレィ回路に出力を与えるパ
ルス幅判定−路に設けた屯のである。
とディレィ回路との間に動作−足回路からの方形波出力
が所定幅以上のときつみディレィ回路に出力を与えるパ
ルス幅判定−路に設けた屯のである。
以下、この発明の実施例について図面を参照して説明す
る。第3図に於て、電源1はしゃ断器主回路2に接続さ
れ、これに零相変流器3、負荷4を介して閉回路を構成
している。零相変流器3は、電流−電圧変換回路5、サ
ージ(ノイズ)吸収回路6をへて制御回路CCOに接続
される。また、主回路の任意の2相が電源回路rに接続
され、電源回路1の出力は制御回路CCOならびにサイ
リスタ22.)す、ノコイルX3に接続される。
る。第3図に於て、電源1はしゃ断器主回路2に接続さ
れ、これに零相変流器3、負荷4を介して閉回路を構成
している。零相変流器3は、電流−電圧変換回路5、サ
ージ(ノイズ)吸収回路6をへて制御回路CCOに接続
される。また、主回路の任意の2相が電源回路rに接続
され、電源回路1の出力は制御回路CCOならびにサイ
リスタ22.)す、ノコイルX3に接続される。
制御−路CCOK於て、サージ吸収回路Cの出力は、動
作判定回路81人カッ譬ルス幅判定回路1jをへて、デ
ィレィ回路11に接続され、さらにディレィ回路11の
出力は出力う、チ回路1eKm続される。また、動作判
定回路8、出力2.チ回路10には、電流分配回路9が
接続される。★た、動作判定回路11出力う、チ回路1
aKは、電流分配回路9が接続される。。
作判定回路81人カッ譬ルス幅判定回路1jをへて、デ
ィレィ回路11に接続され、さらにディレィ回路11の
出力は出力う、チ回路1eKm続される。また、動作判
定回路8、出力2.チ回路10には、電流分配回路9が
接続される。★た、動作判定回路11出力う、チ回路1
aKは、電流分配回路9が接続される。。
制御回路CCOの出力には、トリ、!コイル13、サイ
リスク11が直列接続されたものが接続されており、す
イリスタ12のr−)は、出力う、デ回路11JIIC
接続され、これにより回路し中断器が構成されている。
リスク11が直列接続されたものが接続されており、す
イリスタ12のr−)は、出力う、デ回路11JIIC
接続され、これにより回路し中断器が構成されている。
次に前記人力パルス幅判定回路15の具体的な構成の一
例について第4図を参照して説明する。@4図において
、動作判定回路8からの出力つまり入力パルス幅判定回
路入力は、NOTダート1M−1に加えられ、N0TI
”−)75−1の出力は、NO〒)1″−)75−7の
出力とともにANDf −) 15−IM加えられる。
例について第4図を参照して説明する。@4図において
、動作判定回路8からの出力つまり入力パルス幅判定回
路入力は、NOTダート1M−1に加えられ、N0TI
”−)75−1の出力は、NO〒)1″−)75−7の
出力とともにANDf −) 15−IM加えられる。
ANDゲート15−2の出力は、D形フリ、プフロ、プ
15−J 、 I S−4のリセy ) (R)端子に
接続される。また、フリップフロ、グ15−3の出力(
2)端子は、NOT’y”−トIE−5,7リツグフロ
。
15−J 、 I S−4のリセy ) (R)端子に
接続される。また、フリップフロ、グ15−3の出力(
2)端子は、NOT’y”−トIE−5,7リツグフロ
。
プ15−4のデータ(D)端子に接続される。
NOT f−トl5−5の出力と、プリッ!フロッ7″
15−4(D出力(Q)端子は、ANDr−ト15−6
に加えられる。ANDf−トIE−6(D出力はNOT
ゲート15−’Iに入力されるとともに入力・fルス幅
判定回路15の出力となる。さらにフリップフロップ1
6−4の反転出力(互)端子はフリ、fフロッゾll−
3のデータ(D)端子に接続される。 NOTダートI
B−10の出力は、NOT f−ト15−9の入力に加
えられ、NOTゲート1g−9の出力#″1NOT1N
OTゲートの入力に加えられる。さらに、N0TI”−
ト15−9の出力は、コンデンv1!1−111/C接
続され、抵抗器15−11を介して、N0T)f −)
r s −1O11C入力される。また、NOT?−
ト15−1の出力は抵抗器1s−is、抵抗器15−1
1を介してNOTゲート15−10に入力される。
15−4(D出力(Q)端子は、ANDr−ト15−6
に加えられる。ANDf−トIE−6(D出力はNOT
ゲート15−’Iに入力されるとともに入力・fルス幅
判定回路15の出力となる。さらにフリップフロップ1
6−4の反転出力(互)端子はフリ、fフロッゾll−
3のデータ(D)端子に接続される。 NOTダートI
B−10の出力は、NOT f−ト15−9の入力に加
えられ、NOTゲート1g−9の出力#″1NOT1N
OTゲートの入力に加えられる。さらに、N0TI”−
ト15−9の出力は、コンデンv1!1−111/C接
続され、抵抗器15−11を介して、N0T)f −)
r s −1O11C入力される。また、NOT?−
ト15−1の出力は抵抗器1s−is、抵抗器15−1
1を介してNOTゲート15−10に入力される。
さらK NOTf−ト15−1の出力はフリツノツーラ
グIJ−1,15−4のクロ、り(C)端子に接続され
、入力パルス幅判定回路15が構成される。
グIJ−1,15−4のクロ、り(C)端子に接続され
、入力パルス幅判定回路15が構成される。
次に以上のように構成された回路しゃ断器の動作につい
て説明する。負荷4への電力の供給は、電源1、し中断
器主回路2、零相変流器3を介して行なわれる。主回路
の漏電電流は、零相変流!jKよって検出され、電流−
電圧変換回路1によって電圧信号に変換された後、サー
ジ吸収回路−をへて制御回路CCOに供給される。
て説明する。負荷4への電力の供給は、電源1、し中断
器主回路2、零相変流器3を介して行なわれる。主回路
の漏電電流は、零相変流!jKよって検出され、電流−
電圧変換回路1によって電圧信号に変換された後、サー
ジ吸収回路−をへて制御回路CCOに供給される。
この−]御回路CCOの動作用電源として電源回路1よ
)供給される。
)供給される。
制御回路CC0K、おいて、サージ吸収回路6より出力
された信号は、動作判定回路Iに供給され、信号が動作
レベルをこえた場合、動作レベルをこえた期間だけ、方
形波出力を入力パルス幅判定回路11に供給される。入
力パルス幅判定(ロ)路15は、動作判定回路8の方形
波出力のうち、所定の・やルス幅以上のもののみが出力
され、時定数素子からなるディレィ回路11に供給され
る。、このディレィ回路1ノの出力は出力ラッチ回路1
0に供給され、さらにう、チ回路10の出力信号はサイ
リスタ12のf−)に加見られる。これKよりサイリス
タI2がターンオンし、この後、トリラグコイル13が
励磁され、し、中断器主回路2が開路される。
された信号は、動作判定回路Iに供給され、信号が動作
レベルをこえた場合、動作レベルをこえた期間だけ、方
形波出力を入力パルス幅判定回路11に供給される。入
力パルス幅判定(ロ)路15は、動作判定回路8の方形
波出力のうち、所定の・やルス幅以上のもののみが出力
され、時定数素子からなるディレィ回路11に供給され
る。、このディレィ回路1ノの出力は出力ラッチ回路1
0に供給され、さらにう、チ回路10の出力信号はサイ
リスタ12のf−)に加見られる。これKよりサイリス
タI2がターンオンし、この後、トリラグコイル13が
励磁され、し、中断器主回路2が開路される。
次に第4図の入カッ4ルス幅判定回路15の動作につい
て第5図を参照して説明する。、第5図において、31
なる信号が動作判定信号8に人力された場合、その入力
の中で動作レベルJ2をこえる期間だけ、動作判定回路
出力33が得られる。動作判定回路出力13が立上って
いる期間、D形フリ、グツrs、f(@<図1!i−#
。
て第5図を参照して説明する。、第5図において、31
なる信号が動作判定信号8に人力された場合、その入力
の中で動作レベルJ2をこえる期間だけ、動作判定回路
出力33が得られる。動作判定回路出力13が立上って
いる期間、D形フリ、グツrs、f(@<図1!i−#
。
l5−4)のリセッ) (R)端子人力S5が立下り、
D形フリップフロ、グの7a、り(C)端子に34なる
・fルスが加えられる、1ことで、パルス34は、第4
図の15−171.15−9゜l5−10.IM−11
,15−12,15−11より成る発振回路にて供給さ
れる3、フリッグ70ッ!(第4図1s−x)の出力(
Q)波形16は/fルスJ4が2凹入るごとに反転をく
り返し、リセット人力35が立上るまでくり返される。
D形フリップフロ、グの7a、り(C)端子に34なる
・fルスが加えられる、1ことで、パルス34は、第4
図の15−171.15−9゜l5−10.IM−11
,15−12,15−11より成る発振回路にて供給さ
れる3、フリッグ70ッ!(第4図1s−x)の出力(
Q)波形16は/fルスJ4が2凹入るごとに反転をく
り返し、リセット人力35が立上るまでくり返される。
また、7リツプフロ、グ(第4図15−4)の出力(Q
)波形31も、・ダルス34が2凹入るごとく反転をく
シ返し、リセット人力35が立上るまでくシ返される。
)波形31も、・ダルス34が2凹入るごとく反転をく
シ返し、リセット人力35が立上るまでくシ返される。
以上の様にして、入力・櫂ルス幅判定回路出力38が得
られる。ここで、入力Δルス帳判定回路出力38は、動
作判定出力IJが入力されてから、・!ルス34の立上
りが3回以上あってはじめて出力される。
られる。ここで、入力Δルス帳判定回路出力38は、動
作判定出力IJが入力されてから、・!ルス34の立上
りが3回以上あってはじめて出力される。
さらに出力J8は、ディレィ回路11に加えられ、デ(
レイ回路出力39が所定のレベル40をこえたときくは
じめて、出力ラッチ回路XOに出力41が得られる。こ
こで時間42が漏電ディレィタイムとなる。
レイ回路出力39が所定のレベル40をこえたときくは
じめて、出力ラッチ回路XOに出力41が得られる。こ
こで時間42が漏電ディレィタイムとなる。
以上述べたこの発明の実施例によれば、動作判定回路1
の出力にノイズが含まれた場合でも、そのノイズのノ4
ルス幅が、前述のsシス5a(D周期をTとすると2T
以上でないと人力・臂ルス幅判定出力が得られず、後段
のディレィ回路11が動作しない。したがって、27以
下のパルス幅のノイズの除去が可能となる3、また、)
4ルス34の周期Tの選定により除去できるノイズのノ
4ルス幅を任意に設定することが可能となる。
の出力にノイズが含まれた場合でも、そのノイズのノ4
ルス幅が、前述のsシス5a(D周期をTとすると2T
以上でないと人力・臂ルス幅判定出力が得られず、後段
のディレィ回路11が動作しない。したがって、27以
下のパルス幅のノイズの除去が可能となる3、また、)
4ルス34の周期Tの選定により除去できるノイズのノ
4ルス幅を任意に設定することが可能となる。
さらに、ノイズ除去のための時定数素子が不要となし、
従来のように時定数素子によるノイズを吸収するもので
は漏電動作レベルに著しい影響を及ぼすが、萌述の実施
例の場合には漏電動作レベルに及ぼす影響が小さく、漏
電動作レベルの設定が容易でおる。さらに、人力パルス
幅が長い場合でも、入力パルス幅判定回路出′jJ1s
としては、一定パルス幅であるため、動作ディレイクイ
ムが入力電圧に大きく依存しなくな)、定限時特性に近
づく。
従来のように時定数素子によるノイズを吸収するもので
は漏電動作レベルに著しい影響を及ぼすが、萌述の実施
例の場合には漏電動作レベルに及ぼす影響が小さく、漏
電動作レベルの設定が容易でおる。さらに、人力パルス
幅が長い場合でも、入力パルス幅判定回路出′jJ1s
としては、一定パルス幅であるため、動作ディレイクイ
ムが入力電圧に大きく依存しなくな)、定限時特性に近
づく。
なお、この発明は前述した実施例に限らず例えば入力パ
ルス幅判定回路15を第6因のように変形して央弛でき
る。すなわち、飢4図の人カイルス幅判定回路11VC
,う、子回路15−14.0Rr−トIB−15を追加
したもので、これによ)ノイズの除去特性を維持したま
まで出力パルス幅が入力電圧に依存するという従来の特
性をもたせたものである。したがって、従来のように動
作ディレータイムが入力電圧に依存するという特性をも
たせることも容易である。
ルス幅判定回路15を第6因のように変形して央弛でき
る。すなわち、飢4図の人カイルス幅判定回路11VC
,う、子回路15−14.0Rr−トIB−15を追加
したもので、これによ)ノイズの除去特性を維持したま
まで出力パルス幅が入力電圧に依存するという従来の特
性をもたせたものである。したがって、従来のように動
作ディレータイムが入力電圧に依存するという特性をも
たせることも容易である。
その他この発明の要旨を変更しない範囲で種々変形して
実施できる。
実施できる。
この発明によれば、漏電検出波形に開閉サージ等のノイ
ズが含まれた場合でも、時定数素子を用いることなく、
ノイズの除去が可能となり、また時定数素子によるノイ
ズを吸収するものに比べて漏電動作レベルに及ぼす影響
が小さく、漏電動作レベルの設定が容易となり、さらに
動作ディレィタイムが入力電圧にほとんど影響されない
定時限特性が得られる回路し中断器を提供できる。
ズが含まれた場合でも、時定数素子を用いることなく、
ノイズの除去が可能となり、また時定数素子によるノイ
ズを吸収するものに比べて漏電動作レベルに及ぼす影響
が小さく、漏電動作レベルの設定が容易となり、さらに
動作ディレィタイムが入力電圧にほとんど影響されない
定時限特性が得られる回路し中断器を提供できる。
第1図は従来の回路し中断器の漏電保S回路の一例を示
すプロ、り図、第2図は第1図の動作を説明するための
波形図、第3図はこの発明による回路し中断器の一実施
例の漏電保護回路を示す!ロワ2図、第4図は第3図の
入力l#ルス幅判定回路の一例を示す回路図、第5図は
第3図および第4図の動作を説明するための波形図、第
6図はこの発明に用いる入力/ダルス幅判定回路の他の
例を示す回路図である。 !・・・電源、2・・・し中断器主回路、3・・・零相
変流器、4・・・負荷、5・・・電流−電圧変換回路、
σ・・・サージ吸収回路、7・・・電源回路、8・・・
動作判定回路、9・・・電流分配回路、10・・・ラッ
チ回路、11・・・ディレィ回路、12・・・サイリス
タ、13・・・トリップコイル、15・・・入力・ヤル
ス判定回路、1 s −p−N0T)r’ −)、l5
−2・ AMDI”−)、15−3・・・D形フリ、!
70.!、15−4・・・D 形71J ッf 7 o
、 f、11− j−NOT f−ト、15−6・・
・ANDダート、15−1・・・NOTゲート、1
j −J−NOT f −ト 、 1 1i
−9・ NOT r −i 、1 j −10
−NOTr−)、15−11−・・抵抗器、Ig−12
・・・コンデンサ、15−13・・・抵抗器。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図 第4因 第5因 第6図
すプロ、り図、第2図は第1図の動作を説明するための
波形図、第3図はこの発明による回路し中断器の一実施
例の漏電保護回路を示す!ロワ2図、第4図は第3図の
入力l#ルス幅判定回路の一例を示す回路図、第5図は
第3図および第4図の動作を説明するための波形図、第
6図はこの発明に用いる入力/ダルス幅判定回路の他の
例を示す回路図である。 !・・・電源、2・・・し中断器主回路、3・・・零相
変流器、4・・・負荷、5・・・電流−電圧変換回路、
σ・・・サージ吸収回路、7・・・電源回路、8・・・
動作判定回路、9・・・電流分配回路、10・・・ラッ
チ回路、11・・・ディレィ回路、12・・・サイリス
タ、13・・・トリップコイル、15・・・入力・ヤル
ス判定回路、1 s −p−N0T)r’ −)、l5
−2・ AMDI”−)、15−3・・・D形フリ、!
70.!、15−4・・・D 形71J ッf 7 o
、 f、11− j−NOT f−ト、15−6・・
・ANDダート、15−1・・・NOTゲート、1
j −J−NOT f −ト 、 1 1i
−9・ NOT r −i 、1 j −10
−NOTr−)、15−11−・・抵抗器、Ig−12
・・・コンデンサ、15−13・・・抵抗器。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図 第4因 第5因 第6図
Claims (1)
- し中断器主回路の電気量から漏電を検出する検出器と、
この検査器の出力がサージ吸収回路を介して入力されど
の入力値が所定レベルをこえたとき方形波を出力する動
作判定回路と、この動作判定回路の方形波出力が入力さ
れ、この入力のうち所定幅以上のものが出力される/4
ルス幅判定回路と、このパルス幅判定回路からの出力が
入力され、この入力値が所定レベルをこえたとき出力を
生じ、この出力によシ前記主回路のし中断器のトリ、7
回路を付勢する回路を備えた回路し中断器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4210782A JPS58159622A (ja) | 1982-03-17 | 1982-03-17 | 回路しや断器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4210782A JPS58159622A (ja) | 1982-03-17 | 1982-03-17 | 回路しや断器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58159622A true JPS58159622A (ja) | 1983-09-22 |
Family
ID=12626734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4210782A Pending JPS58159622A (ja) | 1982-03-17 | 1982-03-17 | 回路しや断器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58159622A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114936U (ja) * | 1984-12-25 | 1986-07-21 |
-
1982
- 1982-03-17 JP JP4210782A patent/JPS58159622A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114936U (ja) * | 1984-12-25 | 1986-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3728906A1 (de) | Verfahren zur erfassung eines einem phasenleiter und dem mp-leiter ueber den menschlichen koerper fliessenden stromes und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE69120958D1 (de) | Überstromschutzeinrichtung | |
JPS58133037A (ja) | 電力スイツチ回路 | |
US3723815A (en) | Electronic circuit protective device | |
JPS58159622A (ja) | 回路しや断器 | |
SU815653A1 (ru) | Импульсный генератор | |
Ferraz et al. | Construction of an impulse current generator prototype applied in electrical grounding systems | |
RU2231884C1 (ru) | Реле тока | |
AT205574B (de) | Fehlerstromschutzschalter mit Impulsauslösung und Energievorspeicherung | |
RU2040111C1 (ru) | Триггерное устройство | |
US3229123A (en) | Squib simulator | |
RU1810924C (ru) | Устройство дл контрол цепей дифференциальной защиты | |
Masoum et al. | Impact of harmonics on tripping time of overcurrent relays | |
Rhee et al. | Analysis of Electrical Stress of Switched-Mode Power Supply (SMPS) on Conductive Electromagnetic Pulses | |
RU2192084C1 (ru) | Реле тока | |
JPS5950715A (ja) | 漏電しや断器の制御回路 | |
Arkhireeva et al. | Hardware Protection for High Voltage Regulators Output Voltage Transformers On-Load | |
JPS5929400Y2 (ja) | パルス発生装置 | |
RU2205465C1 (ru) | Реле | |
RU2230413C2 (ru) | Устройство для токовой защиты нагрузки с самовосстановлением | |
SU1081761A1 (ru) | Импульсный источник питани | |
SU978263A1 (ru) | Устройство дл токовой защиты преобразовател | |
RU1808559C (ru) | Устройство дл коммутации источника питани сварочной дуги | |
US3183375A (en) | Pulse generator utilizing tunnel diode | |
RU1786581C (ru) | Устройство дл защиты сети переменного тока с компенсированой нейтралью при однофазном замыкании на землю |