JPS58158728A - Method for use in common of input and output device of data processor - Google Patents

Method for use in common of input and output device of data processor

Info

Publication number
JPS58158728A
JPS58158728A JP4111682A JP4111682A JPS58158728A JP S58158728 A JPS58158728 A JP S58158728A JP 4111682 A JP4111682 A JP 4111682A JP 4111682 A JP4111682 A JP 4111682A JP S58158728 A JPS58158728 A JP S58158728A
Authority
JP
Japan
Prior art keywords
communication
power supply
input
output device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4111682A
Other languages
Japanese (ja)
Inventor
Makoto Kawai
川井 信
Nobuo Yasuda
信夫 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP4111682A priority Critical patent/JPS58158728A/en
Publication of JPS58158728A publication Critical patent/JPS58158728A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To use an input/output device in common and to attain efficient operation, by performing data communication for plural terminal devices through the wiring of a power supply. CONSTITUTION:Personal computers 1-1, 1-2-1-n as terminal devices are coupled with a common I/O device 3 at a network by using a power supply line 2 as a communication line. Power supply superimposing communication devices 4-1, 4-2-4-n connect personal computers 1-1-1-n to the wirings 2. In the devices 4-1-4-n, the power supply cord of the personal computers 1-1-1-n and the communication lines are inputted to execute the superimposing communication on the wiring 2. The personal computers 1-1-1-n accesses each I/O of the device 3 by using the wirings 2 as the communication network as required.

Description

【発明の詳細な説明】 この発明はバーンカルコ/ピユータ(パソコン)等の端
末装置を多数配置し、これら端末装置が磁気ディスク装
置、磁気テープ装置等の入出力1(Ilo)装置を共有
して使用する場合のデータ処理装置の入出力装置共有方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention is characterized in that a large number of terminal devices such as burner computers/computers (personal computers) are arranged, and these terminal devices share and use input/output 1 (Ilo) devices such as magnetic disk devices and magnetic tape devices. The present invention relates to a method for sharing input/output devices of a data processing device.

従来、パソコン等を用いてデータ処理を行なうのに、磁
気ディスク装置、磁気テープ装置その他のI / o装
置が併用されるが、事務所、事業所等の多くのフロアで
パソコン等の端末装置を多数配置する場合、各端末装置
毎にI / o装置を設けるのは、■10装置自体を多
く必要とするし、またi / o装置設置による各種イ
ンタフェースも必要であるし不経済である。それゆえ高
価なI10装置は共有することが望ましい0しかしなが
ら各フロアに設けられる端末装置と配線工事を必要とし
一旦設置すると移動が困難となるofr、=ケーブルを
フロア内にはりめぐらすと美観上、防災上からも好1し
くないという問題が生じる。
Traditionally, magnetic disk drives, magnetic tape drives, and other I/O devices are used to process data using personal computers, but terminal devices such as personal computers are now used on many floors of offices and business establishments. When a large number of I/O devices are installed, it is uneconomical to provide an I/O device for each terminal device because it requires a large number of 10 devices and also requires various interfaces by installing the I/O devices. Therefore, it is desirable to share expensive I10 equipment. However, it requires terminal equipment and wiring work to be installed on each floor, and once installed, it is difficult to move. The problem also arises that it is not favorable from above.

この発明の目的は上記した問題点を解消し、美観上、防
災上から不都合のない、それでいてi/。
The purpose of this invention is to solve the above-mentioned problems, and to create an i/n that is not inconvenient in terms of aesthetics and disaster prevention.

装置を共有して軽済性を確保できるデータ処理装置のI
 / o装置共有方法を提供するにある。
I of data processing equipment that can share the equipment and ensure low cost
/o To provide a device sharing method.

以上の目的を達成するためにこの発明のデータ処理装置
のi10装置共有方法は、各端末装置と共有I10装置
を電源配線を介して結合しこの電源配線を通してデータ
通信を行なうようにしている0 以下図面に示す実施例によりこの発明の詳細な説明する
In order to achieve the above object, the I10 device sharing method of the data processing device of the present invention connects each terminal device and the shared I10 device via a power supply wiring, and performs data communication through this power supply wiring. The present invention will be explained in detail with reference to embodiments shown in the drawings.

第1図はこの発明が実施されるデータ処理システムの構
成を示すブロック図である。同図において、端末装置と
しての0台のパソコン1−1・1−2・−・・−・・1
−nが電源配線2を通信回線とするネットワークで、共
有i10装置6に結合されている。4−1・4−2−・
a−nは各パソコン1−1・1−2・−・・1− nを
電源配線2に接続するための電源重畳通信装置である。
FIG. 1 is a block diagram showing the configuration of a data processing system in which the present invention is implemented. In the same figure, there are 0 computers 1-1, 1-2, ---, 1-1, and 1 as terminal devices.
-n is a network in which the power supply wiring 2 is a communication line, and is coupled to the shared i10 device 6. 4-1・4-2-・
A-n is a power superimposition communication device for connecting each personal computer 1-1, 1-2, . . . 1-n to the power supply wiring 2.

この電源重畳通信装置4−1・4−2・−・・4−?L
は電源配線2に重畳通信さぜる1こめにパソコン1−1
・1−2・−・−・1−nの電源コード及び通信回線が
入力接続される。
This power superimposed communication device 4-1, 4-2...4-? L
The superimposed communication is sent to the power supply wiring 2. At the same time, the PC 1-1 is connected.
・1-2・-・-・1-n power cord and communication line are input connected.

パソコン1−1・1−2・−・・1− nは、電源配線
2を通信網としてfことえばイサーネットワークの通信
手順により共有I10装置6の各I / 。
The personal computers 1-1, 1-2, .

装置(後述)を必要に応じアクセスできる。さらニ各パ
ソコン1−1・1−2・−・−・・1−nは電源配線網
が張設される範囲内で自由に移動設置でき最寄りの電源
コンセントに自がらの電源コードを差込むことにより電
源接続と通信回線の接続が完了するようになっている。
Devices (described below) can be accessed as needed. Furthermore, each computer 1-1, 1-2, -, -, 1-n can be moved and installed freely within the range where the power wiring network is installed, and its power cord can be plugged into the nearest power outlet. This completes the power connection and communication line connection.

共有I / O装置5は、専用回線5を介してボス)c
pu6に結合されてお9.パソコン1−1・1−2−−
−−1− nとホストcpu6とのデータ転送の制御を
行なっている。そして共有1 / o装置6とパソコン
1−1・1−2・・−・−1−nとの通信はオンライン
で行なうようにしているが、ホストIcpu6と共有I
10装置6の間はエラーのないデータのみを転送するよ
うにしている。このようにパソコン1−1・1−2・−
・・i −n (!: * ス)cpu6間に共有I 
/ o装置6を介在させているツバパンコン1−1・1
−2・−・・−・1−nかllホス)c pu6をアク
セスすると電、源配線網の通信品質が悪いためアクセス
時間が長くなり、ボス)cpu6に負担がか\るのを防
止するためである。すなわち電源配線網を通信回線とし
て見た場合、専用回線に比してはるかに通信品質が悪い
ので、電源重畳通信ではデータエラーにともなうエラー
回復時間を必要とするが、この実施例装置ではこの工々
−回復時間をパソコン1−1・1−2・−・・・1−n
と共有I10装置5間で費やしホストcpu6が長時間
専有されないようにしている。
The shared I/O device 5 is connected to the boss via the dedicated line 5)
9. It is bound to pu6. Computer 1-1/1-2--
--1- Controls data transfer between n and host CPU6. Communication between the shared 1/o device 6 and the personal computers 1-1, 1-2, . . . -1-n is carried out online, but
Only error-free data is transferred between the 10 devices 6. In this way, PC 1-1, 1-2, -
・・i −n (!: * ) Shared I between 6 CPUs
/Tsubapancon 1-1・1 with o device 6 interposed
-2・-・・-・1-n or ll host) When accessing cpu6, the access time becomes long due to the poor communication quality of the power supply wiring network, which prevents burden on boss) cpu6. It's for a reason. In other words, when the power supply wiring network is viewed as a communication line, the communication quality is much worse than that of a dedicated line, so power supply superimposed communication requires error recovery time due to data errors, but this example device eliminates this process. -Recovery time for PC 1-1, 1-2, --...1-n
and the shared I10 device 5 to prevent the host CPU 6 from being monopolized for a long time.

共有110装置6は通信インタフェース7、電源重畳通
信インタフェース8.各種I / o装置9−1・9−
2・−・−・9k及びI / o管理プロセッサ10と
で構成されている。
The shared 110 device 6 has a communication interface 7, a power superimposed communication interface 8. Various I/O devices 9-1/9-
9k and an I/O management processor 10.

通信インタフェース7はホストc p u 6 ト見管
理プロセッサ10間のデータ通信を行なうtコめに、電
源重畳通信インタフェース8はパソコン1−1・1−2
・・・・−・i −nとI10管理プロセッサ10間の
データ通信を行なうTコめに設けられる。この電、源重
畳通信インタフェース8は通信されるデータを電源配線
2に重畳させるための高周波による変復調手段を含んで
いる。
The communication interface 7 performs data communication between the host CPU 6 and the management processor 10, and the power supply superimposition communication interface 8 communicates with the personal computers 1-1 and 1-2.
. . . Provided at the T-column for data communication between the i-n and the I10 management processor 10. The power source superimposing communication interface 8 includes high frequency modulation/demodulation means for superimposing the data to be communicated onto the power source wiring 2 .

110装置9−1・9−2・−・9には磁気ディスク装
誼、磁気テープ装置、プリンタ等の各装置である。
The 110 devices 9-1, 9-2, . . . 9 are each device such as a magnetic disk storage, a magnetic tape device, and a printer.

I10管理プロセッサ10は上記通信インタフェース7
、亀′源重畳インタフェース8及び各い装置9−1・9
−2・−・−・9−にの管理を行なうプロセッサであり
、内蔵メモリを備えている。
I10 management processor 10 is the communication interface 7
, the turtle source superimposition interface 8 and each device 9-1, 9
It is a processor that manages -2, -, -, and 9-, and is equipped with built-in memory.

i / o管理プロセッサ1oの内蔵メモリ0〕メモリ
マツプを第2図に示している。内蔵メモリMは第2図(
5)に示すように、プログラムエリアm p及びデータ
エリアm1− m 2−  ・mnを有している。
A memory map of the built-in memory 0 of the I/O management processor 1o is shown in FIG. Built-in memory M is shown in Figure 2 (
5), it has a program area mp and data areas m1-m2-mn.

プログラムエリアmpはオペレーティングシステム及び
ホス)cpuとの転送エリアとして割当てあられるエリ
アであって、さらにその詳細な配置は第2図(B)に示
す通りである。すなわちプログラムエリアmpは1割込
処理を含む全体の管理をなすオペレーティングシステム
エリア、共有の各I10装置を個別制御するための共i
 i / oドライバ用エリア、ホス1cpu6がら共
有I10装置又は端末装置への要求を記憶するホストc
 p u要求フラグ用エリア、端末装置がら各I / 
o装置又はホストcpuへの要求を記憶する端末(高1
〜in)要求フラグエリア及び各i / o装置1fコ
は端末の種別コードを含むホストcpuとの転送エリア
とを含んでいる。
The program area mp is an area assigned as a transfer area between the operating system and the CPU (host), and its detailed layout is as shown in FIG. 2(B). In other words, the program area mp is an operating system area that performs overall management including one interrupt processing, and the common area mp is for individual control of each shared I10 device.
I/O driver area, host c to store requests to shared I10 devices or terminal devices from host cpu6
pu request flag area, each terminal device
o A terminal that stores requests to the device or host CPU (1st year high school student)
-in) A request flag area and each I/O device 1f include a transfer area with the host CPU containing the type code of the terminal.

データエリアm1・m2・・−・mnはパンコン1−1
・1−2・−・・1nに対応して設けられパソコンへの
送信あるいはパンコンからの受信に共用づれる。各デー
タエリアはそれぞれデータ種別コートエリア (m 1
 、a )と、データエリア(m1b)とで構成されて
いる。データ種別コードは送信すべきまたは受信したデ
ータがどのi / o装置に対応するかを区別するため
のものである。
Data area m1, m2...mn is pan controller 1-1
・1-2...1n are provided and shared for sending to a personal computer or receiving from a pan computer. Each data area is a data type court area (m 1
, a) and a data area (m1b). The data type code is used to distinguish which I/O device the data to be transmitted or received corresponds to.

このデータエリアのさらに詳細な配置を示すと第2図(
C)に示す通りとなる。
A more detailed layout of this data area is shown in Figure 2 (
It will be as shown in C).

次に以上のように構成される実施例システムの動作を第
6図及び第4図に示す制御フローを参照して説明する。
Next, the operation of the embodiment system configured as described above will be explained with reference to the control flows shown in FIGS. 6 and 4.

第5図は共有i / o装置6における送信制御フロー
である。共有i10装置6では動作スタート後先ずホス
トCPu6からの割込がないか判定される〔ステップ8
T(以下単にSTと省略する)61〕判定の結果ホスト
cpu6からの割込要求が入って計れはホス)Cpu6
との間でデータ転送処理を行なう(ST32)が1割込
要求が入っていなければ次のステップに移り電源配線2
による通信回線が空いているか判定する(8T33)。
FIG. 5 shows a transmission control flow in the shared I/O device 6. After the shared i10 device 6 starts operating, it is first determined whether there is an interrupt from the host CPU 6 [Step 8
T (hereinafter simply abbreviated as ST) 61] As a result of the judgment, an interrupt request is received from the host CPU 6 and the host) CPU 6
(ST32), but if no interrupt request is received, the process moves to the next step
It is determined whether the communication line is free (8T33).

通信回線が空いていなければこのステップで通信回線が
空くまで待機する。
If the communication line is not available, this step waits until the communication line becomes available.

電源配線2による通信回線が空くと電源通信回線を送信
に切換えて、内蔵メモリMのデータ種別コードを送信す
る(ST34)Oそして送信した相手先端末装置である
パンコンからACK(、*g)信号が送られてきたか確
認する(ST35)。
When the communication line by the power supply wiring 2 becomes free, the power supply communication line is switched to transmission, and the data type code of the built-in memory M is transmitted (ST34). Then, an ACK (, *g) signal is sent from the Pancon, which is the destination terminal device to which it was transmitted. Check whether the message has been sent (ST35).

ACK信号が送られて米なければすなわち受信しなけれ
ばs’r34にもどりデータ種別コードの再送を行ない
、ACK(5号が受信される葦で、5T35→5T34
→8T35の動作を繰り返す。
If the ACK signal is not sent, that is, if it is not received, it returns to s'r34 and retransmits the data type code, and ACK (5T35 → 5T34 in the reed where No. 5 is received)
→Repeat the operation of 8T35.

ACK信号を受信すると、続いてデータを1ブロック分
送信する(8T36)。1ブロツク送信毎に、ACK信
号の受信を確認しく5T37)。
Upon receiving the ACK signal, it then transmits one block of data (8T36). Check the reception of the ACK signal every time one block is transmitted (5T37).

ACK信号が受信されなければそのブロックのデータを
再送しく5T36)、ACK情号を受けるまで5T37
→8T36→s’r37を線返す。
If the ACK signal is not received, the data of that block is retransmitted (5T36), and the data of that block is retransmitted (5T37) until the ACK information is received.
→ Return 8T36 → s'r37.

ACK信号を受信すると次のブロックが有るが判定しく
8T38)、有れば上記8T36→8T67の処理を行
なう。次のブロックがなければ。
When the ACK signal is received, it is determined that there is a next block (8T38), and if so, the process from 8T36 to 8T67 is performed. If there is no next block.

電源通信回線を受信に切換えて共有i / o装置3か
らの送信動作を終了する。
The power supply communication line is switched to reception, and the transmission operation from the shared I/O device 3 is ended.

第4図は端末装置すなわちパソコン1−1・1−2・−
・・・・i −nに2ける送信制御フローである。各パ
ンコンでは動作スタート後、電源配線2による通信回線
が空いているか判定する(8T41)。通信回線か空い
ていないと空く昔でこのステップで待機する。
Figure 4 shows terminal devices, namely personal computers 1-1, 1-2, -
. . . This is a transmission control flow at i-n 2. After each pan controller starts its operation, it is determined whether the communication line connected to the power supply wiring 2 is free (8T41). If the communication line is not free, it will wait at this step.

電源通信回線が空くと電源通信回線を送信に切換えて、
データ種別コードを送信する( 8T42)。
When the power communication line becomes free, switch the power communication line to transmission,
Send the data type code (8T42).

そして対応するI10装置からACK信号が送られてき
1こかどうか判定する(ST43)。ACK信号が送ら
れて来てこれを受信する菫で、 5T42にもどりデー
タ種別コードの再送を行ない、ST43−+5T42−
+8Ta 5(n8作を繰返えf。
Then, it is determined whether or not an ACK signal has been sent from the corresponding I10 device (ST43). When the ACK signal is sent and received by Sumire, it returns to 5T42 and retransmits the data type code, ST43-+5T42-
+8Ta 5 (repeat n8 work f.

ACK信号が受信されるとデータを1ブロック分送信し
く8Taa)、このデータ送信に対するAOK信号が受
信されたかを判定する(ST45)。
When the ACK signal is received, data for one block is transmitted (8Taa), and it is determined whether an AOK signal for this data transmission has been received (ST45).

受信されなければs’r44にもどり同一ブロックのデ
ータを送信する。そしてACK信号が受信されるまで5
T45→8T44→8T45の動作を繰返えす。
If not received, the process returns to s'r44 and transmits the same block of data. and 5 until the ACK signal is received.
Repeat the operation of T45→8T44→8T45.

ブロックデータ送信に対してACK信号を受信すると続
いて次に送信すべきデータブロックかあるか判定する(
8T46)。次に送信すべきブロックがあると再た\ぴ
上記5T44→S’l’45o)処理を行なう。次のブ
ロックがなければ電源通信回線を受信に切換えてそのパ
ソコンからの送信動作を終了する。
When an ACK signal is received for block data transmission, it is determined whether there is a next data block to be transmitted (
8T46). When there is a block to be transmitted next, the above process 5T44→S'l'45o) is performed again. If there is no next block, the power supply communication line is switched to reception and the transmission operation from that personal computer is terminated.

以上のようにこの発明のデータ処理装置の入出力装置共
有方法によれば、複数の端末装置を電源配線を介して入
出力装置に結合して共有し電源配線を通してデータ通信
を行なうものであるゆら。
As described above, according to the input/output device sharing method for a data processing device of the present invention, a plurality of terminal devices are connected to and shared by the input/output device via power wiring, and data communication is performed through the power wiring. .

高価な入出力装置を共有にできるのでシステム全体を安
価に実理できるほか、特別の通信ケーブルを使用しない
ので床面、壁面に通信ケーブルを展設する必要がなく、
美観上、防災上の意義が大きい。
Since expensive input/output devices can be shared, the entire system can be implemented at a low cost, and since no special communication cables are used, there is no need to lay out communication cables on the floor or walls.
It has great aesthetic and disaster prevention significance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明が実施されるデータ処理システムの構
成を示すブロック図、第2図は第1図実施例システムの
i10管理プロセッサに内蔵されるメモリのメモリマツ
プを示す図、第6図は第1図実施例システムi10共有
装置の送信制御フローを示す図、第4図は第1図実施例
システムのパンコンにおける送信制御フローを示す図で
ある01−1・1−2・−・1−n;パソコン。 2;電源配線、 6;共有I10装置。 4−1・4−2・−・・−・4−n;電源重畳通信製5
;専用回線、             装置6;ホス
トcpu。 7;通信インタ73−ス。 8;電源重畳通信インタフェース書 9−1・9−2・−・−9−kHl10装置。 10;I/、o管理プロセッサ・ lI/薗 第412図 べ
FIG. 1 is a block diagram showing the configuration of a data processing system in which the present invention is implemented, FIG. 2 is a diagram showing a memory map of the memory built into the i10 management processor of the embodiment system shown in FIG. 1, and FIG. FIG. 1 is a diagram showing the transmission control flow of the embodiment system i10 sharing device, and FIG. 4 is a diagram showing the transmission control flow in the pan controller of the embodiment system of FIG. 1. ;computer. 2; Power wiring; 6; Shared I10 device. 4-1・4-2・-・・-・4-n; Manufactured by Power Supply Superimposition Communication 5
; Dedicated line, Device 6; Host CPU. 7; Communication interface 73-space. 8; Power superimposition communication interface book 9-1, 9-2, ---9-kHl10 device. 10;I/, o management processor・I/Sono Figure 412

Claims (1)

【特許請求の範囲】[Claims] (リ 複数の端末装置と、ホストcpuと、このホス)
cpuに専用通信回線で接続される入出力装置とを備え
、前記各端末装置は電源配線を介して前記入出力装置に
結合して前記入出力装置を共有し、前記複数の端末装置
と前記入出力装置は前記電源配線を通してデータ通信を
行なうことを特徴とするデータ処理装置の入出力装置共
有方法。
(Multiple terminal devices, host CPU, and this host)
and an input/output device connected to the CPU via a dedicated communication line, each terminal device is connected to the input/output device via a power supply wiring to share the input/output device, and the plurality of terminal devices and the input/output device are connected to each other through a power supply wiring. An input/output device sharing method for a data processing device, wherein the output device performs data communication through the power supply wiring.
JP4111682A 1982-03-13 1982-03-13 Method for use in common of input and output device of data processor Pending JPS58158728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4111682A JPS58158728A (en) 1982-03-13 1982-03-13 Method for use in common of input and output device of data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4111682A JPS58158728A (en) 1982-03-13 1982-03-13 Method for use in common of input and output device of data processor

Publications (1)

Publication Number Publication Date
JPS58158728A true JPS58158728A (en) 1983-09-21

Family

ID=12599483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4111682A Pending JPS58158728A (en) 1982-03-13 1982-03-13 Method for use in common of input and output device of data processor

Country Status (1)

Country Link
JP (1) JPS58158728A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208495A (en) * 1985-12-18 1987-09-12 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Bus system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208495A (en) * 1985-12-18 1987-09-12 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Bus system

Similar Documents

Publication Publication Date Title
USRE44342E1 (en) Bus architecture employing varying width uni-directional command bus
JP2886856B2 (en) Redundant bus connection method
EP0320274B1 (en) An initial program load control system in a multiprocessor system
KR900018794A (en) Data Processing System and Its Processing Method
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
JPH0661073B2 (en) How the multi-processor system works
JP4441286B2 (en) Storage system
JPH056223B2 (en)
EP0164354A1 (en) Interrupt bus structure
JPS585804A (en) Process controller
EP0183431B1 (en) System control network for multiple processor modules
JPS58158728A (en) Method for use in common of input and output device of data processor
JPS63175962A (en) Direct memory access controller
TW202011216A (en) Server system and method for managing two baseboard management controllers
JPS6143370A (en) Multiplex processing system
JPS58158732A (en) Communication system between processors
JPS593775B2 (en) Bus request processing unit
JPS6126706B2 (en)
JPS63268035A (en) Remote terminal control system via local terminal simulator
JPS638500B2 (en)
JP2705955B2 (en) Parallel information processing device
JPS62160540A (en) Duplex information processor
JPH06224975A (en) Method for resetting modules connected with each other, and system using this method
JPS6329862A (en) Data communication system
JPS5812609B2 (en) Composite computer system