JPS58156A - Manufacture of thin-film structure for lead - Google Patents

Manufacture of thin-film structure for lead

Info

Publication number
JPS58156A
JPS58156A JP9880081A JP9880081A JPS58156A JP S58156 A JPS58156 A JP S58156A JP 9880081 A JP9880081 A JP 9880081A JP 9880081 A JP9880081 A JP 9880081A JP S58156 A JPS58156 A JP S58156A
Authority
JP
Japan
Prior art keywords
silicon
layer
poly
lead
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9880081A
Other languages
Japanese (ja)
Inventor
Katsuto Nagano
克人 長野
Takeshi Nakada
剛 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP9880081A priority Critical patent/JPS58156A/en
Publication of JPS58156A publication Critical patent/JPS58156A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To simply obtain a lead thin-film structure with few pinholes, by selectively opening SiO2 formed on the surface of the low-resistance poly-Si made by the chemical vapor deposition. CONSTITUTION:Poly-Si with a thickness of approximately 0.1-0.5mum is deposited on a substrate such as ceramics 4 by a conventional or plasma CVD, etc. To obtain a low resistance of approximately 10<-2>OMEGA.cm, a 1-50mol% of impurities, such as P and B, is mixed into this poly-Si. Using the wet oxidation process on the poly-Si at high temperature, an SiO2 film is formed on its surface. Finally, an opening 3 is made through the use of an HF-group etching solution. Since the SiO2 film in this constitution is formed without the use of evaporation or sputtering, the process becomes simpler and the generation of defects such as pinholes will be reduced considerably. Also, the thickness of the poly-Si layer can be reduced because of its lower resistance as compared to the sputtering method.

Description

【発明の詳細な説明】 ■ 発明の背景 本発明は、リード用薄膜構造体の作製方法に関する。更
に詳しくは、シリコン薄膜リードとそれに接して形成さ
れた酸化ケイ素薄膜とからなる構造体の作製方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (1) Background of the Invention The present invention relates to a method for producing a thin film structure for a lead. More specifically, the present invention relates to a method for manufacturing a structure including a silicon thin film lead and a silicon oxide thin film formed in contact with the silicon thin film lead.

稙々の薄j[素子において、低抵抗のシリコン薄膜をリ
ード層として用いるとき、その上層には、酸化防止など
のための保護膜として、あるいは中間絶縁層等として、
酸化ケイ素等の薄膜を形成することがある。
[When a low-resistance silicon thin film is used as a lead layer in an element, the upper layer may be used as a protective film to prevent oxidation, or as an intermediate insulating layer, etc.]
A thin film of silicon oxide, etc. may be formed.

このような構造体を作製するにあたり、シリコン薄膜を
形成した後に1蒸着、スパッタリング等により酸化ケイ
素等の薄膜を形成するのでは、製造上不利である。
In producing such a structure, it is disadvantageous in manufacturing to form a silicon thin film and then form a thin film of silicon oxide or the like by one-step deposition, sputtering, or the like.

これに対し、低抵抗シリコン薄膜を蒸着、スパッタリン
グ等により形成した後、これを熱酸化して表面に酸化ケ
イ素薄膜を形成すれば、作製は容易となる。しかし、こ
の場合には、ml化被膜にピンホールが多く、保護層機
能や、絶縁層機能が劣り、素子の寿命を低くする。
On the other hand, if a low-resistance silicon thin film is formed by vapor deposition, sputtering, etc., and then thermally oxidized to form a silicon oxide thin film on the surface, manufacturing becomes easy. However, in this case, there are many pinholes in the ml film, which deteriorates the protective layer function and the insulating layer function, and shortens the life of the element.

I 発明の目的 本発明は、このような実状に鑑みなされたものであって
、シリコン薄膜リードとそれに接して形成された酸化ケ
イ素薄膜とからなる構造体の作製方法を改成して、その
作製工程を簡易化し、しかも酸化ケイ素薄膜の保護膜な
いし絶縁層機能を向上させることを、その主たる目的と
する。
I. Purpose of the Invention The present invention was made in view of the above-mentioned circumstances, and is an improvement of the method for manufacturing a structure consisting of a silicon thin film lead and a silicon oxide thin film formed in contact with it. The main purpose is to simplify the process and improve the function of the silicon oxide thin film as a protective film or an insulating layer.

本発明者らは、このような目的につき種々検δ・tを行
った結果、低抵抗シリコン薄膜を化学気相成長法により
形成し、これを熱酸化したとき、作製方法が簡易となり
、しかも形成すした酸化ケイ素被膜中のピンホール等の
欠陥が格段と減少することを見出し、本発明をなすに至
ったものである。
As a result of various tests of δ・t for this purpose, the present inventors found that when a low-resistance silicon thin film was formed by chemical vapor deposition and then thermally oxidized, the manufacturing method was simple and the formation process was easy. It was discovered that defects such as pinholes in the soot silicon oxide film were significantly reduced, and this led to the present invention.

すなわち本発明は、下地上に、化学気相成長法により、
低抵抗多結晶シリコン層を形成し、次にこれを熱酸化し
て当該シリコン層表面に酸化ケイ素層を形成し、次いで
酸化ケイ素1−の一部を選択除去してシリコン層を露出
させることを%黴とするリード用薄膜構造体の作製方法
である。
That is, in the present invention, on a substrate, by chemical vapor deposition method,
A low resistance polycrystalline silicon layer is formed, and then this is thermally oxidized to form a silicon oxide layer on the surface of the silicon layer, and then a part of the silicon oxide 1- is selectively removed to expose the silicon layer. % mold.

■ 発明の具体的構成 以下、本発明の具体的構成について詳細に説明する。■Specific structure of the invention Hereinafter, a specific configuration of the present invention will be explained in detail.

本発明においては、先ず、所定の下地上に、化学気相成
長法に従い、低抵抗の多結晶シリコン層を形成する。
In the present invention, first, a low-resistance polycrystalline silicon layer is formed on a predetermined base by chemical vapor deposition.

用いる下地は、化学気相成長法に際して行う加熱に耐え
うるか否かの制限の下で、リードを形成する素子の構造
に応じ種々のものとすることができる。第1図に示され
る例では、セラミクス、グレーズドセラミクス等の絶縁
性基板4上に直接形成する例が示される。
The base used can be of various types depending on the structure of the element forming the lead, subject to restrictions on whether it can withstand the heating performed during chemical vapor deposition. In the example shown in FIG. 1, an example is shown in which it is formed directly on an insulating substrate 4 made of ceramics, glazed ceramics, or the like.

化学気相成長法によって形成されるシリコン層は、低抵
抗のものであり、その抵抗値は101Ω・国程度以下と
される。
The silicon layer formed by the chemical vapor deposition method has a low resistance, and its resistance value is about 10<1 >[Omega].mu.m or less.

このような抵抗値に設定するには、シリコン層は、シリ
コンからなるか、あるいはシリコンにリン、ホウ素、ヒ
素、アンチモン、アルミニウム等が含有されているもの
であることが好ましい。このうち、シリコン中に、1モ
ル%以上、より好ましくは1〜50モル%程度のリン、
ホウ素、ヒ素、アンチモン、アルミニウム等が含有され
ているものは、特に好適である。
In order to set such a resistance value, the silicon layer is preferably made of silicon or contains silicon containing phosphorus, boron, arsenic, antimony, aluminum, or the like. Of these, in silicon, 1 mol% or more, more preferably about 1 to 50 mol% of phosphorus,
Those containing boron, arsenic, antimony, aluminum, etc. are particularly suitable.

このようなシリコン層は、後述の化学気相成長の結果、
多結晶体として下地上に形成される。
Such a silicon layer is formed as a result of chemical vapor deposition described below.
Formed on a substrate as a polycrystal.

又、その層厚は、通常0.1〜5μ悔程度とされる。Further, the layer thickness is usually about 0.1 to 5 μm.

このようなシリコン層は、化学気相成長法に従い下地上
に形成される。
Such a silicon layer is formed on the base according to a chemical vapor deposition method.

化学気相成長法に従いシリコン層を形成するには、揮発
生物質として、シラン(SiH4)、塩化ケイ素等をケ
イ素ソースとし、必要によりシリコン中に他の元素を含
有させるときには、その塩化物、水素化物、有機物等を
ソースとする。また、キャリヤガスとしては、鴇、He
、Ar等を用いればよい。そして、反応温組成に対応し
て、実験から容易に求めることができる。
To form a silicon layer according to the chemical vapor deposition method, silane (SiH4), silicon chloride, etc. are used as a silicon source as a volatile substance, and when other elements are included in silicon as necessary, the chloride, hydrogen, etc. The source is chemical substances, organic substances, etc. In addition, as a carrier gas, Tow, He
, Ar, etc. may be used. Then, it can be easily determined from experiments in accordance with the reaction temperature composition.

このような化学気相成長法を用いる結果、後述の熱酸化
によって形成される酸化ケイ素被膜中のピンホール等の
欠陥は、化学気相成長法を用いず、スパッタリングによ
りシリコン薄膜を形成するときと比較して、格段と減少
する。また、スパッタリングによるときと比較して、同
一層厚としたときのシリコン薄膜の抵抗は、1/10@
度まで減少する。
As a result of using such a chemical vapor deposition method, defects such as pinholes in the silicon oxide film formed by thermal oxidation (described later) are less likely to occur than when a silicon thin film is formed by sputtering without using the chemical vapor deposition method. In comparison, it is significantly reduced. Also, compared to when sputtering is used, the resistance of a silicon thin film when the layer thickness is the same is 1/10@
decreases to a degree.

なお、このように廖虞されるシリコン層は、通常、ホト
エツチングにより、所定の形状とだ後、第2図に示され
るよ5に、熱酸化により、シリコン層10表面に1酸化
ケイ素薄膜2を形成する。
Incidentally, the silicon layer to be etched in this way is usually photo-etched into a predetermined shape, and then a thin silicon monoxide film 2 is formed on the surface of the silicon layer 10 by thermal oxidation, as shown in FIG. Form.

熱酸化は空気中で行ってもよいが、通常は、水蒸気雰囲
気中や、乾燥酸素雰囲気中で行うのが好適である。また
、加熱温度は、1000〜1200℃楊度とする。そし
て、このような温度にて、lO分分数数時間通常、数十
分程度保持して、熱酸化処璽が行われる。
Thermal oxidation may be performed in air, but it is usually preferable to perform it in a steam atmosphere or a dry oxygen atmosphere. Further, the heating temperature is 1000 to 1200°C. Thermal oxidation treatment is then carried out by holding the material at such a temperature for 10 minutes or several hours, usually about several tens of minutes.

このよ5な熱酸化により、シリコン層1表面には、酸化
ケイ素層2が、一般にはSin。
As a result of this thermal oxidation, a silicon oxide layer 2 is formed on the surface of the silicon layer 1, generally made of Si.

組成をもつ酸化ケイ素層が、数千λ程度の厚さで形成さ
れる。
A silicon oxide layer having a certain composition is formed to a thickness of several thousand λ.

次いで、このように形成された積層体に対し、上層酸化
ケイ素層2の一部を、例えば第3図に示されるように1
選択除去して、シリコン層1を露出させる。
Next, a part of the upper silicon oxide layer 2 is applied to the thus formed laminate, for example, as shown in FIG.
The silicon layer 1 is exposed by selective removal.

酸化ケイ素層2を選択除去するには、通常のフッ酸系の
エツチング液を用い、ホトエツチング法を用いて行えば
よい。また、選択除去を行って形成される窓3郷の形状
等については、素子の構造に応じ適宜決定すればよい。
Selective removal of the silicon oxide layer 2 may be carried out using a photoetching method using an ordinary hydrofluoric acid etching solution. Further, the shape of the window 3 formed by selective removal may be appropriately determined depending on the structure of the element.

このようにして、本発明のリード用薄膜構造体が作製さ
れることになるが、この後、例えば第4図に示されるよ
うにして、酸化ケイ素層を除去して形成した窓3内のシ
リコン層2上に電極5を形成したり、あるいは、上部薄
膜構造体を更に積層し、窓3内のシリコン層2上に同じ
く電極を形成したり、更には窓3を介して、例えば上層
薄膜構造体といわゆるクロスオーバー配線したりして、
各種抵抗素子、コンデンサ素子、インダクタンス索子、
各種集積回路等の種々の素子ないし回路が製造される。
In this way, the lead thin film structure of the present invention is manufactured. After that, for example, as shown in FIG. An electrode 5 may be formed on the layer 2, or an upper thin film structure may be further laminated, and an electrode may be formed on the silicon layer 2 within the window 3, or an upper thin film structure may be formed through the window 3. By doing so-called crossover wiring with the body,
Various resistance elements, capacitor elements, inductance wires,
Various elements or circuits such as various integrated circuits are manufactured.

■ 発明の異体的効果 本発明によれば、酸化ケイ素層を蒸着、スパッタリング
勢な用いずに形成するので、工程が簡易となり、製造上
有利である。
(2) Unique Effects of the Invention According to the present invention, the silicon oxide layer is formed without using vapor deposition or sputtering, which simplifies the process and is advantageous in manufacturing.

また、シリコン層をスパッタリング、蒸着等により形成
し、その後熱酸化を行う場合と比較して、酸化ケイ素層
のピンホール等の欠陥が格段と少なくなる。この結果、
上層の酸化ケイ素層をリード保護膜とするときには、リ
ードの酸化防止効果はきわめて高く、%に化学的に劣悪
な条件下で使用される素子ないし回路において、その寿
命をきわめて長いものとする。また、酸化ケイ素層を他
の薄膜との中間絶縁層とするときには、絶縁耐圧がきわ
めて高くなる。このため酸化ケイ素層の厚さをさして厚
くする必要もなくなり、熱醗化処理時間は短縮し、馬造
上有利となる。
Furthermore, compared to the case where a silicon layer is formed by sputtering, vapor deposition, etc. and then thermally oxidized, defects such as pinholes in the silicon oxide layer are significantly reduced. As a result,
When the upper silicon oxide layer is used as a lead protection film, the lead oxidation prevention effect is extremely high, and the life of an element or circuit used under relatively poor chemical conditions is extended. Further, when the silicon oxide layer is used as an intermediate insulating layer with other thin films, the dielectric strength voltage becomes extremely high. Therefore, there is no need to increase the thickness of the silicon oxide layer, and the heat treatment time is shortened, which is advantageous in terms of horse construction.

さらに1化学気相成長によりシリコン層を形成するので
、スパッタリングを用いるときと比較して、リード抵抗
は1/10以下となり、シリコン層の厚さも薄くできる
という利点がある。
Furthermore, since the silicon layer is formed by chemical vapor deposition, the lead resistance is reduced to 1/10 or less compared to when sputtering is used, and the silicon layer has the advantage of being thinner.

【図面の簡単な説明】[Brief explanation of drawings]

91図は、本発明における第1の工程を説明するための
一部省略断面図である。第2図は本発明における第2の
工程を説明するための一部省略断面図である。第3図は
本発明における第3の工程を説明するための一部省略断
面図である。第4図は本発明を用いて製造される素子の
1例を示す一部省略平面図である。 ■・・・・・・・・・・・・・・−・・シリコン層2・
・・・・・・・・・・・・・−・・・欧化ケイ素層代理
人  弁理士  石 井 陽 − 才1図 才2図 才8図゛
FIG. 91 is a partially omitted sectional view for explaining the first step in the present invention. FIG. 2 is a partially omitted sectional view for explaining the second step in the present invention. FIG. 3 is a partially omitted sectional view for explaining the third step in the present invention. FIG. 4 is a partially omitted plan view showing an example of an element manufactured using the present invention. ■・・・・・・・・・・・・・・・−・Silicon layer 2・
・・・・・・・・・・・・・・・・・・European Silicon Layer Agent Patent Attorney Yo Ishii - Age 1, Age 2, Age 8

Claims (1)

【特許請求の範囲】[Claims] 下地上に、化学気相成長法により、低抵抗多結晶シリコ
ン層を形成し、次にこれを熱酸化して当該シリコン層表
向に酸化ケイ素層を形成し、次いで酸化ケイ素層の一部
を選択除去してシリコン層を露出させることを特徴とす
るリード用薄膜構造体の作製方法。
A low-resistance polycrystalline silicon layer is formed on the base by chemical vapor deposition, then thermally oxidized to form a silicon oxide layer on the surface of the silicon layer, and then a part of the silicon oxide layer is removed. A method for producing a thin film structure for a lead, the method comprising selectively removing a silicon layer to expose a silicon layer.
JP9880081A 1981-06-25 1981-06-25 Manufacture of thin-film structure for lead Pending JPS58156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9880081A JPS58156A (en) 1981-06-25 1981-06-25 Manufacture of thin-film structure for lead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9880081A JPS58156A (en) 1981-06-25 1981-06-25 Manufacture of thin-film structure for lead

Publications (1)

Publication Number Publication Date
JPS58156A true JPS58156A (en) 1983-01-05

Family

ID=14229418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9880081A Pending JPS58156A (en) 1981-06-25 1981-06-25 Manufacture of thin-film structure for lead

Country Status (1)

Country Link
JP (1) JPS58156A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5112507A (en) * 1974-07-22 1976-01-31 Furukawa Electric Co Ltd
JPS562666A (en) * 1979-06-20 1981-01-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5112507A (en) * 1974-07-22 1976-01-31 Furukawa Electric Co Ltd
JPS562666A (en) * 1979-06-20 1981-01-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
JP2615390B2 (en) Method of manufacturing silicon carbide field effect transistor
KR0140379B1 (en) Process for the selective encapsulation an electrically conductive structure in a semiconductor device
KR920007106A (en) Solid state electronic device and manufacturing method thereof
JPS5866359A (en) Manufacture of semiconductor device
JP3855019B2 (en) Laminated structure made of metal, oxide film and silicon carbide semiconductor
JPS58156A (en) Manufacture of thin-film structure for lead
JPS6234152B2 (en)
JPS5910271A (en) Semiconductor device
JPS6022502B2 (en) Manufacturing method of semiconductor device
JPS6012737A (en) Manufature of silicon nitride film
JPS61216331A (en) Thermal oxidization of polycide substrate in dry oxygen atmosphere and semiconductor circuit manufactured thereby
JP2669611B2 (en) Method for manufacturing semiconductor device
JPH05235265A (en) Manufacture of semiconductor device
JP2945023B2 (en) Method for manufacturing thin film transistor
JPS626348B2 (en)
JPH08255880A (en) Manufacture of capacitor
JP2717661B2 (en) Method of forming insulating film
JPS582016A (en) Method of producing thin film capacitance element
JPS60734A (en) Semiconductor device and manufacture thereof
JPS63302524A (en) Manufacture of semiconductor device
JPH08195486A (en) Diamond electron element
JPS6120154B2 (en)
JPS584973A (en) Electrode for semiconductor device
JPH0766191A (en) Deposition of silicon oxide