JPS58151058A - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JPS58151058A JPS58151058A JP57221720A JP22172082A JPS58151058A JP S58151058 A JPS58151058 A JP S58151058A JP 57221720 A JP57221720 A JP 57221720A JP 22172082 A JP22172082 A JP 22172082A JP S58151058 A JPS58151058 A JP S58151058A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- electrodes
- charge
- electrode
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 54
- 108091006146 Channels Proteins 0.000 description 46
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102000011782 Keratins Human genes 0.000 description 1
- 108010076876 Keratins Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14856—Time-delay and integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
- H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
シリアルレノスタにおけるチャージノ４ケツトの直線密
度（ ｌｉｎｅａｒ ｄ・ａａｌｔｙ ）を曲折したア
レイにチャージを蓄積することによって増大したＣＯＤ
に関する。
度（ ｌｉｎｅａｒ ｄ・ａａｌｔｙ ）を曲折したア
レイにチャージを蓄積することによって増大したＣＯＤ
に関する。
１９７５年のＡｃａｄｅｍｉｃ Ｐｒｅｓｓ社の− Ｃ
ｈａｒｇｓＴｒａｎｓｆｅｒ Ｄ＠ｖｉｃｅ ” （Ｓ
ｅｑｕｆｎ著）に開示されているタイ！のＣＯＤ （電
荷結合素子）には、所定面積におけるチャージ・ぐケ，
ト蓄積セルまたは“パケット”の密度に制限値が存在し
ている。
ｈａｒｇｓＴｒａｎｓｆｅｒ Ｄ＠ｖｉｃｅ ” （Ｓ
ｅｑｕｆｎ著）に開示されているタイ！のＣＯＤ （電
荷結合素子）には、所定面積におけるチャージ・ぐケ，
ト蓄積セルまたは“パケット”の密度に制限値が存在し
ている。
このことはＣＣＤイメージセンサの性能に限界があるこ
とを意味するものである（上述の刊行物の９１４２頁〜
２００頁に開示されている）。
とを意味するものである（上述の刊行物の９１４２頁〜
２００頁に開示されている）。
また、時間遅延および積分（ＴＤＩ）型ＣＣＤイメージ
センサが１９７３年カル７オぶニア州、サンディエゴ市
で開催されたＣＯＤ応用会議会報９月１ ８ 〜２ ０
ｌｊ Ｋ” Ｂｕｒｉ＠ｄ Ｃｈａｎｎ＠ｌ Ｃｈａ
ｒｇｅＣｏｕｐｌ＠ｄ Ｄｅｖｉｃｅｓ ｆｏｒ Ｉｎ
ｆｒａｒ＠ｄ Ａｐｐｌｉｃａｔｉｏｎｓ’に開示さ
れている。このようなＣＣＤにおいては視野を像検φ器
の列によりてｌｉｉＩ接の出方ＣＯＤシリアルレゾスタ
内のチャージトランス７アと同期して走査し， ＣＣＤ
レジスタ内のチャージ転送がＩｌｉ接の検出器を視野を
横切って走査するのと同じ比率で行われるようになる。
センサが１９７３年カル７オぶニア州、サンディエゴ市
で開催されたＣＯＤ応用会議会報９月１ ８ 〜２ ０
ｌｊ Ｋ” Ｂｕｒｉ＠ｄ Ｃｈａｎｎ＠ｌ Ｃｈａ
ｒｇｅＣｏｕｐｌ＠ｄ Ｄｅｖｉｃｅｓ ｆｏｒ Ｉｎ
ｆｒａｒ＠ｄ Ａｐｐｌｉｃａｔｉｏｎｓ’に開示さ
れている。このようなＣＣＤにおいては視野を像検φ器
の列によりてｌｉｉＩ接の出方ＣＯＤシリアルレゾスタ
内のチャージトランス７アと同期して走査し， ＣＣＤ
レジスタ内のチャージ転送がＩｌｉ接の検出器を視野を
横切って走査するのと同じ比率で行われるようになる。
従って、サンブリング率、即ち、視野の所定の面積内に
取シ込まれるサンダル数はＣＯＤシリアルレジスタ内の
パケットの密度によって制限を受けるようになる。イメ
ージ検出器を沢山組込ませると共に、ＣＣＤビ、トの密
度を増大させることによってサンダル数を増加させるこ
とが可能であるが、このように小型化することによって
、 ＣＯＤレジスタの各パケットのチャージ容量を制限
してしまうことになり、これによシイメージセンサのダ
イナミックレンジを制限する結果となってしまう。従っ
て、時間遅延および積分型（ＴＤＩ ）ＣＣＤ撮儂装置
には、サンブリング率およびダイナミックレンジ間には
相反関係（トレードオフ関係）が成立する。結論として
、従来例においてはダイナミックレンジを最大にし乍ら
、同時にサンブリング率を最高値にすることが不可能で
あった。
取シ込まれるサンダル数はＣＯＤシリアルレジスタ内の
パケットの密度によって制限を受けるようになる。イメ
ージ検出器を沢山組込ませると共に、ＣＣＤビ、トの密
度を増大させることによってサンダル数を増加させるこ
とが可能であるが、このように小型化することによって
、 ＣＯＤレジスタの各パケットのチャージ容量を制限
してしまうことになり、これによシイメージセンサのダ
イナミックレンジを制限する結果となってしまう。従っ
て、時間遅延および積分型（ＴＤＩ ）ＣＣＤ撮儂装置
には、サンブリング率およびダイナミックレンジ間には
相反関係（トレードオフ関係）が成立する。結論として
、従来例においてはダイナミックレンジを最大にし乍ら
、同時にサンブリング率を最高値にすることが不可能で
あった。
従って、従来例の目標としては、ＣＣＤセルまたはパケ
ットの直線密度を、 ＣＯＤの幾何形状またはダイナミ
ックレンジを減少させることなく増大させる方法を見い
出すことであった。従来例における改良例の１つに、
ＣＣＤイメージセンサおよびＣＯＤシグナル！ロセ、す
の両方に用いられる曲折チャネルＣＯＤがあった。この
曲折チ・ヤネルＣＣＤはチャージを直線状に移動させる
代りに、シリアルレジスタに沿ってチャージを曲折状態
に移動させておシ、このレジスタの形状は２本の平行な
直線状シリアルレジスタである。
ットの直線密度を、 ＣＯＤの幾何形状またはダイナミ
ックレンジを減少させることなく増大させる方法を見い
出すことであった。従来例における改良例の１つに、
ＣＣＤイメージセンサおよびＣＯＤシグナル！ロセ、す
の両方に用いられる曲折チャネルＣＯＤがあった。この
曲折チ・ヤネルＣＣＤはチャージを直線状に移動させる
代りに、シリアルレジスタに沿ってチャージを曲折状態
に移動させておシ、このレジスタの形状は２本の平行な
直線状シリアルレジスタである。
特にＴＤＩ ＣＣＤイメージセンサと共に用いると有効
であるこの曲折チャネルＣＣＤの一例が、本出願人の先
の米国特許出願第２３６．４１５号（１９８１年２月２
０日出願）に開示されている。
であるこの曲折チャネルＣＣＤの一例が、本出願人の先
の米国特許出願第２３６．４１５号（１９８１年２月２
０日出願）に開示されている。
この曲折チャネルＣＣＤの最大効果としては、製造の歩
留ｐが一般のリニアＣＣＤ０ものと比べて良いこと（あ
る。
留ｐが一般のリニアＣＣＤ０ものと比べて良いこと（あ
る。
本発明によれ゛ば、ＣＣＤにおけるダイナ＜ｙクレンジ
とサンブリング率との間に存在するトレードオフ関係（
両立しない関係）を実質的に回避できる。本発明の曲折
したＣＯＤにおいては、第１の方向に転送したチャージ
パケットまたは“ビット″の各々に対して、複数個のｎ
ビットを第２の横方向に同時に転送するようにする。
とサンブリング率との間に存在するトレードオフ関係（
両立しない関係）を実質的に回避できる。本発明の曲折
したＣＯＤにおいては、第１の方向に転送したチャージ
パケットまたは“ビット″の各々に対して、複数個のｎ
ビットを第２の横方向に同時に転送するようにする。
一実施例によれば、半導体基板上に、曲折したＣＣＤを
２個の平行なチャネルストツ！によって規定している。
２個の平行なチャネルストツ！によって規定している。
このチャネルストラグは第１方向に延在すると共に、−
折したＣＣＤの幅を規制するものである。ｔた、第２の
横方向へ相互に平行に延在している複数個の交互に配置
されたチャネルストラグフィンガによっても曲折したＣ
ＣＤを規制している。これらチャネルスト、ノフィンガ
を上述の２個の平行なチャネルスト。
折したＣＣＤの幅を規制するものである。ｔた、第２の
横方向へ相互に平行に延在している複数個の交互に配置
されたチャネルストラグフィンガによっても曲折したＣ
ＣＤを規制している。これらチャネルスト、ノフィンガ
を上述の２個の平行なチャネルスト。
グに交互に接続する。第１方向に延在すると共に基板上
の＄ルベル中に形成され九複数個の平行な電極および基
板上の第２レベル中に形成された複数個の絡２の平行な
電極の制御の下でチャージの転送を行なっている。この
第２の電極Ｆｉ第１および第２の両方向に対して横方向
である第３方向に延在すると共に、これによって鋭角を
規定している。第１方向に転送されたビ、トの各々に対
して、第２方向に転送され九ピットの数”ｎ″は、第１
方向に延在する平行電極の数によって決定されるもので
ある。この数“ｎ”は、２個の平行チャネルスト、１間
の基板領域上を覆っている平行電極の数を単に増すこと
によって増大でき、この数には理論上限度が存在しない
。
の＄ルベル中に形成され九複数個の平行な電極および基
板上の第２レベル中に形成された複数個の絡２の平行な
電極の制御の下でチャージの転送を行なっている。この
第２の電極Ｆｉ第１および第２の両方向に対して横方向
である第３方向に延在すると共に、これによって鋭角を
規定している。第１方向に転送されたビ、トの各々に対
して、第２方向に転送され九ピットの数”ｎ″は、第１
方向に延在する平行電極の数によって決定されるもので
ある。この数“ｎ”は、２個の平行チャネルスト、１間
の基板領域上を覆っている平行電極の数を単に増すこと
によって増大でき、この数には理論上限度が存在しない
。
また、本発明のＣＣＤをＴＤＩ ＣＣＤフォーカルカル
−ンアレイと組み合せて用いることができ、ここでは複
数個のディテクタが曲折したＣＯＤの長さに沿っ１第１
方向に延在すると共に出力チャージを曲折したＣＣＤ中
に供給“している、このような構成による利点は以下の
通りである。即ち、ディテクタのアレイからの出力チャ
ージの各ビットが１個のＣＣＤセルまたはパケットによ
って第１方砂、即ち曲折したＣＣＤの長さ方向に沿って
転送されるので、第２の横方向にｎ個のパケットでも転
送されるようになる。従って、曲折したＣＣＤにおける
チャージの転送速度は。
−ンアレイと組み合せて用いることができ、ここでは複
数個のディテクタが曲折したＣＯＤの長さに沿っ１第１
方向に延在すると共に出力チャージを曲折したＣＣＤ中
に供給“している、このような構成による利点は以下の
通りである。即ち、ディテクタのアレイからの出力チャ
ージの各ビットが１個のＣＣＤセルまたはパケットによ
って第１方砂、即ち曲折したＣＣＤの長さ方向に沿って
転送されるので、第２の横方向にｎ個のパケットでも転
送されるようになる。従って、曲折したＣＣＤにおける
チャージの転送速度は。
ディテクタのＴＤＩ ＣＣＤアレイを第１方向に光学的
に走査する速度の１倍とする必要がある。この方法にお
いて、第１方向におけるチャージ転送速度はこの方向に
おりる光学的走査速度に相等し、ＣＣＤクロック周波数
、即ちサンノリフグ率（割合）をｔｔｆｆｆｆ増大する
ことができる。このｎは、理論上、 ＣＯＤ基板上の有
効利用面積によってのみ制限されるものであるから、従
来のものと比べて、 ＴＤＩ ＣＣＤイメーノセンサの
像の質を飛躍的に向上できる特徴がある。また本発明に
よれば、増加した幅を有する曲折し九〇ＣＤレノスタの
ために半導体基板の更に効果的な空間利用が計れる。
に走査する速度の１倍とする必要がある。この方法にお
いて、第１方向におけるチャージ転送速度はこの方向に
おりる光学的走査速度に相等し、ＣＣＤクロック周波数
、即ちサンノリフグ率（割合）をｔｔｆｆｆｆ増大する
ことができる。このｎは、理論上、 ＣＯＤ基板上の有
効利用面積によってのみ制限されるものであるから、従
来のものと比べて、 ＴＤＩ ＣＣＤイメーノセンサの
像の質を飛躍的に向上できる特徴がある。また本発明に
よれば、増加した幅を有する曲折し九〇ＣＤレノスタの
ために半導体基板の更に効果的な空間利用が計れる。
最後に、本発明によればサン！リング率を増大させる場
合、これに対応して、 ＣＯＤパケット容量を減少させ
る必要性は必ずしも存在しないので、サン！リング率お
よびダイナミックレンジ間におけるトレードオフ関係（
両立しない関係）を実質的に回避できる。
合、これに対応して、 ＣＯＤパケット容量を減少させ
る必要性は必ずしも存在しないので、サン！リング率お
よびダイナミックレンジ間におけるトレードオフ関係（
両立しない関係）を実質的に回避できる。
以下図面を参照し乍ら本発明を詳述する。
第１図において、シ゛リコン等の半導体基板１０を例え
ばｎ型導電型となるようにドーグする。２本の平行で細
長いチャネルスト、グー１゜１２を第１の方向に延在さ
せ、本例では、基板１０の頂部表面中にｎ型導電型で高
度にドーグする。複数個の第１ｎ型チヤネルスト、！フ
ィンガー４，１６．１８を第１チヤネルスト、ノ１１か
ら上述の第１の方向に対して横方向の第２の方向に延在
させる。またこれらフィンガー４，１６．１８は、第２
チヤネルスト、ｆ１２から延在する複数個の平行な第２
のＵ型チャネルストッグフィンガー０，２２．２４と平
行に交互に組合わされて配置されている。
ばｎ型導電型となるようにドーグする。２本の平行で細
長いチャネルスト、グー１゜１２を第１の方向に延在さ
せ、本例では、基板１０の頂部表面中にｎ型導電型で高
度にドーグする。複数個の第１ｎ型チヤネルスト、！フ
ィンガー４，１６．１８を第１チヤネルスト、ノ１１か
ら上述の第１の方向に対して横方向の第２の方向に延在
させる。またこれらフィンガー４，１６．１８は、第２
チヤネルスト、ｆ１２から延在する複数個の平行な第２
のＵ型チャネルストッグフィンガー０，２２．２４と平
行に交互に組合わされて配置されている。
複数個の平行に細長い第１の絶縁電極２６゜２Ｂ 、３
０．３２をチャネルストツーｆ１１．１２と平行な第１
方向に延在させる。これら電極２６〜３２の全てを基板
１０の頂部表面上の第ル ベル 基板１００表面中におけるチャージ転送が、交互配置さ
れ九フィンガー４〜２４間で規定された曲折通路中を基
板１０上の第２レベル中に形成された複数個の絶縁電極
部分３４，３６。
０．３２をチャネルストツーｆ１１．１２と平行な第１
方向に延在させる。これら電極２６〜３２の全てを基板
１０の頂部表面上の第ル ベル 基板１００表面中におけるチャージ転送が、交互配置さ
れ九フィンガー４〜２４間で規定された曲折通路中を基
板１０上の第２レベル中に形成された複数個の絶縁電極
部分３４，３６。
３Ｂ，４０，４２，４４．４６．４Ｂ．５０。
５２、５４および５σによって行われる。これら第ルベ
ルの電極２６〜３２を絶縁された多結晶シリコン層の低
いレベルに形成し、電極部分３４〜５６をこのシリコン
層の高いレベルに公知手段によって形成することができ
る。
ルの電極２６〜３２を絶縁された多結晶シリコン層の低
いレベルに形成し、電極部分３４〜５６をこのシリコン
層の高いレベルに公知手段によって形成することができ
る。
第１図の“曲折し７ｊ ＣＣＤ”における正のチャーツ
ノ譬ケνトを電極部分３４〜５６の各々の下方に順序的
に転送される。即ち、最初、チャージ・母ケットを電極
部分３４の下方に転送され、次に電極部分３６の下方へ
、更に電極部分３８・・・の下方へ順次転送されるよう
になる（矢印で表示）、この目的のために、これら電極
２６。
ノ譬ケνトを電極部分３４〜５６の各々の下方に順序的
に転送される。即ち、最初、チャージ・母ケットを電極
部分３４の下方に転送され、次に電極部分３６の下方へ
、更に電極部分３８・・・の下方へ順次転送されるよう
になる（矢印で表示）、この目的のために、これら電極
２６。
２１１、３０．３２の内の交互の電極に第１図で示した
様に第１および第２の相補性のクロ、り信号φ１ 、φ
雪をそれぞれ供給する．更に、電極部分３４〜５６を交
互の斜めのグループに接続して、斜めに延在している導
電性部分６０。
様に第１および第２の相補性のクロ、り信号φ１ 、φ
雪をそれぞれ供給する．更に、電極部分３４〜５６を交
互の斜めのグループに接続して、斜めに延在している導
電性部分６０。
６２、６４，６６、６８等によって相補性クロック信号
φ！ 、φ３を供給する．簡単のためにこれら斜めの導
電性部分６０〜６８を第１図では破線で表示する。例え
ば、電極部分３４，４２。
φ！ 、φ３を供給する．簡単のためにこれら斜めの導
電性部分６０〜６８を第１図では破線で表示する。例え
ば、電極部分３４，４２。
５０の斜めのグループを導電性部分６４によって一緒に
まとめて接続し、この導電性部分６４にクロック信号φ
３を供給する。この導電性部分６４を電性部分３４〜５
６が形成される多結晶シリコン層の同じ上側レベル中に
形成する。
まとめて接続し、この導電性部分６４にクロック信号φ
３を供給する。この導電性部分６４を電性部分３４〜５
６が形成される多結晶シリコン層の同じ上側レベル中に
形成する。
同極に、電極部分４４．４８．５２の斜めのグループを
導電性部分６２によって接続して相補性クロ、り信号φ
ｌを供給するようにする．複数の電極部分３４〜５６が
複数の平行に延在する電極２６〜３２中の隣接する電極
間のギヤラグ上にまたがって配置されている．これら斜
めに延在する部分６０〜６８の各７々はこれに対応する
電極部φ３４〜５６の斜めのグループと組み合されて、
斜めに延在する電極６０′の階段形状を有するようにな
る（第１図に実線で部分的に表示する）。
導電性部分６２によって接続して相補性クロ、り信号φ
ｌを供給するようにする．複数の電極部分３４〜５６が
複数の平行に延在する電極２６〜３２中の隣接する電極
間のギヤラグ上にまたがって配置されている．これら斜
めに延在する部分６０〜６８の各７々はこれに対応する
電極部φ３４〜５６の斜めのグループと組み合されて、
斜めに延在する電極６０′の階段形状を有するようにな
る（第１図に実線で部分的に表示する）。
チャージの転送が以下の様に行われる。第１の時間期間
中、即ち、クロック信号−１が比較的低い電位で、これ
と相補性クロック信号φ３が比較的高い電位である期間
中、電極２６の下方の基板表面電位が低下するので、こ
の結果圧のチャージ・量ケラトを表面電位ウェル（即ち
、−パケット”）中に蓄積できる。このウェルは、２個
のｌ１ｉＩＷ！チヤネルストツ！シインガ２０．２２間
の電極２６の下側に形成されている。この後で、相補性
クロック信号φ１およびφ鵞はそれらの状態を変化させ
、りａ、り信号φ２は低電位に、φ１＃′ｉ高電位とな
るので、正のチャージ・臂ケ、トが電極Ｓ４の下方から
引かれ、電極２８の下方に形成された隣接の電位ウェル
中に流れ込むようになる。従って現在、このチャーＳ）
／＃ケ、トは、隣接のチャネルストツノフィンガ１４お
よび２２間の電極２８の下方の領域中に拘束されること
になる。再び、相補性クロック信号−１、−雪がその状
態を変化するので、−ＩＦｉ現在低電位となる。従って
、正のチャージ・母ケットを電極２８の下側から引きつ
け、電極部分３６の下側へ流し込み、電極３０の下方に
形成された表面電位ウェル中に存在させる。
中、即ち、クロック信号−１が比較的低い電位で、これ
と相補性クロック信号φ３が比較的高い電位である期間
中、電極２６の下方の基板表面電位が低下するので、こ
の結果圧のチャージ・量ケラトを表面電位ウェル（即ち
、−パケット”）中に蓄積できる。このウェルは、２個
のｌ１ｉＩＷ！チヤネルストツ！シインガ２０．２２間
の電極２６の下側に形成されている。この後で、相補性
クロック信号φ１およびφ鵞はそれらの状態を変化させ
、りａ、り信号φ２は低電位に、φ１＃′ｉ高電位とな
るので、正のチャージ・臂ケ、トが電極Ｓ４の下方から
引かれ、電極２８の下方に形成された隣接の電位ウェル
中に流れ込むようになる。従って現在、このチャーＳ）
／＃ケ、トは、隣接のチャネルストツノフィンガ１４お
よび２２間の電極２８の下方の領域中に拘束されること
になる。再び、相補性クロック信号−１、−雪がその状
態を変化するので、−ＩＦｉ現在低電位となる。従って
、正のチャージ・母ケットを電極２８の下側から引きつ
け、電極部分３６の下側へ流し込み、電極３０の下方に
形成された表面電位ウェル中に存在させる。
このチャージ７９ケ、ト社２つのチャネルストッｆｘ４
．ｘｚ間に依然拘束されている。この正のチャージ・譬
ケットの転送が順次の電極部分３１１．４０．４２．４
４壷ｔｅの下で継続されるので、その結果として、チャ
ージノヤケ、トは第１図の矢印で示したように曲折通路
に沿って転送されるようになる。
．ｘｚ間に依然拘束されている。この正のチャージ・譬
ケットの転送が順次の電極部分３１１．４０．４２．４
４壷ｔｅの下で継続されるので、その結果として、チャ
ージノヤケ、トは第１図の矢印で示したように曲折通路
に沿って転送されるようになる。
このチャージの転送方向は第１図で示した電極の構成に
よって確定されるものである。隣接する上側および下側
レベル電極の順次のペア（組み合せ）に相補性クロック
パルス信号φ１゜φ嘗を供給し得るように接続する。電
極２６〜３２０１個と電極部分３４〜５６の１個との後
続のペアの下側に表面電位ウェルが形成される時は、こ
れら電極および電極部分の各１個から成る以前のペアの
下側の表面電位バリアが形成されることに常に相互関係
が存在する。例えば、前述したように、チャネルストツ
ノフィンガ１４および２２間の電極２８の下方に拘束さ
れたチャージ・ナヶットを順次に電極部分３６の下側に
転送する場合に、クロック信号φ１は低電位でクロ、り
信号φｍ’Ｉｄ高５電位高次電位これによって、基板１
ｏの表面中の電極部分３４と電極２８の下方に表面電位
バリアを形成する一方、電極３０と電極部分３６との下
側に吸引表面電位ウェルを形成するようになる。
よって確定されるものである。隣接する上側および下側
レベル電極の順次のペア（組み合せ）に相補性クロック
パルス信号φ１゜φ嘗を供給し得るように接続する。電
極２６〜３２０１個と電極部分３４〜５６の１個との後
続のペアの下側に表面電位ウェルが形成される時は、こ
れら電極および電極部分の各１個から成る以前のペアの
下側の表面電位バリアが形成されることに常に相互関係
が存在する。例えば、前述したように、チャネルストツ
ノフィンガ１４および２２間の電極２８の下方に拘束さ
れたチャージ・ナヶットを順次に電極部分３６の下側に
転送する場合に、クロック信号φ１は低電位でクロ、り
信号φｍ’Ｉｄ高５電位高次電位これによって、基板１
ｏの表面中の電極部分３４と電極２８の下方に表面電位
バリアを形成する一方、電極３０と電極部分３６との下
側に吸引表面電位ウェルを形成するようになる。
多数のチャージ・譬ケットを、多数の電極を用いずに電
極部分３４〜５６の交互の１個の下側に同時に転送でき
る。４１に、第２ａ図〜２ｄ図に関連して以下説明する
ように、電極２６〜３２および複数の電極部分３４へ相
補性クロック信号を印加するためには、僅か４個の電極
でよい。
極部分３４〜５６の交互の１個の下側に同時に転送でき
る。４１に、第２ａ図〜２ｄ図に関連して以下説明する
ように、電極２６〜３２および複数の電極部分３４へ相
補性クロック信号を印加するためには、僅か４個の電極
でよい。
このような４Ｉ徽は電極部分３４〜５６の斜めのグルー
グの各々をＩＩ続する斜めの接続部分６０〜６８によっ
て実現されるものであシ、これらの斜めの接続部分６０
〜６８の各々には相補性クロ、り信号−１、φ曾の一方
を受信するための僅か１個の接点だけで良い。
グの各々をＩＩ続する斜めの接続部分６０〜６８によっ
て実現されるものであシ、これらの斜めの接続部分６０
〜６８の各々には相補性クロ、り信号−１、φ曾の一方
を受信するための僅か１個の接点だけで良い。
本発明の主たる利点は以下の通シである。即ち、所定の
チャージパケットをチャネルストラグ１１．１２と平行
な第１の方向に所定の割合（第１図の実施例では１／６
）で転送させ、この割合でこのチャーノ／ｆケットが
チャネルストツノフィンガ１４〜２２と平行な第２の方
向に転送できる利点である。従って、菖１図に示した本
発明の１曲折し九〇ＣＤ”は、チャージを第１方向にの
み段階的に動かせない従来のリニアＣＯＤシリアルレノ
スタのクロ、り周波数よシロ倍も速い速度で作動できる
特徴がある。
チャージパケットをチャネルストラグ１１．１２と平行
な第１の方向に所定の割合（第１図の実施例では１／６
）で転送させ、この割合でこのチャーノ／ｆケットが
チャネルストツノフィンガ１４〜２２と平行な第２の方
向に転送できる利点である。従って、菖１図に示した本
発明の１曲折し九〇ＣＤ”は、チャージを第１方向にの
み段階的に動かせない従来のリニアＣＯＤシリアルレノ
スタのクロ、り周波数よシロ倍も速い速度で作動できる
特徴がある。
特に上述の後者の特徴は以下の場合に有効なものである
・即ち、第１図の装置をＴＤＩ ＣＣＤ撮偉装置におけ
る通常の簡単なリニアＣＯＤシリアルレゾスタで置換し
た場合である。フォトディテクタのＴＩＪＩ列７０ 、
７ ｊ 、 ７４ ａｔｅを基板ｌｏ上の第１側の″″
曲折九〇〇〇 ”に隣接させ、且つ平行に配置すること
もでき、各ｆｌｌデテクタ ０ 、７ Ｊ 、 ７４
ａｔｅをチャネルストツノ１２中の開口１２ｍ、１２ｂ
に隣接させる。これら開口１２＊、Ｊｉｂを介して得ら
れる各ディテクタ１０．７２のチャージの転送を、これ
ら開口上に延在し第２の電極層中に形成した転送電極７
５によって制御することができる。この転送電極７５に
クロック信号−虞 、φ鵞と同期したクロ、り信号φ、
を受信するように接続する。
・即ち、第１図の装置をＴＤＩ ＣＣＤ撮偉装置におけ
る通常の簡単なリニアＣＯＤシリアルレゾスタで置換し
た場合である。フォトディテクタのＴＩＪＩ列７０ 、
７ ｊ 、 ７４ ａｔｅを基板ｌｏ上の第１側の″″
曲折九〇〇〇 ”に隣接させ、且つ平行に配置すること
もでき、各ｆｌｌデテクタ ０ 、７ Ｊ 、 ７４
ａｔｅをチャネルストツノ１２中の開口１２ｍ、１２ｂ
に隣接させる。これら開口１２＊、Ｊｉｂを介して得ら
れる各ディテクタ１０．７２のチャージの転送を、これ
ら開口上に延在し第２の電極層中に形成した転送電極７
５によって制御することができる。この転送電極７５に
クロック信号−虞 、φ鵞と同期したクロ、り信号φ、
を受信するように接続する。
仁のディテクタ１０〜７４のＴＤＩ列を、チャージがチ
ャネルストップ１２と平行な第１方向へ曲折し六ＣＣＤ
中で転送するのと同じ速度割合で光学的に走査する。ｉ
ｉｉとなった領域は・々ケラ）即ちＣＣＤ記憶セルセル
Ｈｂ ＋ ｅ ＋ ｄに相当し、これらセルは、電極５
６の下側の基板１００表面内に相補性クロ、り信号φ１
、φ！のそれぞれが低レベルおよび高レベルである期
間中に同時に形成されるものである。前述の刊行物で説
明したように、時間遅延および積分作動は、視野をディ
テクタの列７０，１２．７４により所定の速度割合で走
査することによって実現でき、この速度割合はチャージ
がノ４ケツＦ ｊＬ ｐ ｔ） ｒ ｅ ＋４間で左側
から右側へ転送されるのと同じ速度割合である。例えば
、第１図の曲折したＣＣＤ中のチャージ転送速度割合は
、ｒイテクタ７０によって視野内の特定の画素を観察し
た場合におけるパケットｂに蓄積された同一のチャージ
・臂ケ、トを、次のディテクタ７２が同一画素を観察す
る時間までにパケットｄへ転送しなければならない速度
割合に一致させなければならない。
ャネルストップ１２と平行な第１方向へ曲折し六ＣＣＤ
中で転送するのと同じ速度割合で光学的に走査する。ｉ
ｉｉとなった領域は・々ケラ）即ちＣＣＤ記憶セルセル
Ｈｂ ＋ ｅ ＋ ｄに相当し、これらセルは、電極５
６の下側の基板１００表面内に相補性クロ、り信号φ１
、φ！のそれぞれが低レベルおよび高レベルである期
間中に同時に形成されるものである。前述の刊行物で説
明したように、時間遅延および積分作動は、視野をディ
テクタの列７０，１２．７４により所定の速度割合で走
査することによって実現でき、この速度割合はチャージ
がノ４ケツＦ ｊＬ ｐ ｔ） ｒ ｅ ＋４間で左側
から右側へ転送されるのと同じ速度割合である。例えば
、第１図の曲折したＣＣＤ中のチャージ転送速度割合は
、ｒイテクタ７０によって視野内の特定の画素を観察し
た場合におけるパケットｂに蓄積された同一のチャージ
・臂ケ、トを、次のディテクタ７２が同一画素を観察す
る時間までにパケットｄへ転送しなければならない速度
割合に一致させなければならない。
第１図の１曲折したＣＯＤ”では、２つの入カパケｙ）
ｂおよび６間の総合計のＣＣＤビット、即ちパケット総
数は従来の簡単なりニアＣＣＤシリアルレジス、り中の
総数よシロ倍も多いものである。従って、ディテクタ７
０〜７４のＴＤＩ列を走査する速度よシロ倍も速くチャ
ージをこのＣＣＤによって転送させる必要が、ある、結
局、このようなディテクタのＴＤＩ列および第１図に示
した曲折へたＣＯＤを見える撮像装置のサンブリング速
度は、従来のＣＯＤイメージセンサの速度よ如６倍も速
いものでメジ、これは大きな特徴の１つである。
ｂおよび６間の総合計のＣＣＤビット、即ちパケット総
数は従来の簡単なりニアＣＣＤシリアルレジス、り中の
総数よシロ倍も多いものである。従って、ディテクタ７
０〜７４のＴＤＩ列を走査する速度よシロ倍も速くチャ
ージをこのＣＣＤによって転送させる必要が、ある、結
局、このようなディテクタのＴＤＩ列および第１図に示
した曲折へたＣＯＤを見える撮像装置のサンブリング速
度は、従来のＣＯＤイメージセンサの速度よ如６倍も速
いものでメジ、これは大きな特徴の１つである。
簡単なリニアＣＯＤシリアルレゾスタのみを有する従来
のＣＣＤ撮像装置を単にＣＯＤのクロック周波数を上げ
ることによって改善できるものではない、このことはデ
ィテクタのＴＤＩ列の走査速度割合を同様に増大させる
必要があシ、これによって、所定の視野におけるサン！
リング割合ｔたけサングル数に実質的な変化をもたらす
ものではない。
のＣＣＤ撮像装置を単にＣＯＤのクロック周波数を上げ
ることによって改善できるものではない、このことはデ
ィテクタのＴＤＩ列の走査速度割合を同様に増大させる
必要があシ、これによって、所定の視野におけるサン！
リング割合ｔたけサングル数に実質的な変化をもたらす
ものではない。
この電極２６〜３２の数をチャネルストップ１１．１２
間の曲折した〇〇〇を広げることによってあらゆる所望
の数に拡大することができるので、とのサン！リング割
合をあらゆる数に比例的に増大させることができ、この
数は理論的には限度がない、しかし乍ら、種々の実際上
の制限、例えばＣＯＤ基板の有効利用直積によってこの
サン！リング割合を決定出来ることが一般に考察される
。
間の曲折した〇〇〇を広げることによってあらゆる所望
の数に拡大することができるので、とのサン！リング割
合をあらゆる数に比例的に増大させることができ、この
数は理論的には限度がない、しかし乍ら、種々の実際上
の制限、例えばＣＯＤ基板の有効利用直積によってこの
サン！リング割合を決定出来ることが一般に考察される
。
本発明の他の利点は以下の通シである。即ち、平行な電
極２６〜３２の数を増大することによって各ＣＣＤパケ
９ ） ａ ｅ １） ＊ ｅ ＊ ｄの容量または面
積を減少させる必要がないことである。この理由は、各
ＣＣＤパケットの面積をチャネルスト、グ１１．１２間
の距離を単に増大させることによって維持できるからで
ある。この結果、ＣＣＤ撮像装置のサン！リング割合を
、 ＣＣＤパケ、トの容量および装置のダイナミックレ
ンジを低減することなく増大でき、これによって、従来
例に存在していたダイナミックレンジとサン！リング割
合との関における相反関係（トレードオフ、即ち両立し
ない関係）を実質的に回避できる。
極２６〜３２の数を増大することによって各ＣＣＤパケ
９ ） ａ ｅ １） ＊ ｅ ＊ ｄの容量または面
積を減少させる必要がないことである。この理由は、各
ＣＣＤパケットの面積をチャネルスト、グ１１．１２間
の距離を単に増大させることによって維持できるからで
ある。この結果、ＣＣＤ撮像装置のサン！リング割合を
、 ＣＣＤパケ、トの容量および装置のダイナミックレ
ンジを低減することなく増大でき、これによって、従来
例に存在していたダイナミックレンジとサン！リング割
合との関における相反関係（トレードオフ、即ち両立し
ない関係）を実質的に回避できる。
第２１Ｌ図はチャネルストツｆ’ｌ １ 、１ ｊの実
施例・母ターンを示し、指のように組み合せた形状のチ
ャネルストツノフィンが１４〜２２が表わされている。
施例・母ターンを示し、指のように組み合せた形状のチ
ャネルストツノフィンが１４〜２２が表わされている。
第２ｂ図は多結晶シリコン層の低レベルに形成した電極
２６〜３２０ノ４ターンの実施例をかすものである。
ｌ／ｆ ２ ｅ図は多結晶シリコン層の上側レベル中に
形成した電極部分３４〜５６および斜めの接続部分６０
〜６８の組み合せ／母ターンの実施例を示すものである
。
２６〜３２０ノ４ターンの実施例をかすものである。
ｌ／ｆ ２ ｅ図は多結晶シリコン層の上側レベル中に
形成した電極部分３４〜５６および斜めの接続部分６０
〜６８の組み合せ／母ターンの実施例を示すものである
。
第２ｄ図は、第２ａ図、第２ｂ図および第２Ｃ図の・リ
ーンの重なり合い状態を示すものである。
ーンの重なり合い状態を示すものである。
これら第２ａ図〜第２ｄ図の実施例は基本的構造におい
て第１図の実施例と本質的に同一なものである。第２Ｃ
図は実施例の斜めの接続部分６０〜６８には、前述した
ように第ルベル［極１’１Ｊｌｌ （２８〜３２）の種
々のギャップを覆っている第１図の電極部分３４〜５２
の各々が含まれていることが図示されている。第１図に
示しである例において、第ルベル電極２８ 、３０の対
向縁２８＊、３０ｍは直線状に延在している。第２ｂ図
および第２ｄ図の実施例では、対向縁２ｇｍ’、Ｊ（１
ｍ’は、斜めの接続部分６０〜６８のと同様に、隣接チ
ャネルストラグフィンガ１４〜２４の各（ア間の斜めの
方向と同じ方向で延在している。しかし乍ら、第２ｂ、
２ｅおよび２ｄ図の実施例の機能は第１図の実施例と同
一である。この理由は第２Ｃ図および第２ｄ図の実施例
における総ての電極部分３４〜５６は、第１図の実施例
でこれら部分が果していた役割と同様に、第ルベル電極
２８〜３２の攬種の電極間のギヤラグ上に覆いかぶさっ
ているからである。
て第１図の実施例と本質的に同一なものである。第２Ｃ
図は実施例の斜めの接続部分６０〜６８には、前述した
ように第ルベル［極１’１Ｊｌｌ （２８〜３２）の種
々のギャップを覆っている第１図の電極部分３４〜５２
の各々が含まれていることが図示されている。第１図に
示しである例において、第ルベル電極２８ 、３０の対
向縁２８＊、３０ｍは直線状に延在している。第２ｂ図
および第２ｄ図の実施例では、対向縁２ｇｍ’、Ｊ（１
ｍ’は、斜めの接続部分６０〜６８のと同様に、隣接チ
ャネルストラグフィンガ１４〜２４の各（ア間の斜めの
方向と同じ方向で延在している。しかし乍ら、第２ｂ、
２ｅおよび２ｄ図の実施例の機能は第１図の実施例と同
一である。この理由は第２Ｃ図および第２ｄ図の実施例
における総ての電極部分３４〜５６は、第１図の実施例
でこれら部分が果していた役割と同様に、第ルベル電極
２８〜３２の攬種の電極間のギヤラグ上に覆いかぶさっ
ているからである。
第２ｂ図、２・図１、および２ｄ図の実施例における対
向縁２１１ｍ’、３０ｍ’の斜め、即ち、曲折した通路
に関する利点は、この構造によって斜めの接続電極部分
６０〜６８の面積の最大値が得られることである。前述
したように、これら斜めの接続部分６０〜６８は第１図
の実線で示しであるように電極６０’の階段構造を有す
ることができ、この場合、対向電極縁２ｇａ、ＪＯｔは
第１図に図示するように単に直線形状である。
向縁２１１ｍ’、３０ｍ’の斜め、即ち、曲折した通路
に関する利点は、この構造によって斜めの接続電極部分
６０〜６８の面積の最大値が得られることである。前述
したように、これら斜めの接続部分６０〜６８は第１図
の実線で示しであるように電極６０’の階段構造を有す
ることができ、この場合、対向電極縁２ｇａ、ＪＯｔは
第１図に図示するように単に直線形状である。
しかし乍ら、第２ａ図で図示したように、第１図の階段
状電極６０′の小さな連結部分６０’をチャネルストラ
グフィンガ１４〜２６の下側延在部分を越え（延在させ
てはならないが、覆う必要がある。この結果、これら部
分を極めて薄くする必要がある。このことによってその
ようなｒバイスの歩留シを低下させてしまう欠点がある
。これに反して、第２ｂ 、２ｃおよび２ｄ図の斜めに
曲折し九電極にそのような薄い部分を有さないので、従
って本発明の実施例は歩留シはそれ程低下しないように
なる。従って、一般に斜めの電極部分の下方に延在する
低レベル電極の対向縁自身も斜めにする必要がある。し
かし乍ら、低いレベルの電極ペア３０．３２および２６
．２１の対内縁紘斜めではない。従って、斜めの電極部
分ｔｉｏ〜６１は、後者の対向電極縁上に延在している
ので、斜めでなくなシ、即ち直線上であシ、これらを越
えて終端している。
状電極６０′の小さな連結部分６０’をチャネルストラ
グフィンガ１４〜２６の下側延在部分を越え（延在させ
てはならないが、覆う必要がある。この結果、これら部
分を極めて薄くする必要がある。このことによってその
ようなｒバイスの歩留シを低下させてしまう欠点がある
。これに反して、第２ｂ 、２ｃおよび２ｄ図の斜めに
曲折し九電極にそのような薄い部分を有さないので、従
って本発明の実施例は歩留シはそれ程低下しないように
なる。従って、一般に斜めの電極部分の下方に延在する
低レベル電極の対向縁自身も斜めにする必要がある。し
かし乍ら、低いレベルの電極ペア３０．３２および２６
．２１の対内縁紘斜めではない。従って、斜めの電極部
分ｔｉｏ〜６１は、後者の対向電極縁上に延在している
ので、斜めでなくなシ、即ち直線上であシ、これらを越
えて終端している。
ｔａ１図の１曲折したＣＯＤ”を複数の４相クロ、り信
号φ１．φ１．φ。およびφｄを用いて４相駆動のＣＯ
Ｄとして作動させることもできる。この動作モードにお
いて、平行な電極２６〜３２の交互の電極をクロック信
号φ１．φ、に接続し、他方、斜めの接続部分ＩＩＦＯ
〜６８の交互の電極をクロック信号φ。、φｄＫｌ！続
する。
号φ１．φ１．φ。およびφｄを用いて４相駆動のＣＯ
Ｄとして作動させることもできる。この動作モードにお
いて、平行な電極２６〜３２の交互の電極をクロック信
号φ１．φ、に接続し、他方、斜めの接続部分ＩＩＦＯ
〜６８の交互の電極をクロック信号φ。、φｄＫｌ！続
する。
また、本発明によれは、第１図の１曲折したＣＯＤ ’
を前述したようなＣＯＤイメージセンサ以外の装置に使
用することができる０例えば、この１曲折したＣＣＤ”
を直列および並列チャージ転送を行なうＣＣＤＣＤマル
チブレフサて使用できる。また、この代シに、第１図の
ＣＯＤをＣＣＤＣＤ信号セロセッサ延線としてリニアま
たは曲折したチャネルＣＯＤシリアルレゾスタと組み合
せて使用できる。この曲折チャネルＣＯＤは前述した本
願人の特許出願明細書に開示されている。
を前述したようなＣＯＤイメージセンサ以外の装置に使
用することができる０例えば、この１曲折したＣＣＤ”
を直列および並列チャージ転送を行なうＣＣＤＣＤマル
チブレフサて使用できる。また、この代シに、第１図の
ＣＯＤをＣＣＤＣＤ信号セロセッサ延線としてリニアま
たは曲折したチャネルＣＯＤシリアルレゾスタと組み合
せて使用できる。この曲折チャネルＣＯＤは前述した本
願人の特許出願明細書に開示されている。
第３ａ図および第３ｂ図には遅延線の一実施例が図示さ
れておシ、これには半導体基板１０２および曲折したＣ
ＯＤ Ｊ ０４上に形成した曲折チャネルＣＣＤ ｊ
００が設けられておシ、このＣＣＤ１０４もまた上述の
半導体基板１０２上に形成されている。この曲折したチ
ャネルＣＣＤ Ｊ ００には半導体基板１０２中に形成
された複数個の交互配置されたチャネルスト、ｆフィン
ガ１０６および、こψ基板１０２上に延在する一対の細
長電極１０８，１１０が設けられておシ、この電極１０
８，１１０に相補性クロ、り信号φ！。
れておシ、これには半導体基板１０２および曲折したＣ
ＯＤ Ｊ ０４上に形成した曲折チャネルＣＣＤ ｊ
００が設けられておシ、このＣＣＤ１０４もまた上述の
半導体基板１０２上に形成されている。この曲折したチ
ャネルＣＣＤ Ｊ ００には半導体基板１０２中に形成
された複数個の交互配置されたチャネルスト、ｆフィン
ガ１０６および、こψ基板１０２上に延在する一対の細
長電極１０８，１１０が設けられておシ、この電極１０
８，１１０に相補性クロ、り信号φ！。
φ雪をそれぞれ供給する。またこの曲折したＣＯＤ １
０４には第２ａ＃２ｂ１２６および２ｄ図に示し九構成
要素が設けられ、これら要素は、チャネルストップ１１
，１２、交互配置されたチャネルストツノフィンガ１４
〜２４、平行電極２６′〜３２′（多少の差異について
は以下説明する）、および斜めの電極部分６０〜６８を
有している。
０４には第２ａ＃２ｂ１２６および２ｄ図に示し九構成
要素が設けられ、これら要素は、チャネルストップ１１
，１２、交互配置されたチャネルストツノフィンガ１４
〜２４、平行電極２６′〜３２′（多少の差異について
は以下説明する）、および斜めの電極部分６０〜６８を
有している。
チャネルストッ！ｌｚ内の開口１２ｍ 、１２ｂによっ
て、第３ａ図に示す方決によって曲折チャネルＣＣＤ
１００シよび曲折したＣＣＤ １０４間でチャージの転
送が行われるようになる。この曲折チャネルＣＣＤ １
００から曲折したＣＣＤ１０４へのチャージの転送が斜
めの電極部分６２の制御の下で開口１２＠を介して行わ
れる。この目的のため、これら斜めの電極部分６０〜６
８を平行電極２８′〜ＩＩ’上に延在させると共にこれ
らを越えて配置して、入口１２１および出口１２ｂにお
ける曲折チャネル電極１１０および平行電極２６′間の
ギヤ、グを覆うようにする。
て、第３ａ図に示す方決によって曲折チャネルＣＣＤ
１００シよび曲折したＣＣＤ １０４間でチャージの転
送が行われるようになる。この曲折チャネルＣＣＤ １
００から曲折したＣＣＤ１０４へのチャージの転送が斜
めの電極部分６２の制御の下で開口１２＠を介して行わ
れる。この目的のため、これら斜めの電極部分６０〜６
８を平行電極２８′〜ＩＩ’上に延在させると共にこれ
らを越えて配置して、入口１２１および出口１２ｂにお
ける曲折チャネル電極１１０および平行電極２６′間の
ギヤ、グを覆うようにする。
第２ｂ図に関連して前述したように、斜めの電極部分６
０〜６８の下側に延在するすべての対向電極縁自身は斜
めにする必要がある。従って第３ａ図の（第２ｂ図の実
施例と対比して）、電極縁２６＊、２６ｂ、２８ｍ＋２
８ｂａＪ（ｌａおよびｓｏｂはすべて斜めである。
０〜６８の下側に延在するすべての対向電極縁自身は斜
めにする必要がある。従って第３ａ図の（第２ｂ図の実
施例と対比して）、電極縁２６＊、２６ｂ、２８ｍ＋２
８ｂａＪ（ｌａおよびｓｏｂはすべて斜めである。
第３ａ図において、斜めの電極部分６０〜６８を更に延
在させてＣＣＤの曲折チャネル電極１０８および１１０
間のギヤラグを覆うことも可能である。このような構成
により、斜めの電極部分６０〜６８によって、前述した
米国特許に開示されている１指のように組み合せた２電
極フィンｆ手段を利用して曲折チャネルＣＯＤ １００
中でチャージの転送を制御することも可能となる。
在させてＣＣＤの曲折チャネル電極１０８および１１０
間のギヤラグを覆うことも可能である。このような構成
により、斜めの電極部分６０〜６８によって、前述した
米国特許に開示されている１指のように組み合せた２電
極フィンｆ手段を利用して曲折チャネルＣＯＤ １００
中でチャージの転送を制御することも可能となる。
開口１２１から取入れたチャージを曲折したＣＣＤ １
０４中の平行電極２６′〜３２′の数によって決定され
たいくらかの遅延の後、開口１２ｂを経て自動ψに戻す
ようになる。また、前述したように、図示した１曲折し
たＣＯＤの横方向に発生するチャージ転送の回数は、こ
れの−次方向中に発生するチャージ転送の回数の６倍と
なる。従って、曲折チャネルＣＣＤ １００を経て開口
Ｊｊａと１１ｂとの間で行われるチャージの転送を１倍
号遅延と考えられるならば、曲折したＣＣＤ １０４に
よらて得られる他方の通路を経て転送されるチャージは
第３ｃ図で線図的に表わしたように７信号遅延となる。
０４中の平行電極２６′〜３２′の数によって決定され
たいくらかの遅延の後、開口１２ｂを経て自動ψに戻す
ようになる。また、前述したように、図示した１曲折し
たＣＯＤの横方向に発生するチャージ転送の回数は、こ
れの−次方向中に発生するチャージ転送の回数の６倍と
なる。従って、曲折チャネルＣＣＤ １００を経て開口
Ｊｊａと１１ｂとの間で行われるチャージの転送を１倍
号遅延と考えられるならば、曲折したＣＣＤ １０４に
よらて得られる他方の通路を経て転送されるチャージは
第３ｃ図で線図的に表わしたように７信号遅延となる。
このことは、曲折チャネルＣＣＤ １００と曲折したＣ
ＣＤ Ｊ ０４中の開口１２ｍ、Ｉｌｂ間の・譬ケット
の数を単に比較することによって遅延量を確認できる。
ＣＤ Ｊ ０４中の開口１２ｍ、Ｉｌｂ間の・譬ケット
の数を単に比較することによって遅延量を確認できる。
また、この代シに、シリアルレジスタ１００を曲折チャ
ネルＣＣＤの代シに、単純なリニアＣＣＤシリアルレジ
スタとすることもできる。
ネルＣＣＤの代シに、単純なリニアＣＣＤシリアルレジ
スタとすることもできる。
ま九、すでに説明したように、第３ａ図の曲折したＣＣ
Ｄ １０４の平行電極２８〜３２の数を適当な所望の数
に増すことができ、その代表的な例を第４図に示す、同
図において、チャネルストップ１１．１２のノリーンお
よびチャネルスト、！フィンガ（１４，１６）、（２２
゜２４）の・臂ターンは、第２ｄ図に示したものと比べ
て第４図のフィンガがよシ長い処以外はすぺて同一なも
のであ為、また、第４図の斜めの電極６０〜６６のノや
ターンも第２ｄ図のものに比べて前者の方が長い以外は
同一なものである。
Ｄ １０４の平行電極２８〜３２の数を適当な所望の数
に増すことができ、その代表的な例を第４図に示す、同
図において、チャネルストップ１１．１２のノリーンお
よびチャネルスト、！フィンガ（１４，１６）、（２２
゜２４）の・臂ターンは、第２ｄ図に示したものと比べ
て第４図のフィンガがよシ長い処以外はすぺて同一なも
のであ為、また、第４図の斜めの電極６０〜６６のノや
ターンも第２ｄ図のものに比べて前者の方が長い以外は
同一なものである。
最後に第４図の平行電極２６．２８の・ぐターンは第２
ｄ図のものと同一である。しかし、第３ａ図で示したよ
うなタイプの複数の鋸歯状縁を有する平行電極２８′が
第４図には設けられておシ、これは第４図実施例の主要
な相異点である。
ｄ図のものと同一である。しかし、第３ａ図で示したよ
うなタイプの複数の鋸歯状縁を有する平行電極２８′が
第４図には設けられておシ、これは第４図実施例の主要
な相異点である。
第１図は本発明による曲折したＣＯＤレジスタを頂面方
向から見た時の線図、第２ａ図＃′ｉ第１図のチャネル
スト、グの・々ターンの実施例を示す線図、第２ｂ図は
第１図の第２レベル電極の・９ターンの実施例を示す線
図、第２ｃ図は、第１図の第２レベル電極の・奢ター／
の実施例を示す線図、第２ｄ図線第２ａ図、２ｂ図およ
び２ｃ図を重ねた状態を示す縮図、第３ａ図はＣＯＤ遅
嬌線を示す線図、第３ｂ図は第３ａ図のチャーゾの転送
方向を示す線図、第３Ｃ図は第３ａ図のダイヤグラム、
第４図は本発明の変形例を示す線図である。 １０・・・基板、１１，１２・・・チャネルストラグ、
１２ ａ 、 Ｉ Ｊ ｂ−＝開ロ、１４，１６．Ｉｌ
ｌ。 ２０．２２，２４・・・チャネルストックフィン力、３
４．３６，３８，４０．４２．４４，４６．４８，６０
。 ５２．５４．５６・・・絶縁電極、６０，６２゜６４．
６６．６８・・・斜めの接続部分、２８ａ。 ｊＪｌａ’、３０ａ 、ＢＯ＊’−一対向縁、１ ｏ
ｏ−・・曲折チャネルＣＣＤ、１０４・・・曲折したＣ
ＯＤ。 出願人代理人 弁理士 鈴 江 武 彦１、事件の表
示 特願昭５’ｌ−２２１７２０号 ２、発明Ｏ名称 電荷結會素子 ３、補正をする者 事件との関ｆ 特許出願人 ヒユーズ１エアクラフト・カンノ母ニー４、代理人 ５、 ｗ正命令の日付 昭和５Ｊｉ年３月２９日 ６ 補正の対象 明細書 ７、緬正の内容 別紙０通り 明細書Ｏ＃普（内容６−変史なし）
向から見た時の線図、第２ａ図＃′ｉ第１図のチャネル
スト、グの・々ターンの実施例を示す線図、第２ｂ図は
第１図の第２レベル電極の・９ターンの実施例を示す線
図、第２ｃ図は、第１図の第２レベル電極の・奢ター／
の実施例を示す線図、第２ｄ図線第２ａ図、２ｂ図およ
び２ｃ図を重ねた状態を示す縮図、第３ａ図はＣＯＤ遅
嬌線を示す線図、第３ｂ図は第３ａ図のチャーゾの転送
方向を示す線図、第３Ｃ図は第３ａ図のダイヤグラム、
第４図は本発明の変形例を示す線図である。 １０・・・基板、１１，１２・・・チャネルストラグ、
１２ ａ 、 Ｉ Ｊ ｂ−＝開ロ、１４，１６．Ｉｌ
ｌ。 ２０．２２，２４・・・チャネルストックフィン力、３
４．３６，３８，４０．４２．４４，４６．４８，６０
。 ５２．５４．５６・・・絶縁電極、６０，６２゜６４．
６６．６８・・・斜めの接続部分、２８ａ。 ｊＪｌａ’、３０ａ 、ＢＯ＊’−一対向縁、１ ｏ
ｏ−・・曲折チャネルＣＣＤ、１０４・・・曲折したＣ
ＯＤ。 出願人代理人 弁理士 鈴 江 武 彦１、事件の表
示 特願昭５’ｌ−２２１７２０号 ２、発明Ｏ名称 電荷結會素子 ３、補正をする者 事件との関ｆ 特許出願人 ヒユーズ１エアクラフト・カンノ母ニー４、代理人 ５、 ｗ正命令の日付 昭和５Ｊｉ年３月２９日 ６ 補正の対象 明細書 ７、緬正の内容 別紙０通り 明細書Ｏ＃普（内容６−変史なし）
Claims (1)
- 【特許請求の範囲】 １、半導体基板と、この半導体基板内を第１の方向へ延
在する複数個の交互配置されたチャネルスト、！フィン
ガと、上記第１方向に対して横方向の第２の方向へ延在
すると共に前記チャネルストラグフィンガ上を覆う列に
離間した複数個の第１電極と、上記第１および第２方向
の両方向に対して横方向の第３の方向へ延在すると共に
前記第１電極の隣接の電極間におけるイヤラグの上を覆
う複数個の第２電極とを具え、前記第１電極を前記基板
上の第１絶縁層中に形成すると共に、前記第２電極を第
２絶縁層中に形成したことを特徴とするシリアルレジス
タ用の電荷結合素子。 ２、半導体基板と、この半導体基板内を第１の方向へ延
在する複数個の交互配置されたチャネルスト、！フィン
がと、これらチャネルスト。 グフィンガの上を覆うと共に、第２の方向へ延在して前
記基板上の第ルベルに形成された複数個の第１絶縁電極
と、前記基板上の第２レベルに形成された複数の電極部
分とを具え、これら電極部分を、前記チャネルストラグ
フィンガ内の隣接したフィンガ間に位置されると共に、
前記第１絶縁電極内の隣接した電極と位置合せして配置
された前記基板・の対応する領域上を覆うようにし、更
に、第３の方向に延在し、この方向に沿りて延在する直
線にグルーグ分けした前記電極部分内の隣接した電極部
分を接続する複数の導電手段を具えたことを％黴とする
シリアルレジスタ用の電荷結合素子。 ３、半導体基板と、この基板中を一方向に延在すると共
にチャージの流れるチャネルを規定する一対のチャネル
ストツノと、 前記チャネルに隣接すると共に前記チャネルストツ！の
一方Ｋｌｌ接した前記基板中に形成したフォトディテク
タダイオードの列と、複数個の交互配置された第１およ
び１ｓ２チャネルストラグフィンガと、この第１チヤネ
ルストツグフインがを前記チャネルスト、！の一方に接
続すると共に前記チャネルストツ！の他方に向う他方向
中に部分的に延在させ、との＠２チャネルスト、グフイ
ンガを前記他方のチャネルストップに接続すると共に前
記チャネルストップの一方へ向う上記他方向中に部分的
に延在させ、 上記一方向へ延在すると共に前記チャネル上を覆う複数
個の第１電極と。 上記一方向および他方向に対して横方向の斜め方向に延
在すると共に前記チャネル上を覆う複数個の第２電極と
、前記第１電極を第１絶縁層中に形成すると共に前記＃
！２電極を前記基板上の第２絶縁層中に形成し、 前記一方のチャネルストップ中に形成した複数個の開口
と、これら開口の各々を前記第１チヤネルス） ｙ ７
’ ７４ンガの内の隣接したフィンガ対間に配置すると
共に前記フォトティテクタダイオードの対応するダイオ
ードに対面させ、更に、前記第１および第２の複数電極
へ相補性クロ、り信号を印加する手段を具えたことを特
徴とする時間遅延および積分タイグの撮偉装置用の電荷
結合素子。 ４、半導体基板と、この半導体基板中に形成されると共
に一方向へ延在してチャージ運搬チャネルを形成する一
対のチャネルストップと、交互配置された複数個の第１
および第２チヤネルストツノフインガと、この第１チヤ
ネルストツグフインガを前記チャネルストップの一方に
接続すると共に、前記チャネルスト、グの他方に向う他
方向に部分的に延在させ、この第２チヤネルストツグフ
インガを前記チャネルスト、グの他方に接続すると共に
前記チャネルストップの一方に向う上記第２方向へ部分
的に延在させ、 上記一方−へ延在すると共に前記チャネル上を覆う複数
個の第１電極と、 上記一方および他方向に対して横方向の斜め方向に延在
すると共に前記チャネル上を覆う複数個の第２電極と、
これら第１電極を第１絶縁層中に形成すると共に、これ
ら第２電極を前記基板上の第２絶縁層中に形成し、 前記第１チヤネルストツグ中に形成し九一対の開口と、
これら開口の一方はチャージ流れ用入口を他方はチャー
ジ流れ用出口を有し、更に、入力端子および出方端子を
有し、前記チャネルに隣接すると共に前記一方のチャネ
ルに隣接した電荷結合素子レジスタと、との出力端子を
前記入口に隣接させると共にこの入力端子を前記出口に
隣接させ、 前記第１および第２の複数電極ヘクロック信号を供給す
る手段とを具え。 前記チャネル中のチャージの転送を前記レジスタ中のチ
ャージと同期させたことを特徴とするトランスパーサル
フィルタ用電荷結合素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US331504 | 1981-12-17 | ||
| US06/331,504 US4479201A (en) | 1981-12-17 | 1981-12-17 | Serpentine charge coupled device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151058A true JPS58151058A (ja) | 1983-09-08 |
| JPH0524663B2 JPH0524663B2 (ja) | 1993-04-08 |
Family
ID=23294246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57221720A Granted JPS58151058A (ja) | 1981-12-17 | 1982-12-17 | 電荷結合素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4479201A (ja) |
| EP (1) | EP0082405B1 (ja) |
| JP (1) | JPS58151058A (ja) |
| AU (1) | AU563727B2 (ja) |
| DE (1) | DE3279932D1 (ja) |
| IL (1) | IL67320A0 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2135856A1 (en) * | 1993-12-10 | 1995-06-11 | Steven Peter Allen | Low power, addressable data communication device and method |
| US6459077B1 (en) * | 1998-09-15 | 2002-10-01 | Dalsa, Inc. | Bucket brigade TDI photodiode sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332687A (en) * | 1976-09-07 | 1978-03-28 | Sony Corp | Charge transfer device |
| JPS5561068A (en) * | 1978-10-30 | 1980-05-08 | Matsushita Electronics Corp | Charge transfer device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1023050A (en) * | 1974-05-16 | 1977-12-20 | Western Electric Company, Incorporated | Charge transfer delay line filters |
| US3965462A (en) * | 1975-05-09 | 1976-06-22 | The United States Of America As Represented By The Secretary Of The Air Force | Serpentine charge-coupled-device memory circuit |
| JPS53115184A (en) * | 1977-03-18 | 1978-10-07 | Fujitsu Ltd | Compound type high density charge coupled device |
| US4371885A (en) * | 1979-10-10 | 1983-02-01 | Hughes Aircraft Company | Charge coupled device improved meander channel serial register |
| US4380056A (en) * | 1980-10-10 | 1983-04-12 | Hughes Aircraft Company | Charge coupled device focal plane with serial register having interdigitated electrodes |
-
1981
- 1981-12-17 US US06/331,504 patent/US4479201A/en not_active Expired - Lifetime
-
1982
- 1982-11-22 IL IL67320A patent/IL67320A0/xx unknown
- 1982-12-07 DE DE8282111335T patent/DE3279932D1/de not_active Expired
- 1982-12-07 EP EP82111335A patent/EP0082405B1/en not_active Expired
- 1982-12-14 AU AU91508/82A patent/AU563727B2/en not_active Ceased
- 1982-12-17 JP JP57221720A patent/JPS58151058A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332687A (en) * | 1976-09-07 | 1978-03-28 | Sony Corp | Charge transfer device |
| JPS5561068A (en) * | 1978-10-30 | 1980-05-08 | Matsushita Electronics Corp | Charge transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| AU9150882A (en) | 1983-06-23 |
| AU563727B2 (en) | 1987-07-23 |
| EP0082405B1 (en) | 1989-09-06 |
| EP0082405A2 (en) | 1983-06-29 |
| IL67320A0 (en) | 1983-03-31 |
| DE3279932D1 (en) | 1989-10-12 |
| EP0082405A3 (en) | 1986-01-02 |
| US4479201A (en) | 1984-10-23 |
| JPH0524663B2 (ja) | 1993-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442396A (en) | Solid-state image pickup device wherein plural power feeding wires serve as a light-shield film | |
| US5210433A (en) | Solid-state CCD imaging device with transfer gap voltage controller | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| US4803710A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| US4949183A (en) | Image sensor having multiple horizontal shift registers | |
| US5040071A (en) | Image sensor having multiple horizontal shift registers | |
| US4131950A (en) | Charge transfer device | |
| JPH0259673B2 (ja) | ||
| US7595822B2 (en) | Driving method of solid-state image pickup device | |
| JPS58151058A (ja) | 電荷結合素子 | |
| KR0127300B1 (ko) | 고체촬상장치 | |
| JPH04369268A (ja) | Ｃｃｄ固体撮像素子 | |
| US7446353B2 (en) | Solid-state imaging apparatus and charge transfer apparatus | |
| CN100468761C (zh) | 固态成像器件及其驱动和制造方法、照相机及其驱动方法 | |
| JPH0682693B2 (ja) | 電荷転送装置 | |
| JPH06151803A (ja) | 正常像及び鏡像のための固体撮像素子 | |
| JP3002365B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JPH0228904B2 (ja) | ||
| JP2739601B2 (ja) | 撮像装置 | |
| JPH0318389B2 (ja) | ||
| JPH03246971A (ja) | 電荷結合素子およびこれを用いた固体撮像装置 | |
| JPH0888344A (ja) | 固体撮像装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPS5820504B2 (ja) | コタイサツゾウソウチ | |
| JPS6034275B2 (ja) | 電荷転送装置 |