JPS5814737B2 - 半導体物質の基体に対する細線の移動法 - Google Patents

半導体物質の基体に対する細線の移動法

Info

Publication number
JPS5814737B2
JPS5814737B2 JP51160933A JP16093376A JPS5814737B2 JP S5814737 B2 JPS5814737 B2 JP S5814737B2 JP 51160933 A JP51160933 A JP 51160933A JP 16093376 A JP16093376 A JP 16093376A JP S5814737 B2 JPS5814737 B2 JP S5814737B2
Authority
JP
Japan
Prior art keywords
substrate
metal
semiconductor material
region
melt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51160933A
Other languages
English (en)
Other versions
JPS5285464A (en
Inventor
ト−マス・リチヤ−ド・アンソニ−
ハ−ベイ・エリス・クライン
ダグラス・ユ−ジン・ハウストン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS5285464A publication Critical patent/JPS5285464A/ja
Publication of JPS5814737B2 publication Critical patent/JPS5814737B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/02Zone-melting with a solvent, e.g. travelling solvent process
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/06Single-crystal growth by zone-melting; Refining by zone-melting the molten zone not extending over the whole cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【発明の詳細な説明】 本発明は、半導体物質(材料)の固体を貫いて物質の熔
融帯を運動させる方法、および特にダイヤモンド立方体
結晶構造を有し、かつ少くとも基体の1面が100のプ
レーナ( planar配向を有する物質を貫いて金属
線を移動する法に関する。
W.G.ファンは「ゾーンメルテイング」 (ニューヨ
ーク・ジョンウイリーアンドサンズ社1966年刊)に
おいて、半導体物質体において種々の望ましい物質の配
置を生ずるための、熱勾配帯熔融法について述べている
同法は彼の1954年6月24日の出願に基づく彼の米
国特許第2813048号に、それ以前に、開示されて
いる。
両者の例において、くぼみ( cavity )が一般
に基体表面に形成され、移動されるべき金属線片はくぼ
み中におかれる。
しかし結果として得られる構造は半導体用として望まし
いものでなかった。
M.プルメンフエルドは、米国特許第3897277号
において移動されるべき金属の沈着( deposit
)のパタンの設定( registry )を維持する
ための試みとして、シリコン半導体物質体の表面にアル
ミニウムを合金することを教示している。
しかしながら、金属の設定の問題は、X線影像装置の製
作に適した深いダイオードの列( array )に必
要な正確な配向を得る試みにとって悩みの種となってい
る。
最近、T.R.アンソニーとH.E.クラインは、表面
の選択的エッチングと、好ましい結晶学的配向とを使用
して、熱勾配帯熔融法を用いて半導体装置を商業的に作
りうろことを見いだした。
改良された方法は半導体物質の処理に要したエネルギー
の大きな節約をもたらし、それによって製造される装置
の歩溜り( yield )を増加した。
より詳細な情報は、彼等の最近下付された米国特許第3
904442号で、アンソニーとクラインの教示すると
ころによって知られる。
半導体製造工程において遭遇する問題を処理するため、
6ミルないし10ミルまたはそれ以上の厚さのウエハが
最も多く使用される。
その後の移動(migration )の目的で、金属
を沈着するため溝をエツテングするという要求は、工程
期間中必要とするウエハの取扱いが悪いと、ウエハの破
損を生じやすい。
これに加えて、必要とするウエハの工程段階を最小にす
ることが望ましい。
何故ならば各段階は、ウエハが処理される際に生じる望
ましくない事故の発生の機会を増すからである。
テヤン・クラインおよびアンソニーによって発明された
方法では、移動工程を開始するために酸化物マスクを使
用する方法が教示されている。
この段階の省略はまた、もし商業的規模で再現性を有す
る能力を具えるほどに実際的であれば、望ましいことで
ある。
従って、半導体物質の固体またはウエハの内部で熔融帯
を運動させる。
新しいかつ改良された方法を提供することが本発明の目
的である。
これは従来技術の欠陥を克服するものである。
本発明の他の目的は、ウエハまたは本体の表面において
、エッチングした溝および/または酸化物マスクを使用
しないで、半導体物質の固体またはウエハな貫いて、金
属に富んだ( metal−rich )半導体物質の
熔融帯を移動させる、新しいかつ改良された方法を提供
することである。
本発明の他の目的は、一部は自明であり、一部は下文に
明らかになるであろう。
本発明の教示するところに従えば、半導体物質の固体を
貫いて熔融帯を移動させて、そこに基体の半導体物質の
再結晶領域を形成する、改良された方法が与えられる。
特に、巾または直径で10ミクロン程度の小さい領域を
形成する改良された方法が提供される。
改良された方法の工程段階は、それぞれ上面および底面
をなす、2つの主たる反対側の面(対向面)を有する半
導体物質単結晶体の選別を含む。
基体は好ましい結晶学的構造、少くとも上面の100の
プレーナ配方、最初の選ばれた形の導電性および選ばれ
たレベルの抵抗率を有する。
本体はまた結晶構造の<100>軸と実質上合致し、ま
た上面に実質上垂直である垂直軸を有する。
少くとも1塊の金属が基体上面に沈着される。
金属塊は円板状の形または直線状の形を有するであろう
金属が直線状の形を有する場合は、その長軸は線の方向
の(011)または〈011〉と実際上一致する。
金属自体は1またはそれ以上の異なる物質からなり、熱
勾配帯熔融によって形成される半導体領域の所望の物理
的性質を生ずる。
金属塊は、実際上酸素を含まない(遊離酸素の)金属塊
を生ずるような何らかの適当な方法で表面上に沈着され
ることが望ましい。
金属の熔融物の移動の開始を補助するために、表面のマ
スク、焼結、合金またはエッチングは必要でない。
基体と沈着された金属は次に、基体表面上に金属に富ん
だ半導体物質の熔融物を形成するに足る、予じめ選ばれ
た高温に熱せられる、熱勾配が基体の垂直軸と結晶構造
のく100〉軸に実際上平行に出来上る。
熔融物が形成される面は低温に保たれる。
その後で、それぞれの金属に富んだ半導体物質の熔融物
は、熔融帯として半導体物質の固体を貫いて運動させら
れる。
この工程は十分な時間行なわれて、基体の中で上面から
予定された深さに到達する。
本工程は熔融帯が完全に基体を貫いて一方の表面から他
方の表面へ運動するように行なわれるか、または表面と
、熔融帯をできれば初めの経路に沿って上面へ押し戻す
逆勾配との間で停止するであろう。
いづれの場合も、基体の半導体物質の固体を貫くそれぞ
れの熔融帯の運動は、沈着された物質の固体溶解度を有
する、基体の半導体物質の再結晶領域を生じる。
このようにして生じた領域はまた実際上均一な断面積と
、全領域を通じて実際上均一な抵抗率のレベルとを有す
る。
第1図に関しては、シリコン、シリコンカーバイド、ゲ
ルマニウム、ガリウム砒素、および■族の元素と■族の
元素の化合物ならびに■族の元素とV族の元素の化合物
からなる他の半導体物質のダイヤモンド立方結晶組織が
示されている。
本発明の新しい改良された熱勾配帯熔融法を実施するた
めには、半導体物質のウエハの2つの主要な反対の面の
うち1つのプレーナ配向が100であることが必要であ
る。
100面は単位立方体の面に一致する平面である。
面12に対しては通常適しているが、この特殊な応用に
は重要性のない他のプレーナ配向は110面と111面
である。
110面は単位立方体の対角線上の反対の縁の対をよぎ
る面である。
隅角部の原子を通り、最初に書いた原子を含まない面上
にある、対角線上に反対の位置にある原子の対を通る面
に一般に111面と認められる。
便宜上、単位立方体におけるこれら特性面( gene
ric plane )( XYZ )のおのおのに垂
直な方向は、含まれる特定の面の結晶帯軸と通常呼ばれ
、またはもつと普通にはXYz方位(方向)と呼ばれる
100特性面の結晶帯軸は(100)方位と呼ばれ、1
11面の結晶帯軸は(1 1 1)方位と呼ばれ、11
0面の結晶帯軸は(1 1 0>方位と呼ばれる。
単位立方体に関するこれらの方位の例は、第1図におい
て特定された矢印によって示される。
特に、100プレーナ配向に対しては、物質の金属に富
んだ線は(100)方向にのみ安定に移動できる。
さらに(011)と<011>方向に横たわっている線
だけが、〈100〉軸方向の移動において安定である。
これらの安定な金属に富んだ線の形態は第2図に示され
ている。
固体液体表面張力は、安定な金属に富んだ液状線の端部
の荒れを生じる。
同じ100プレーナ領域に横たわっていても、金属に富
んだ液体の線は、(011)と(011)方位以外の方
位にあると不安定になり、金属に富んだ物質のピラミッ
ド状の四角い底をもった小滴の列に分裂する。
これはこれらの方向に横たわっている線の固体一液体界
面における強度の切り子作用( faceting )
による。
このようにして、例えば〈012〉と(021)方位に
横たわっている線は不安定である。
金属線の寸法はまた金属線の安定度に影響する。
巾で100ミクロンより大きくない線だけが、半導体物
質体中を少くとも1センチメートルの距離の間、(10
0)方向に線を移動するあいだ安定である。
線の安定度は線のサイズの減少とともに増加する。
液状金属線のサイズが100ミクロンを超えると、それ
に応じて、線が不安定になり分裂する前に、液状線が移
動して本体を貫通できる距離が減少する。
移動中に液状金属と線の安定度に影響する限界的要因は
、<100>結晶方位に対する、適用した熱勾配の平行
度である。
熱勾配の離軸( offaxis )成分は、一般に線
の側面に歯状ないし鋸歯状の切り子面( facet
)を発達させることによって、移動する液体の安定度を
減少させる。
プレーナ領域が100であり、移動方向が(100)で
あるような格子構造を作るためには、液状線の最初の列
を基体を貫いて移動させて、間隔をおいたフツーナ領域
の第1のグループと実際上垂直でありかつ交差する、間
隔をおいたプレーナ領域の1群を形成することが必要で
ある。
2群の領域を形成するための液状線の同時移動が、格子
構造における不連続性を最も生じゃすい。
不連続性に対する原因の研究によって、2つの移動する
液状線の交差点における熔融した金属に富んだ物質の表
面張力が、交差する液状線における不連続性をひき起す
のに十分なほど大きいことが示されている。
明らかに、固体一液体表面張力は交差する移動線の各部
に対して、金属に富んだ液体が基体における線の交差点
に均一に分布される代りに、それ自身の線の部分に滞留
させるに十分である。
その結果、仮想的交差線の前進界面における基体物質が
、液状線によって濡らされず、または液体に触れられも
せず、従って前進する金属に富んだ液体に溶解せず、従
って交差点に不連続が生じ、液状線のそれ以上の前進が
不完全な格子を生じる。
格子の不連続性が存在する場合、格子構造によって形成
される。
基体12の導電性のタイプが互に近接した領域は、電気
的に互に分離されず、関連する電気回路の信頼性に有害
な影響を与えるであろう。
第3図に関しては、選ばれたレベルの抵抗率と最初のタ
イプの導電性を有する。
単一半導体物質の基体10が示されている。
基体10は、それぞれ上面と底面をなす2つの反対側の
主要な面12と14を有する。
少くとも上面12はr1oo)プレーナ配向を持つ。
基体10は、実際上基体10の物質のく100〉軸と一
致する垂直軸を有する。
本発明をより完全に記述するために、基体10の物質が
シリコンであり、移動されるべき金属がアルミニウムで
あるとする。
基体10は、損傷した表面を除去するために機械的に研
磨され化学的にエツテングされ、イオンを除いた水で洗
滌され、空気中で乾燥される。
周知の写真平版技術を用いて、例えばコダックメタルエ
ッチレジストのようなフォトレジスト物質の層16が、
基体100表面12上につげられる。
レジストは約80℃の温度で焼成して乾燥される。
例えば線か点のような、1またはそれ以上の幾何学的な
形状を定めるための、当業者に周知の物質の適当なマス
クが、フォトレジストの層16の上におかれ、紫外線に
露光される。
線は(011)及びまたは〈0〒1〉の金属線方位を持
たねばならない。
フォトレジストの層16はキシレンで洗って、表面12
の1またはそれ以上の選ばれた部分を露出させる窓18
を層すなわちマスク16に開孔する。
この選ばれた部分は望ましい(0 1 1)及びまたは
〈011〉の金属線方位を有する。
処理された基体10は示されていない金属蒸発室内に置
かれる。
少くとも10選ばれた金属の層20がフォトレジストの
層160表面21と、層16の窓18内の露出したシリ
コンの表面120選ばれた表面区域に置かれる。
層20を構成する金属は、金属線または小滴またはその
両者であって、熱勾配帯熔融法によって、基体10を完
全に貫通されるかまたは基体10を表面12から予じめ
定められた距離移動される。
金属層20の物質は、本体10の半導体物質の導電性の
型および/または抵抗率のレベルを変える。
1またはそれ以上の適当な金属であろう。さらに、層2
0の物質は、基体10を構成する物質の導電性の型また
は抵抗率のレベルに多少でも影響することなしに、基体
10を貫いて金属を移動させるのを助ける1またはそれ
以上の物質を含有するであろう。
しかしながら、か(る金属は基体10の物質の寿命時間
特性に影響を及ぼすであろう。
シリコンに対する適当なN形の不純物( dopant
)は燐・砒素およびアンテモニである。
シリコンに対する適当なP形の不純物は硼素・アルミニ
ウム・ガリウムおよびインジウムである。
キャリャ( carrier )金属として動作するの
に適し、P形不純物でもN形不純物でもない、本質的な
金属と考えられるものは、錫・金・銀および鉛である。
金属の層20は、1/2ミクロンないし25ミクロンの
厚さである。
層20の厚さは3ないし5ミクロンが望ましい。
層20の厚さが1/2ミクロンより薄いと、基体10の
表面12の物質の不十分な濡れが生じ、移動が開始され
ないであろう。
層20が25ミクロンより厚いと、不安定が生じるであ
ろう。
反対の形の導電性の物質の接面によって形成されるP−
N接合を伴って、N形シリコン物質をP形物質に変換す
るのに、アルミニウムが望ましい金属であることが見い
だされるであろう。
アルミニウム金属の層20の蒸着は約1X10−5トー
ルで、しかし5X10 }−ルよりは大きくない圧
力で行なわれるべきであることが発見された。
圧力が3X10−5トールより大きいときは、窓18内
に沈着されたアルミニウム金属の場合、アルミニウムは
シリコン中に透過せず基体10を貫いて移動しないこと
を見いだした。
これはアルミニウムの層が酸素で飽和しており、接触す
るシリコンの表面の良好な濡れを妨げるためと信じられ
る。
移動のため必要なアルミニウムとシリコンの初期の熔解
は、アルミニウム原子のシリコン界面への拡散不能によ
って得られない。
同様にスパッタリングによって沈着されたアルミニウム
は処理工程からの酸素で飽和しているように見えるので
好ましくない。
シリコンの基体10の選ばれた露出面にアルミニウムを
沈着する望ましい方法は、沈着されたアルミニウム中に
捉えられる酸素がもしあっても少い、電子ビーム法およ
び類似の方法Kよることである。
層20の過剰の金属は、第4図に示すごとく、第2のフ
ォトレジストの層23を実施する写真平版技術によって
除去される。
マスキング、紫外線放射への露光、層23へ窓を開ける
こと、これに続<アルミニウムの選択的エツテングと層
16と23の両方のフォトレジストの残りの除去によっ
て、第5図に示される処理された基体10が残る。
または第10図の処理された基休10は約500℃ない
し550℃に熱せられて、フォトレジスト物質は表面1
2から焼けてなくなる。
表面12かもフォトレジストを除去する際に、層20の
過剰の金属も除去される。
表面12の露出部分に沈着された層20の金属は十分に
密着していて、そこに沈着された金属をその場所に保持
する。
層16と23の残りは、たとえばスコッチ、タックおよ
び類似の商品名で売られているような粘着テープの適当
な使用によって、表面12かも除去される。
層16と20の過剰な物質は除去することが必要である
なぜならば、それらは基休10の処理によって作られる
装置の電気的特性に有害な影響を及ぼすからである。
次に第6図に関しては、処理された基体10は示されて
いない移動装置内に置かれ、金属線20は熱勾配帯熔融
法によって基体10を貫いて移動される。
熱面である底面14と、冷面である表面12との間に、
毎センナメートル約50℃の熱勾配が、700℃ないし
1350℃の基体10の平均温度に対し適当であること
が発見された。
処理工程は、すべての金属線が本体10を貫いて移動す
るのに十分な時間実施される。
たとえば3ミクロンの厚さのアルミニウム線に対しては
、毎センナメートル50℃の熱勾配、1200℃の基体
10の温度、1X1O−5トールの圧力、5分間の炉中
時間が、通常の商業的なウエハの厚さである6ないし1
0ミルの基体10のシリコンを貫いて線を移動させるの
に必要である。
熱勾配帯熔融法と装置は本発明の一部ではない。
本発明に用いられた熱勾配帯熔融法のより完全な理解と
、本工程に用いられた装置のより完全な記述のためには
、本発明と同じ譲受人に譲渡された次の米国特許が教示
される。
[深いダイオード( deep diode ’)
装置の製造法」米国特許第3901736号;「深いダ
イオード製造のための高速度熱移動法」米国特許第38
98106号「転位のないP−N接合を有する深いダイ
オード装置と方法」米国特許第3902925号:「均
一な電気的特性を有する深いダイオード製造のための安
定化小滴法」米国特許第3899361号。
熱勾配帯熔融工程の完了時、移動金属線の過剰金属は、
表面14からなるべくは選択的エツテングによって除去
される。
表面12と14は選択的にエッチングされ研磨されて、
第6図に示される処理ずみの基体10になる。
基体10な貫いての金属線の移動は、第2の基体10と
反対の型の導電性の、多数の間隔をおいた領域22を有
する基体10を生じる。
各領域22は金属の固体溶解度を有する基体10の再結
晶物質であり、希望する型の導電性と抵抗率のレベルを
得るに十分な濃度K対して必要ら、物質をドープ( d
ope )する不純物金属を含む。
領域22の物質は、不純物の液体溶解度を伴った再結晶
物質ではない。
それはまた共融化合物の再結晶物質でもない。
領域22のおのおのは、全領域を通じて実際上均一な抵
抗率を有する。
金属と不純物金属の濃度は、基体10を貫いて運動した
金属および/または不純物金属のタイプ、半導体物質お
よび熱勾配帯熔融工程が行なわれた温度によって決定さ
れる。
種々の半導体物質における、不純物金属を含む異なる金
属の固体溶解度を示す適当なダイアグラムは当業者に周
知である。
特に、A.S グループ著「半導体装置の物理学と技術
」と題する本の45ページの第3,7図を参照して、不
純物金属を含む種々の金属をシリコン半導体物質の固体
を貫いて移動させまたは製造するのに必要な温度な決定
できる。
各領域22は、全領域に対して実際上一定の均一な巾と
厚さを有する。
さらに各領域22の上面と底面は、それぞれ上面と底面
12と14と同一面をなしている。
領域22が基体10の側面28に延びていると、領域2
2の側面はそれとともに同一面をなす。
さらに、基体10は、基体10と同じまたは最初の型の
導電性を有する多数の間隔をおいた領域24に分割され
る。
P−N接合26が、基体10の物質と領域22の物質の
接する面の界面に形成される。
P−N接合26は確実に定められ、1つの型の導電性の
領域から次の隣接の反対の型の導電性の領域への急峻な
移行を示す。
急峻な移行は階段状P−N接合を生じる。
傾斜形( graded )P−N接合が領域22の選
ばれた高温での後拡散( post − diffus
ion )処理によって得られる。
巾10ミクロンのアルミ線のパターンが移動すると、1
0ミクロンの巾で領域を生じる。
われわれは、みかけ上、熔融アルミニウムがシリコンの
100面を濡らさないことを見いだした。
従って、アルミニウムの初めの溶解時、表面領域12の
シリコンは熔融アルミニウムに溶け込んで、移動が開始
されるまでに含まれるアルミニウムに富んだシリコン熔
融物に対して自然の溝なつくる。
従って約10ミクロンないし約100ミクロンの巾の線
は、シリコン酸化物または他の適当な物質、マスク、焼
結、合金または表面12の選択的エッチングの必要なし
にうまく移動することが可能となり、前に考えられてい
たようなトラフ状の沈下な形成する。
10ミクロンの薄い領域は、こうして熱勾配帯熔融法に
よってトランジスタを作ることを可能にする。
われわれは、安定な線方位〈011〉及びまたは〈01
1〉が電気的分離( isolation )の手段と
して格子構造を形成するために理想的に適しているにも
拘らず、誰もまだ2線を同時にうまく移動できないこと
を見いだした。
おのおのの線方位のための別々の工程が必要であり、特
に1線が他の交差する線より巾広いとき、しかりである
見かげ上、2熔融物の表面張力に由来する力はなお十分
なので、移動中、表面12と基体10の内部で、2線は
その交差点で互に分離する。
第7図と第8図に関しては、電気的アイソレーション格
子構造50が示されている。
これは現在可能な10ミクロンオーダーの、移動線の微
細さの故に、特にメモリアレイ用として適している。
格子構造は基体10の処理をさらに行なうことによって
得られる。
第3図ないし第6図と同じ符号で示した項目は同じであ
り、これまで記したと同じ方法で機能する。
特に第1の間隔をおいた多数のプレーナ領域22は、基
体10に実際上互に平行に配設される。
半導体装置製作のためには、領域22のおのおのは、そ
れぞれ上面と下面12と14に、および周側面28に実
際上垂直に置かれる。
領域22のおのおのは、基体10のそれぞれの面12,
14および28と同一面をなす周側面を有する。
P−N接合26が各領域22とすぐ隣接する基体10の
物質との接面によって形成される。
多数の、第2の間隔をおいたプレーナ領域30が、基体
10内に実際上互に平行に配設される。
領域30は、2つの線方位<011>とくO11〉以外
の線方位がこれまで使用されていたことを除いては、領
域22と同じ方法で形成される。
半導体装置製作上は、各領域30は、上面と底面12と
14および側面28にそれぞれ垂直に置かれるのが望ま
しい。
さらに、各領域30は多数の第1の間隔をおいたプレー
ナ領域22の1またはそれ以上と直交し、かつ交差する
ことが望ましい。
第2のプレーナ領域30のおのおのは、基体10の表面
12,14および28と同一面をなす周側面を有する。
P−N接合32は、各領域30と、基体10のすぐ隣接
する物質との接面によって形成される。
交差するプレーナ領域22と30は卵箱(egg −
crate獣の外形を限定し、それは基体10を電気的
に互に分離した第1の型の導電性の多数の第3の領域2
4に分割する。
領域22と30のおのおのは、同じ型の導電性を有し、
導電性は第2のものであり、基体10と領域24の導電
性と反対の型であることが望ましい。
多数のプレーナ領域22と30が、P−N接合26と3
0のそれぞれのセグメントの背中合せ( back −
to − back )の関係によって、領域24を
領域24のすべての残部から電気的に分離している。
この漸新な卵箱設計によって得られた電気的アイソレー
ションは、1またはそれ以上の半導体装置を、第1の型
の導電率の多数の領域24の1またはそれ以上と結びつ
けることを可能にしている。
装置は、互に隣接した領域24上に形成されたプレーナ
半導体装置34であり、および/または、互に隣接した
領域24上に形成されたメサ半導体装置36であり、か
つ互に隣接する装置に妨害を与えることなしに、各装置
28または30の電気的完全性( integrity
)をも保護する。
装置34と36はしかしながら、集積回路および類似の
ものを作るために、電気的に相互に結合される。
次に第9図に関しては、第6図の構造を作り出した工程
は、図示の構造を生じるために変更される。
熱勾配帯熔融法は、表面12からの予定された距離dに
達するまで行なわれる。
それから熱勾配は逆になり、熔融帯は基体10を貫いて
、表面12に向って最初の勾配と軸に実際上沿って運動
する。
過剰の熔融物は、前に表面14に関して記載したのと同
じ方法で除去される。
形成された領域22とP−N接合26は、第6図ないし
第8図の構造に関して記載したところと同じである。
第9図の領域22は、イオン打ち込み(ion2imp
lantation )によって形成されたものと異な
る。
イオン打ち込みは、表面12に垂直な不純物金属のガウ
ス分布である。
従って表面12に実際上平行であるP−N接合26の部
分38の附近における、領域22の部分は勾配領域(
gradedregion )である。
それは表面12からの深さが増すにつれて、不純物濃度
のレベルは減少する。
次に第10図に関しては、処理された基体10の他の実
施態様を利用した装置100が示されている。
移動される金属線の代りに、1またはそれ以上の金属の
点112が移動させられる。
工程は、マスクが1またはそれ以上の金属点112に対
するものであることを除いては、第3図ないし第6図に
関してこれまで述べたところと同じである。
移動工程は前記のごとく領域22を生じる。
基体10を完全に貫通して領域を生ずる工程の型は第6
図に示されるごとくであり、基体10を部分的に貫通す
る場合は第9図に示されるごとくである。
示されるごとく、配置は特にX線影像装置の製作に適し
ている。
領域22の外形は矩形をなす。
即ちこの場合は正方形である。
小滴は,4つの前向きの111面と1つの背面の100
面とに境されたピラミッド状をなして、〈100〉結晶
軸方向に移動する。
熱勾配と移動速度の注意深い制御が必要である。
さもないと、再結晶した半導体物質のねじれた領域が結
果として生じる。
4つの前向きの111切り子面の不均一な溶解が存在す
るように見える。
その中では常に均一な速度では溶解しないのである。
4つの前向きの111切り子面の不均一な溶解は、小滴
の正常なピラミッド形を歪ませて台形( trapez
oidal )にならせる。
1辺が0.10センチメートルより大きい金属に富んだ
半導体物質の小滴は不安定であり、移動中数個の小滴に
分裂する。
0.0010センチメートルヨF)小サイ小滴は表面障
壁( surface barrier )の問題から
基体10中に移動しない。
加えられた熱勾配における小滴の移動速度の比は、小滴
の移動が行なわれる温度の関数である。
1050℃ないし1400℃の高温においては、小滴の
移動速度は温度の増加と共に急速に増加する。
シリコン中のアルミニウム小滴に対して、1日当り10
センチメートル即ち1.2X10−4センチメートル毎
秒の速度が得られる。
小滴の移動速度はまた小滴の体積に影響される。
アルミニウムーシリコンのシステムでは、小滴の体積が
200 の割合で減少すると、小滴の移動速度は2の割
合で減少する。
以下本発明の実施の態様を列記する。
1.半導体物質がN形導電性を有するシリコンであり、
金属がアルミニウムであることを特徴とする特許請求の
範囲第4項記載の方法。
2.温度勾配が毎センナメートル50℃ないし200℃
であり、移動が700℃ないし1350℃の温度で実施
されることを特徴とする前記第1項記載の方法。
3.各金属線の巾が約100ミクロン以下であることを
特徴とする特許請求の範囲各項及び前記各項記載の方法
4,各金属線の巾が10ミクロンのオーダーであること
を特徴とする特許請求の範囲各項及び前記各項記載の方
法。
【図面の簡単な説明】
第1図はダイヤモンド立方結晶構造である。 第2図は(100)方向に安定に移動する線の形態学的
な形である。 第3図ないし第6図は、本発明の教示に従って処理され
た半導体物質の本体の側立面図である。 第7図は、本発明の教示を具体化した格子構造の上面図
である。 第8図は、切断面8−8に沿ってとられた第7図の基体
の、部分的に断面図で示した側立面図である。 第9図は第3図ないし第6図の基体の他の実施例の、部
分的に断面図で示した立面図である。 第10図は、X線影像装置の製作に好適な円形配置のア
レイの上面図である。 10・・・基体、12・・・上面、14・・・底面、1
6・・・フォトレジスト層、18・・・窓、20・・・
金属層,21・・・フォトレジスト層16の上面、22
・・・第2の導電性の領域、23・・・第2のフォトレ
ジスト層、24・・・第1の導電性の領域、26・・・
P−N接合、2B・・・側面、30・・・第2のプレー
ナ領域、32・・・P−N接合、34・・・プレーナ半
導体装置、36・・・メサ半導体装置、38・・・P−
N接合の部分、50・・・格子構造、100・・・装置
、112・・・金属の点。

Claims (1)

  1. 【特許請求の範囲】 1 下記の工程段階から構成される領域を形成するため
    の方法にして、 (a) それぞれ上面および下面を具える2つの対向
    した主表面、望ましい結晶学的構造、少くとも上面が第
    1の選択された型の導電率である100のプレーナ配向
    、選択されたレベルの抵抗率および結晶構造の(1 0
    0)軸に実質上一致し且つまた上面に実質上垂直な垂
    直軸を有する単結晶半導体材料の基体を選択する工程、 (b) 前記単結晶半導体材料の基体の上面上におい
    てワイヤ状の幾何学的形状を有し(1 1 0)及びま
    た(1 1 0)方位からなる群から選ばれた少なくと
    も1つの結晶軸と実質上一致する方向に配向された酸素
    を含まない金属の金属線幅が100ミクロン以下の少な
    くとも1つの金属ワイヤを酸化物マスク及び又は基体の
    エッチングした溝を使用することなく沈着させる工程、
    (c) 金属に富んだ半導体物質の溶融物をそこに形
    成するのに充分な所定の高温度まで基体及び沈着された
    金属を加熱する工程、 (d) 基体の垂直軸及び結晶構造の(100)軸に
    実質上平行であり、溶融帯の形成される表面がより低温
    である温度勾配を確立する工程、(e) 充分な時間
    の間半導体材料の基体を貫通して溶融帯として金属に富
    んだ半導体材料の各溶融物を移動させ、上表面から基体
    中の所定の深さに到達せしめ、そこに沈着された金属の
    固溶度、略々均一な断面領域、及び全領域を通じ略々均
    一な抵抗率レベルを有する基体の再結晶化半導体材料の
    領域を形成する工程、 を具えることを特徴とする半導体材料の固体を介して溶
    融帯を移動せしめる方法。 2 金属の各溶融物は、1つの主要な対向表面から全基
    体を貫通して他の反対側の主表面へ移動せしめられて終
    了することを特徴とする特許請求の範囲第1項記載の方
    法。 3 基体の半導体材料は,シリコン、シリコンカーバイ
    ド、ゲルマニウムおよびガリウム砒素からなる群から選
    ばれた1つであることを特徴とする特許請求の範囲第1
    項記載の方法。 4 金属は気相成長されるものであることを特徴とする
    特許請求の範囲第1項記載の方法。
JP51160933A 1975-12-31 1976-12-28 半導体物質の基体に対する細線の移動法 Expired JPS5814737B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US000000645674 1975-12-31
US05/645,674 US3998662A (en) 1975-12-31 1975-12-31 Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface

Publications (2)

Publication Number Publication Date
JPS5285464A JPS5285464A (en) 1977-07-15
JPS5814737B2 true JPS5814737B2 (ja) 1983-03-22

Family

ID=24590001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51160933A Expired JPS5814737B2 (ja) 1975-12-31 1976-12-28 半導体物質の基体に対する細線の移動法

Country Status (2)

Country Link
US (1) US3998662A (ja)
JP (1) JPS5814737B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076559A (en) * 1977-03-18 1978-02-28 General Electric Company Temperature gradient zone melting through an oxide layer
IT1094628B (it) * 1977-06-06 1985-08-02 Rca Corp Metodo di fabbricazione di dispositivi semiconduttori
FR2408914A1 (fr) * 1977-11-14 1979-06-08 Radiotechnique Compelec Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication
CH632356A5 (de) * 1977-12-15 1982-09-30 Bbc Brown Boveri & Cie Verfahren zur herstellung von metallmustern auf siliziumscheiben fuer die thermomigration.
JPS5494869A (en) * 1978-01-11 1979-07-26 Hitachi Ltd Production of semiconductor device
US4159213A (en) * 1978-09-13 1979-06-26 General Electric Company Straight, uniform thermalmigration of fine lines
US4178192A (en) * 1978-09-13 1979-12-11 General Electric Company Promotion of surface film stability during initiation of thermal migration
US4159916A (en) * 1978-09-13 1979-07-03 General Electric Company Thermal migration of fine lined cross-hatched patterns
US4171990A (en) * 1978-09-21 1979-10-23 General Electric Company Migration of uniform fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US4184897A (en) * 1978-09-21 1980-01-22 General Electric Company Droplet migration doping using carrier droplets
US4180416A (en) * 1978-09-27 1979-12-25 International Business Machines Corporation Thermal migration-porous silicon technique for forming deep dielectric isolation
US4190467A (en) * 1978-12-15 1980-02-26 Western Electric Co., Inc. Semiconductor device production
NL8006668A (nl) * 1980-12-09 1982-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
DE3276036D1 (en) * 1982-08-24 1987-05-14 Bbc Brown Boveri & Cie Process for the thermomigration of liquid phases, and apparatus for carrying out this process
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6858526B2 (en) 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6350679B1 (en) * 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US6589594B1 (en) * 2000-08-31 2003-07-08 Micron Technology, Inc. Method for filling a wafer through-via with a conductive material
FR2841892B1 (fr) * 2002-07-05 2005-05-06 Commissariat Energie Atomique Nano-objets metalliques, formes sur des surfaces de carbure de silicium, et procede de fabrication de ces nano-objets
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
JP2009500815A (ja) * 2005-06-30 2009-01-08 コミッサリア タ レネルジー アトミーク 負性微分抵抗を有する、0、1、2、及び3次元のナノ構造及びこれを作るための方法
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899362A (en) * 1973-10-30 1975-08-12 Gen Electric Thermomigration of metal-rich liquid wires through semiconductor materials

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2813048A (en) * 1954-06-24 1957-11-12 Bell Telephone Labor Inc Temperature gradient zone-melting
US3904442A (en) * 1973-10-30 1975-09-09 Gen Electric Method of making isolation grids in bodies of semiconductor material
US3936319A (en) * 1973-10-30 1976-02-03 General Electric Company Solar cell
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices
US3956023A (en) * 1973-10-30 1976-05-11 General Electric Company Process for making a deep power diode by thermal migration of dopant
US3910801A (en) * 1973-10-30 1975-10-07 Gen Electric High velocity thermal migration method of making deep diodes
US3897277A (en) * 1973-10-30 1975-07-29 Gen Electric High aspect ratio P-N junctions by the thermal gradient zone melting technique
US3902925A (en) * 1973-10-30 1975-09-02 Gen Electric Deep diode device and method
US3899361A (en) * 1973-10-30 1975-08-12 Gen Electric Stabilized droplet method of making deep diodes having uniform electrical properties
US3898106A (en) * 1973-10-30 1975-08-05 Gen Electric High velocity thermomigration method of making deep diodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899362A (en) * 1973-10-30 1975-08-12 Gen Electric Thermomigration of metal-rich liquid wires through semiconductor materials

Also Published As

Publication number Publication date
JPS5285464A (en) 1977-07-15
US3998662A (en) 1976-12-21

Similar Documents

Publication Publication Date Title
JPS5814737B2 (ja) 半導体物質の基体に対する細線の移動法
US2854366A (en) Method of making fused junction semiconductor devices
US3988764A (en) Deep diode solid state inductor coil
US3897277A (en) High aspect ratio P-N junctions by the thermal gradient zone melting technique
US3988771A (en) Spatial control of lifetime in semiconductor device
US3901736A (en) Method of making deep diode devices
JPS6122672A (ja) 半導体物体内に高アスペクト比の中空拡散領域を製造する方法及びそれによつて製造されたダイオ−ド
US4082572A (en) Process for making anisotropic resistor for electrical feed throughs
US3988762A (en) Minority carrier isolation barriers for semiconductor devices
US3898106A (en) High velocity thermomigration method of making deep diodes
US4006040A (en) Semiconductor device manufacture
US3902925A (en) Deep diode device and method
US3988766A (en) Multiple P-N junction formation with an alloy droplet
US4032955A (en) Deep diode transistor
US4159215A (en) Droplet migration doping using reactive carriers and dopants
US4040171A (en) Deep diode zeners
US3998661A (en) Uniform migration of an annular shaped molten zone through a solid body
US4081293A (en) Uniform thermomigration utilizing sample movement
US3988772A (en) Current isolation means for integrated power devices
US4030116A (en) High aspect ratio P-N junctions by the thermal gradient zone melting technique
JPS5839391B2 (ja) 太陽電池装置とその製法
US4012236A (en) Uniform thermal migration utilizing noncentro-symmetric and secondary sample rotation
US4040868A (en) Semiconductor device manufacture
US3972741A (en) Multiple p-n junction formation with an alloy droplet
US4063966A (en) Method for forming spaced electrically isolated regions in a body of semiconductor material