JPS58147332U - パワ−オンリセツト回路 - Google Patents

パワ−オンリセツト回路

Info

Publication number
JPS58147332U
JPS58147332U JP4170882U JP4170882U JPS58147332U JP S58147332 U JPS58147332 U JP S58147332U JP 4170882 U JP4170882 U JP 4170882U JP 4170882 U JP4170882 U JP 4170882U JP S58147332 U JPS58147332 U JP S58147332U
Authority
JP
Japan
Prior art keywords
circuit
power
reset circuit
discharge
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4170882U
Other languages
English (en)
Inventor
谷口 康一
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP4170882U priority Critical patent/JPS58147332U/ja
Publication of JPS58147332U publication Critical patent/JPS58147332U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は、従来の回路図、第2図は、本考案による一実
施例のパワーオンリセット回路図である。 、   5・・・・・・トランジスタ、6・・・・・・
ゲート回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 抵抗、コンデンサを直列接続し、かつ該コンデンサと並
    列に放電用の抵抗を接続した充放電回路と波形成形を有
    するゲート回路によるパワーオンリセット回路において
    、充放電回路の出力信号をトランジスタのベースに接続
    し、該トランジスタのコレクタと該ゲート回路を接続す
    ることにより、該充放電回路の充電時定数を該ゲー′ト
    回路の入力抵抗の影響を受けずに設定できるようにした
    ことを特徴とするパワーオンリセット回路。
JP4170882U 1982-03-26 1982-03-26 パワ−オンリセツト回路 Pending JPS58147332U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4170882U JPS58147332U (ja) 1982-03-26 1982-03-26 パワ−オンリセツト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4170882U JPS58147332U (ja) 1982-03-26 1982-03-26 パワ−オンリセツト回路

Publications (1)

Publication Number Publication Date
JPS58147332U true JPS58147332U (ja) 1983-10-04

Family

ID=30052884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4170882U Pending JPS58147332U (ja) 1982-03-26 1982-03-26 パワ−オンリセツト回路

Country Status (1)

Country Link
JP (1) JPS58147332U (ja)

Similar Documents

Publication Publication Date Title
JPS58147332U (ja) パワ−オンリセツト回路
JPS5844644U (ja) デツトマンタイマ
JPS5981019U (ja) コンデンサ充放電検出放電装置
JPS5844646U (ja) デツトマンタイマ
JPS58101232U (ja) マイクロコンピユ−タ
JPS60172434U (ja) 始動時誤動作防止回路
JPS60132018U (ja) 電圧可変回路
JPS60112129U (ja) リセツト信号発生回路
JPS60174939U (ja) リセツト回路
JPS58149824U (ja) パルス幅検出回路
JPS6123740U (ja) デイジタル・アナログ変換回路
JPS5936630U (ja) オフ・デイレ−回路
JPS5980916U (ja) 遅延出力回路
JPS58173927U (ja) ロ−バスフイルタ
JPS5958842U (ja) リセツト回路
JPS5945637U (ja) マイクロ・コンピユ−タ出力信号発生回路装置
JPS5911536U (ja) 間欠運転用タイマ回路
JPS60116526U (ja) デイジタル装置のリセツト回路
JPS5920733U (ja) 長時限回路
JPS60158337U (ja) フオトトランジスタ回路
JPS5933543U (ja) リセツト装置
JPS60104988U (ja) フリツカ回路
JPS6016235U (ja) マイクロコンピユ−タの電源電圧低下検出回路
JPS5946014U (ja) トランジスタ並列接続回路
JPS5847172U (ja) タイミング回路