JPS58147165A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS58147165A JPS58147165A JP57030002A JP3000282A JPS58147165A JP S58147165 A JPS58147165 A JP S58147165A JP 57030002 A JP57030002 A JP 57030002A JP 3000282 A JP3000282 A JP 3000282A JP S58147165 A JPS58147165 A JP S58147165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- transistor
- forming
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000005275 alloying Methods 0.000 abstract description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 1
- 229910017401 Au—Ge Inorganic materials 0.000 abstract 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置に関する。祥しくけ、高電子移動度
トランジスタとその最大飽和電流より大きな値の順方向
電流を有するショットキダイオ−Ｐとが、同一の基板上
に形成されている半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a semiconductor device. The present invention relates to a semiconductor device in which a high electron mobility transistor and a Schottky diode-P having a forward current larger than its maximum saturation current are formed on the same substrate.
（２） 技術の背景
高電子移動度トランジスタとは電子親和力の相異なる２
種の半導体を接合することにより形成される一つのへテ
ロ接合面の近傍に蓄積される電子群（二次元電子ガス）
の電子面ｍ度を制御電極によって制御して、この制御電
極を挾んフ設けられた一対の入・出力電極間に上記の蓄
積電子群（二次元電子ガス）をもって形成される導電路
のインピーダンスを制御する能動的半導体装置をいう。(2) Technical background High electron mobility transistors have different electron affinities2
A group of electrons (two-dimensional electron gas) accumulated near a single heterojunction surface formed by joining different semiconductors.
The impedance of a conductive path formed by the above-mentioned group of accumulated electrons (two-dimensional electron gas) between a pair of input and output electrodes sandwiching the control electrode by controlling the electronic surface m degree of the control electrode. An active semiconductor device that controls
高電子移動変トランジスタを構成しうる半導体の組み合
わせとなりつる半導体の条件は（イ）互に格子定数が同
一であるか近似していること、（ロ）電子親和力の差が
大きいこと、（ハ）パン）４ギヤツプの差が大きいこと
であり、砒化ガリ凰つム（Ｇ！ＬＡＩりとアル電二凰つ
ムガリ＾ウム砒素（ム／ＧａＡｓ）をはじめ多数存在す
る０
更に、ノーマリオン型も、ノーマリオフ型も、それ（れ
、特有の要件を充足すれば、製造可能である。The conditions for a combination of semiconductors that can constitute a high electron mobility variable transistor are (a) their lattice constants are the same or similar, (b) there is a large difference in electron affinity, and (c) There is a large difference in the 4-gaps, and there are many types of arsenide, including GaAs and GaAs. Normally-off types can also be manufactured if specific requirements are met.
Ａｍ子移動変トランジスタ１：おいては、上記の蓄積電
子群（二次元電子ガス）の電子移動度が特に低温におい
て非常に大きくなることが特徴〒ある。The Am-son transfer variable transistor 1 is characterized in that the electron mobility of the above-mentioned stored electron group (two-dimensional electron gas) becomes extremely large, especially at low temperatures.
一方、半導体装置を産業上利用する場合、集積回路の一
要素としてなされることが一般である。On the other hand, when a semiconductor device is used industrially, it is generally used as an element of an integrated circuit.
そして、集積回路の要素は、トランジスタ、ダイオ−Ｐ
１キャノ々シタ、抵抗、配線であるが、抵抗はトランジ
スタのソースまたはＰレインとゲートとを短絡させて構
成する場合が一般１あるから、現実的には抵抗を除外し
てさしつかえない。The elements of an integrated circuit are transistors, diodes, and
1. A capacitor, a resistor, and a wiring. However, since a resistor is generally constructed by shorting the source or P-rain and gate of a transistor, it is practically possible to exclude the resistor.
（８） 従来技術と問題点
ところで、高電子移動度トランジスタの導電媒体すなわ
ち二次元電子ガスを利用する各種の半導体装置をもって
集積回路を構成するための努力は種々なされているが、
未解決の問題点の一つに、トランジスタの最大飽和電流
より大きな値の順方向電流を有し、しかも、浮遊静電容
量の小さな、ダイオードがトランジスタと同一の基板上
に形成されてなる半導体装置がある。(8) Prior Art and Problems Various efforts have been made to construct integrated circuits using various semiconductor devices that utilize the conductive medium of high electron mobility transistors, that is, two-dimensional electron gas.
One of the unresolved issues is the semiconductor device in which a diode is formed on the same substrate as the transistor, which has a forward current larger than the maximum saturation current of the transistor and has a small stray capacitance. There is.
一例をあげると、１ｇ１図に示すインノ々−タ回路があ
る。上記のとおり、高電子移動変トランジスタはエンハ
ンスメントモーＰのものモテフレツシ１ンモーＰのもの
も製造可能であるから、Ｅ／Ｄ形のインノ々−夕は製造
可能であるが、両者のしきい値電圧を正確に製造するこ
とは必ずしも容易１はない。この欠点を解消し、同一種
類のトランジスタとダイオ−Ｐと配線の組み合わせのみ
をもりて構成しうるイン・々−夕の一例が第１図に示す
ところ１あり、この回路はＯｏＤ、Ｈａｒｔｇｒｉｎｇ
ｓ Ｂ、Ａ。An example is the inverter circuit shown in Figure 1g1. As mentioned above, it is possible to manufacture high electron mobility variable transistors in both enhancement mode P and mode flexibility 1 mode P, so it is possible to manufacture E/D type innovative transistors, but the threshold voltage of both It is not always easy to manufacture accurately. An example of an integrated circuit that overcomes this drawback and can be constructed using only a combination of the same type of transistor, diode P, and wiring is shown in Figure 1.
s B, A.
Ｒｏｓａｒｉθ、Ｊ、 Ｍ、 Ｒｌｃｋｅｔｔ 郷によ
って案出されたものである（工Ｋ１１ｅ ８ｏ１１４−
８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ｖｏｌ、５Ｏ−１６、
ＮＯ，５、ｏｃｔ、 １９８１ 、５７８−５８４頁）
。It was devised by Rosariθ, J, M, Rlckett (Eng. K11e 8o114-
8tate C1rcuits vol, 5O-16,
NO, 5, oct, 1981, pp. 578-584)
.
ところで、この回路を有する集積回路を二次元電子ガス
を利用する半導体装置をもりて製造するためには、高電
子移動度トランジスタと、その最大飽和電流より大きな
値の順方向電流を有し、しかも、浮遊静電容量の小さな
ショットキダイオ−Ｐとを同一基板上に形成することが
必須フある。By the way, in order to manufacture an integrated circuit having this circuit using a semiconductor device that uses two-dimensional electron gas, it is necessary to have a high electron mobility transistor, a forward current larger than its maximum saturation current, and a semiconductor device that uses two-dimensional electron gas. It is essential to form Schottky diodes P with small stray capacitance on the same substrate.
（４） 発明の目的
本発明の目的は、高電子移動度トランジスタと、その最
大飽和電流より大きな値の順方向電流を有し、しかも、
浮遊静電容量の／Ｊ％さなショットキダイオードとが、
同一の基板上に形成されている半導体装置を提供するこ
とにある。(4) Object of the invention The object of the invention is to provide a high electron mobility transistor and a forward current having a value larger than its maximum saturation current, and further,
/J% of stray capacitance is a small Schottky diode,
An object of the present invention is to provide semiconductor devices formed on the same substrate.
（５）発明の構成
本発明の構成は、（イ）中絶縁性の半導体例えば砒化ガ
リエウム（ＧａＡｓ）よりなる基板上に、電子親和力の
大きな半導体例えば砒化ガリ息つム（ＧａＡｓ）よりな
る層（チャンネル層）を形成し、このチャンネル層上に
、ｎ型の不純物例えばシリコン（Ｂ１）を含有する電子
親和力の小さな半導体例えばアルミニ具ウムガリエウム
砒素（ムｚＧａＡｓ）よりなる層（電子供給層兼ダイオ
ード第１層）を形成し、この電子供給層兼ダイオード第
１層上に、ｎ型の不純物を含有する電子親御力の大きな
半導体例えば砒化ガリ＾ウム（ＧａＡｓ）よりなる層（
補助層兼ダイオ−Ｐ第２層）を十分厚く形成してなる層
構成を有し、（ロ）この層構成の一部の領域に形成され
た高電子移動度トランジスタと、この層構成の他の領域
に上記のトランジスタに接近して形成されたシ１ットキ
ダイオードとを有し、（ハ）上記の高電子移動度トラン
ジスタは、上記の層構成を基本層構成とし、上記の補助
層兼ダイオ−Ｐ第２層の一部が除去されこの層によって
覆われていない領域における電子供給層兼ダイオ−Ｐ第
二層上に設けられたトランジスタ制御電極と、このトラ
ンジスタ制御電極を挾んで電子供給層兼ダイオード第２
層上に設けられた一対のトランジスタ人・出力電極ヲ有
シ、に）上記のショットキダイオードは、上記の層構成
を基本構成とし、上記の補助層兼グイオ−Ｆ’第２層の
他の領竣上に、上記のトランジスタの入力電極または出
力電接と接近させて設けられたシ曹ットキＷ！曽電極を
有するもの１ある。(5) Structure of the Invention The structure of the present invention is as follows: (a) A layer made of a semiconductor with high electron affinity, such as gallium arsenide (GaAs), is placed on a substrate made of a medium insulating semiconductor, such as gallium arsenide (GaAs). On this channel layer, a layer (electron supply layer and diode first A layer) is formed on this electron supply layer and first layer of the diode, and a layer (
(2) A high electron mobility transistor formed in a part of this layer structure and other parts of this layer structure. (c) The high electron mobility transistor has the above layer structure as a basic layer structure, and the above auxiliary layer and diode. A part of the P second layer is removed and a region not covered by the electron supply layer/diode is formed between the transistor control electrode provided on the P second layer and the electron supply layer/diode with this transistor control electrode in between. diode 2nd
The above Schottky diode has a pair of transistor output electrodes provided on the layer.) The above Schottky diode has the above layer structure as a basic structure, and other regions of the above auxiliary layer/guio-F' second layer. At the end, a capacitor W! is provided close to the input electrode or output electrical connection of the above-mentioned transistor. There is one that has a sub-electrode.
この構成において重要なことは、補助層兼ダイオ−ｒ第
２層の厚さが十分に厚く、この層の抵抗が、二次元電子
ガスの有する抵抗との比較においても十分低いことと、
ダイオード用シ冒ットキ接り電極の面積が十分小さく浮
遊静電容量を発生させないことである。What is important in this configuration is that the thickness of the second auxiliary layer and diode layer is sufficiently thick, and that the resistance of this layer is sufficiently low compared to the resistance of the two-dimensional electron gas.
The area of the contact electrode for the diode is sufficiently small so that stray capacitance does not occur.
（６） 発明の実施例
以下、図面を参照しつつ、本発明の一１Ｉ！緒例に係る
生導体装置の製造工程について観明し、本発明の構成と
特有の効果とを明らかにする。−例として、砒化がり凰
、ラム（Ｇ＆ム−）基板上に、砒化ガリ纂つム（ｅａム
−）よりなるチャンネル層と、ｎ！ｌｌｌ！アル建二凰
ウムガリ具つム砒素（つｌＧ１ム−）よりなる電子供給
層兼ダイオ−Ｐ第１層と％ ｎ！ｌ砒化ガリエウム（Ｇ
ａＡｓ）よりなる補助層兼ダイオ−Ｐ第２層とｔ１１電
ねて形成されてなる層構成を基本層構成とする場合につ
いて述べる。(6) Examples of the Invention Hereinafter, with reference to the drawings, examples of the present invention will be described. The manufacturing process of the live conductor device according to the first example will be examined to clarify the structure and unique effects of the present invention. - For example, a channel layer made of arsenide laminate (EAM) is formed on an arsenide laminate (G & MU) substrate, and n! llll! Electron supply layer/diode P first layer consisting of arsenic (TslG1) and % n! Gallium arsenide (G
A case will be described in which the basic layer structure is a layer structure formed by combining an auxiliary layer/diode-P second layer made of aAs) and a t11 layer.
′＠２図参照
クローム（Ｃ！ｒ）を含有して半絶縁性である砒化ガリ
工つム（ＧａＡｓ）よりなる基板１上に、砒化ガリ具つ
ム（ＧａＡｓ ）よりなるチャンネル層２と、ｎ型不純
’ｈ ”？’ アル’／ ＩＪ コｙ （８１）ヲ１．
３ Ｘ １０” ／ｃｘ”程ｆｉｌ ａ）濃度に含有し
３５０ス程度の厚さを有するアルｉ二エウムガリ工つム
砒素（ＡｒＧａＡｓ）よりなる電子供給層兼ダイオ−）
′第１層３と、ｎ型の不純物１あるシリコン（Ｓｌ）を
３．ＯＸ １０” ／ ｃｙｐｒ３程変の濃度に含有し
６５０Ｘ程度の厚さを有する砒化ガリーウム（ＧａＡｓ
）よりなる補助層兼ダイオ−Ｐ第２層４とを、重ねて形
成する。この工程はモレキエラービームエビタキシャル
成長法を使用して容易に実施しうる。この層構成の結晶
・ぞラメータは二次元電子ガス６の蓄積を可能とするよ
うに選択されるが、補助層兼ダイオ−）’＄２層４の厚
さは、シ曹ットキダイオードの最大電流がトランジスタ
の最大飽和電流より大きくなるよう十分厚く選択される
ことが必須である。'@2 Refer to Figure 2 A channel layer 2 made of galvanic arsenide (GaAs) is formed on a substrate 1 made of galvanic arsenide (GaAs) which is semi-insulating and contains chromium (C!r), N-type impurity 'h ``?'Al' / IJ Koy (81) 1.
An electron supply layer and diode made of aluminum arsenic (ArGaAs) containing a concentration of about 3 x 10"/cx" and having a thickness of about 350 s.
'First layer 3 and silicon (Sl) containing n-type impurity 3. Gallium arsenide (GaAs) containing a concentration of about OX 10"/cypr3 and having a thickness of about 650X
) is formed by overlapping the auxiliary layer/diode-P second layer 4. This step can be easily performed using the Molecule error beam epitaxial growth method. The crystal diode of this layer configuration is selected to allow the accumulation of the two-dimensional electron gas 6, but the thickness of the auxiliary layer and diode layer 4 is determined such that the maximum current of the diode is It is essential that it is chosen thick enough to be greater than the maximum saturation current of the transistor.
第３図参照
必要に応じて、中絶縁性基板ｌとチャンネル層２の一部
分とを除く部分を素子分離領域においてメサエッチして
素子分離を実行した後、トランジスタのソース・ドレイ
ン形成領域に選択的に不純物を導入の上熱処理を施し、
ソース・ドレイン合金化領域６を形成する０メサエツチ
ング工程はアルノン（Ａｒ）ガスを使用してなすイオン
ミリング法を使用するなり、弗酸（ＨＦ）系湿式法を使
用して実行しうる。又、不純物導入の工程はイオン注入
法を使用して実行しつる。Refer to Figure 3. If necessary, after performing device isolation by mesa-etching a portion of the medium insulating substrate l and a portion of the channel layer 2 in the device isolation region, selectively attach the material to the source/drain forming region of the transistor. After introducing impurities and applying heat treatment,
The 0-mesa etching process for forming the source/drain alloyed region 6 may be performed using an ion milling method using an arunone (Ar) gas or a hydrofluoric acid (HF) based wet method. Further, the step of introducing impurities is performed using an ion implantation method.
ゲート電極形成領域から、補助層兼ダイオ−１１１８２
層４を除去して開ロアを形成する。この工程は、二塩化
二弗化炭素（００／２Ｆ２）とヘリニウム（Ｈｅ ）と
の等容混合ガスを使用して実行することがマきる。From the gate electrode formation area, the auxiliary layer and diode 11182
Layer 4 is removed to form an open lower. This step can be carried out using an equal volume mixture of carbon dichloride difluoride (00/2F2) and helium (He2).
第４図参照
前工程において形成された開口γの中にゲート長１ ｆ
ｉｍゲーゲー３０声ｍ程度のゲート電極８を、また、ソ
ースまたはドレイン電極形成予定領域に接近している領
域に長さｌ ｓｒｎ ＠ ３０ Ａｍ程度のシ冒ットキ
ダイオーｒ電極９を形成する。これらの電極８．９は、
彼の工程において熱処理を必要としないときはアルミニ
ュウム（Ａｒ）をふくみ任意の材料を選択的に堆積させ
ることにより形成しうるが、後の工程において熱処理の
必要があるときは、チタン（’ｒｉ）、タングステン（
Ｗ）岬の高融点金属またはそれらのシリサイド等を選択
的に堆積させることが望ましい。Refer to Figure 4. A gate length of 1 f is formed in the opening γ formed in the previous step.
A gate electrode 8 with a length of about 30 Am is formed, and a blank diode r electrode 9 with a length of about 30 Am is formed in a region close to the region where the source or drain electrode is to be formed. These electrodes 8.9 are
When heat treatment is not required in his process, it can be formed by selectively depositing any material including aluminum (Ar), but when heat treatment is required in the later process, titanium (Ar) can be formed. ,tungsten(
W) It is desirable to selectively deposit high melting point metals or their silicides.
ソース・ドレイン電極形成領域に金ゲルマニエウム・金
（Ａｕ−Ｇ・／Ａｕ）の二重層よりなるソース・Ｐレイ
ン電極１０．１１を選択的に形成するＯ上記の構造を有
する生導体装置においては、トランジスタの飽和電流は
二次元電子ガス５によって規定されるが、シロットキダ
イオーＰの最大電流は、二次元電子ガス５ばかりでなく
、電子供給層兼ダイオード第１層３と補助層兼ダイオー
ド第２層４も導電媒体として寄与するの１、上記の実施
例において、トランジスタの飽和電流が５ｆｌｌＡ程度
１あるに比し、シ璽ットキダイオーｒの最大電流は５０
ｍＡ程度となり、十分に大きい。また、トランジスタも
ダイオ−Ｐも幅はおよそ３０ｊ１ｍで同一であり、一方
、ダイオ−ｒ電極長はＩ Ａｍ程１ｊｆｆｉ十分小さい
ので、浮遊静電容量は十分小さく、許容しうる範囲であ
る。In the raw conductor device having the above structure, a source/P drain electrode 10.11 made of a double layer of gold germanium/gold (Au-G/Au) is selectively formed in the source/drain electrode forming region. The saturation current of the transistor is determined by the two-dimensional electron gas 5, but the maximum current of the Sirotchi diode P is determined not only by the two-dimensional electron gas 5 but also by the first electron supply layer/diode layer 3 and the second auxiliary layer/diode layer 3. The layer 4 also contributes as a conductive medium.1 In the above embodiment, the saturation current of the transistor is about 5 fl A, whereas the maximum current of the transistor is about 50 A.
It is approximately mA, which is sufficiently large. Further, the width of both the transistor and the diode P is approximately 30 m, which is the same, and the diode r electrode length is 1 m, which is sufficiently small as I Am, so that the stray capacitance is sufficiently small and within an allowable range.
以上説明せるとおり、ダイオ−Ｐの最大電流を大きくす
るためには、補助層兼ダイオ−Ｐ第２層の厚さを大きく
することが有効であるが、トランジスタのソース・ドー
レイン領域を合金化しうる厚さは最大１，５００Ａ程度
であるから、上記の補助層兼ダイオ−Ｐ第２層の厚さは
、１，５００Ｘから電子供給層兼ダイオ−Ｐ第１層の厚
さを差し引いた値が隅間となる。又、浮遊容量を減少す
るにはシ曹ットキ接触電極の面積を小さくすることが有
効であるが、この面積は補助層兼ダイオード第２層中の
導電路の断面積の１０倍程度以上が望ましい。As explained above, in order to increase the maximum current of the diode-P, it is effective to increase the thickness of the second layer of the diode-P that also serves as an auxiliary layer, but it is also possible to alloy the source and drain regions of the transistor. Since the maximum thickness is about 1,500A, the thickness of the second auxiliary layer and diode-P layer is the value obtained by subtracting the thickness of the first electron supply layer and diode-P layer from 1,500X. It will be a corner. Furthermore, in order to reduce stray capacitance, it is effective to reduce the area of the contact electrode, but this area is preferably about 10 times or more the cross-sectional area of the conductive path in the second layer of the auxiliary layer and diode. .
（７） 発明の効果
以上説明せるとおり、高！子移動度トランジスタと、そ
の最大飽和電流より大きな値の順方向電流を有し、しか
も、浮遊静電容量の小さなシ曹ットキダイオードとが、
同一の基板上に形成されている半導体装置を提供するこ
とができる。そして、この半導体装置は上記のとおり、
二次元電子ガスを導電媒体とする各種の半導体装置例え
ばイン・々−一等に利用することができる。(7) As explained above, the effect of the invention is high! A child mobility transistor and a silica diode having a forward current larger than its maximum saturation current and having a small stray capacitance,
Semiconductor devices formed over the same substrate can be provided. As described above, this semiconductor device is
It can be used in various semiconductor devices using two-dimensional electron gas as a conductive medium, such as in-machine devices.
第１図は本発明に係る半導体装置をもって構成しつる回
路の一例〒あるインバータ回路ｆある。
第２．３．４図は本発−明の一実施例に係る半導体装置
の主要製造工程完了後の基板断面図１ある。
ｌ・・・中絶縁性基板、２・・・チャンネル層、３・・
・電子供給層兼ダイオ−Ｐ第１層、４・・・補助層兼ダ
イオード第２層、５・・・二次元電子ガス、６・・・合
金化領域、７・・・制御電極形成領域開口、８・・・制
御電極１．９・・・シ冒ットキダイオード電極、１０．
１１・・・入・出力電極。
′１：：・FIG. 1 shows an example of a circuit constructed using a semiconductor device according to the present invention. An inverter circuit f is shown in FIG. FIG. 2.3.4 is a sectional view 1 of a substrate after completion of the main manufacturing steps of a semiconductor device according to an embodiment of the present invention. l... Medium insulating substrate, 2... Channel layer, 3...
・Electron supply layer/diode P first layer, 4... Auxiliary layer/diode second layer, 5... Two-dimensional electron gas, 6... Alloying region, 7... Control electrode forming region opening , 8...Control electrode 1.9...Shitsuki diode electrode, 10.
11... Input/output electrode. '1::・
Claims (1)
大きな半導体よりなる層（チャンネル層）と、該チャン
ネル層上に形成されｎ型の不純物を含有する電子親和力
の小さな半導体よりなる層（電子供給層兼ダイオ−Ｐ第
１層）と、核電子供給層兼ダイオーＰ第１膚上に形成さ
れｎ型の不純物を含有する電子親和力の大きな半導体よ
１）なる層（補助層蓋ダイオード第２層）とよ１１なる
層構成を有し、（ロ）前記補助層兼ダイオード第２層が
一部除去されている領域において前記電子供給層上に設
けられたトランジスタ制御［欅と、該トランジスタ制御
電極を挾ん）前記補助層兼ダイオード第２層上に設けら
れた一対のトランジスタ人・出力電極とを有し、前記層
構成を基本層構成とする高電子移動度トランジスタを有
し、（ハ）前記補助層兼ダイオード第２層の他の佃塚上
に設けられたシ冒ノトキ接触型電極を有し前記層構成を
基本層構成とするショットキダイオーＰを有する、半導
体５ｕｉｔ。(a) A layer (channel layer) made of a semiconductor with high electron affinity formed on an insulating semiconductor substrate, and a layer (channel layer) made of a semiconductor with low electron affinity and containing n-type impurities formed on the channel layer. An electron supply layer/diode P first layer) and a semiconductor layer with a high electron affinity containing n-type impurities formed on the nuclear electron supply layer/diode P first layer (auxiliary layer lid diode P layer 1) 2 layers) has a layer structure of 11, and (b) a transistor control provided on the electron supply layer in a region where the second auxiliary layer and diode layer is partially removed. a pair of transistor output electrodes provided on the second layer of the auxiliary layer/diode (with the control electrode sandwiched between the control electrodes), and a high electron mobility transistor having the layer structure as a basic layer structure; c) A semiconductor 5 unit having a Schottky diode P having the above-mentioned layer structure as a basic layer structure and having a base contact type electrode provided on another Tsukudazuka of the second auxiliary layer/diode layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030002A JPS58147165A (en) | 1982-02-26 | 1982-02-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030002A JPS58147165A (en) | 1982-02-26 | 1982-02-26 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147165A true JPS58147165A (en) | 1983-09-01 |
| JPS6357946B2 JPS6357946B2 (en) | 1988-11-14 |
Family
ID=12291693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030002A Granted JPS58147165A (en) | 1982-02-26 | 1982-02-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147165A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258530A2 (en) * | 1986-09-01 | 1988-03-09 | Licentia Patent-Verwaltungs-GmbH | Photoreceiver |
| JP2007520884A (en) * | 2004-01-23 | 2007-07-26 | インターナショナル・レクチファイヤー・コーポレーション | Group III nitride current control device and manufacturing method |
| US7799456B2 (en) | 2005-05-16 | 2010-09-21 | Samsung Sdi Co., Ltd. | Rechargeable battery with electrolyte injection opening sealing member |
| CN106910770A (en) * | 2017-03-03 | 2017-06-30 | 上海新傲科技股份有限公司 | Gallium nitride base phase inverter chip and forming method thereof |
-
1982
- 1982-02-26 JP JP57030002A patent/JPS58147165A/en active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258530A2 (en) * | 1986-09-01 | 1988-03-09 | Licentia Patent-Verwaltungs-GmbH | Photoreceiver |
| EP0258530A3 (en) * | 1986-09-01 | 1990-04-25 | Licentia Patent-Verwaltungs-GmbH | Photoreceiver |
| JP2007520884A (en) * | 2004-01-23 | 2007-07-26 | インターナショナル・レクチファイヤー・コーポレーション | Group III nitride current control device and manufacturing method |
| US7799456B2 (en) | 2005-05-16 | 2010-09-21 | Samsung Sdi Co., Ltd. | Rechargeable battery with electrolyte injection opening sealing member |
| CN106910770A (en) * | 2017-03-03 | 2017-06-30 | 上海新傲科技股份有限公司 | Gallium nitride base phase inverter chip and forming method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6357946B2 (en) | 1988-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020089161A (en) | ENHANCEMENT AND DEPLETION-MODE PHEMT DEVICE HAVING TWO InGaP ETCH-STOP LAYERS AND METHOD OF FORMING SAME | |
| JPH03775B2 (en) | ||
| JPS6230360A (en) | Superhigh frequency integrated circuit device | |
| US20210057454A1 (en) | Metal Oxide Thin Film Semiconductor Device Monolithically Integrated With Dissimilar Device on the Same Wafer | |
| JPS58147165A (en) | Semiconductor device | |
| JPS6356710B2 (en) | ||
| JP2868083B2 (en) | Method for manufacturing semiconductor device | |
| JPH07326737A (en) | Impedance line, filter element, delay element and semiconductor device | |
| JPS5954271A (en) | Semiconductor integrated circuit device | |
| JP2000208753A (en) | Semiconductor device and its manufacture | |
| JP2002064183A (en) | Semiconductor device and manufacturing method thereof | |
| JPS58147130A (en) | Manufacture of semiconductor device | |
| JPH028458B2 (en) | ||
| GB2168847A (en) | Semiconductor devices | |
| JPS63280463A (en) | Semiconductor device | |
| CN117476749A (en) | Pseudo-matched high electron mobility transistor and forming method thereof | |
| JP2682032B2 (en) | Method for manufacturing semiconductor device | |
| JPS6354229B2 (en) | ||
| JPH07273296A (en) | Semiconductor device | |
| JPH07201887A (en) | Field effect transistor | |
| JPH01125985A (en) | Semiconductor device | |
| JPS63211771A (en) | Field-effect transistor | |
| JPH0439942A (en) | Semiconductor device and manufacture thereof | |
| JPS6239544B2 (en) | ||
| JPH01170050A (en) | Field-effect transistor |