JPS58144932A - Data transmission and reception controller having decentralized processing function - Google Patents

Data transmission and reception controller having decentralized processing function

Info

Publication number
JPS58144932A
JPS58144932A JP57027423A JP2742382A JPS58144932A JP S58144932 A JPS58144932 A JP S58144932A JP 57027423 A JP57027423 A JP 57027423A JP 2742382 A JP2742382 A JP 2742382A JP S58144932 A JPS58144932 A JP S58144932A
Authority
JP
Japan
Prior art keywords
data transmission
execution
group
data
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57027423A
Other languages
Japanese (ja)
Inventor
Masaru Oki
優 大木
Toshio Taguchi
田口 敏夫
Katsuto Miyazaki
宮崎 勝人
Nobuo Kobayashi
信夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57027423A priority Critical patent/JPS58144932A/en
Publication of JPS58144932A publication Critical patent/JPS58144932A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Abstract

PURPOSE:To decrease the time consumed by a CPU and the response time to the process for interruption required for a data transmission/reception controller, in an electronic computer, by performing a part of the control process by said controller. CONSTITUTION:A data transmitting/receiving controller 100 is provided with an IEEE-IB interface 120 and a control circuit 110 which performs the control of the interface 120 and the transfer of data to an electronic computer and stores the instruction groups for control of devices 400 and 500 connected to an IEEE- IB L8 with its control of execution. A channel interface circuit 300 conncets the device 100 to an electronic computer 200; while a signal group L1 connects the computer 200 to the interface circuit 300. The circuits 300 and 110 and an interface circuit 120 are connected each other with signal line groups L2-L5.

Description

【発明の詳細な説明】 本発明は装置や電子計算機とのデータ転送命令および制
御手順命令の集まりである実行制御命令群を実行す名制
御装置に係り、特に電子計算機システムに好適なデータ
送−受信制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control device that executes a group of execution control commands, which is a collection of data transfer commands and control procedure commands between devices and electronic computers, and particularly relates to a data transmission system suitable for electronic computer systems. This invention relates to a reception control device.

近年、ディジタル型電子計算機の応用分野の拡大に伴い
、実験装置やプロセス装置の制御に電子計算機が多く使
用されてきて、いる。この使用の拡大に伴い、電子計算
機と実験装置およびプロセス装置との間のデータ転送方
法が多数提案されている。その中の1つとして、IEE
E  Std  488−1978で規格化されている
I−EEE−IB(IEEE−Interface  
BuS)がある。IEEEStd 488−1978規
格の詳細な説明は下記の刊行動を参照されたい。
In recent years, with the expansion of the field of application of digital computers, electronic computers have been increasingly used to control experimental equipment and process equipment. With this expanding use, many methods of data transfer between electronic computers and laboratory and process equipment have been proposed. As one of them, IEE
I-EEE-IB (IEEE-Interface) standardized in E Std 488-1978.
BuS). For a detailed explanation of the IEEE Std 488-1978 standard, please refer to the publication below.

”IEEE  5tandard  Digital 
 Interfacefor  l)rogramma
ble  Instrumentation”; Am
erican  National  5tandar
ds■n5titute 、  1979−7一般に、
電子計算機によってIEEE−In使用して実験装置な
どt制御する場合、電子計算機に接続され、IEEE−
IBインタフェース全実現しているデータ送受信制御K
l装置は、IEEE−IB全全体制御するコントローラ
になっている。コントローラは、実験装置のIEEE−
IBインタフェースへの指令、例えば、アドレス指定や
インタフェース制御命令などを送出する機能を持つもの
である。コントローラである電子計算機が実験装置を制
御する典型的な手JIIIH1第1図のフローチャート
に示すように、■装置に装置、への指令を含んでいるデ
ータを送出する(1)、■装置の実行状況を示すステー
タスを読み込む(2)、■読み込んだステータスが実行
完了であるか調べ、実行完了を示すステー゛タスでなけ
れば、2へ戻る(3)、■装置から置への指令を実行す
るまでに時間がかがるため、第1図の2と3のループを
何回か繰り返す。このループが6回実行されたならば、
0.1MIPS(Mil目on  In5tructi
on  Per  5econd )の能力を持つ小形
電子計算機では、約200m5のCPU(Centra
l  Processor  Unit)時間が消費さ
れる。なお、第1図の2の人出カt−実行するためには
、機械命令が一般的に約3000ステツプ実行される。
”IEEE 5 standard Digital
Interface for l)logramma
ble Instrumentation”; Am
erican national 5tandar
ds ■ n5 titute, 1979-7 Generally,
When a computer uses IEEE-In to control experimental equipment, etc., it is connected to the computer and uses IEEE-In.
Data transmission/reception control K that fully realizes IB interface
1 device is a controller that controls the entire IEEE-IB. The controller is an IEEE-
It has a function of sending commands to the IB interface, such as address designation and interface control commands. As shown in the flowchart in Figure 1 of JIIIH1, a typical method in which an electronic computer, which is a controller, controls experimental equipment is as follows: ■ Sending data containing instructions to the equipment (1); ■ Executing the equipment. Read the status indicating the situation (2), ■ Check whether the read status is execution complete, and if the status does not indicate execution completion, return to 2 (3), ■ Execute the command from the device to the location. Since it takes time to complete the process, repeat steps 2 and 3 in Figure 1 several times. If this loop is executed 6 times,
0.1 MIPS (Mil on In5tructi
A small computer with a capacity of about 200 m5 CPU (Central
l Processor Unit) time is consumed. It should be noted that in order to execute the turnout number 2 in FIG. 1, a machine instruction typically executes about 3000 steps.

一般には小形電子計算機には複数の応用プログラムが同
時に実行されており、第1図の2と3のループを6回実
行することは、他の応用プログラムの処理を約200m
5遅らせることになる。
Generally, multiple application programs are executed simultaneously on a small computer, and executing the loops 2 and 3 in Figure 1 six times will reduce the processing time of other application programs by approximately 200 m.
It will be delayed by 5.

電子計算機が実験装置亡制御するもう一つの典型的な手
1@は、第2図のフローチャートに示すように、■装置
に装置への指令を含んでいるデータを送出する(5)−
■先の指令の実行が完了したことを示す割り込みが発生
するまで待つ(6)、■装置の実行状況を示すステータ
スを読み込む(7)、■装置から結果を読み込む(8)
、手順である。この手11@でに先の手順と異なり、装
置から指令の実行状況を示すステータスを1回しか読み
込′1ない。そのため、前の例のように第1図の2と3
のループを繰り返すことにないが、電子計11機は一般
に複数プログラムで共用されているため、電子計算機の
CPU利用率が高いと第2図の6で割込挙が発生しても
、7と8の処理の実行が侍たでれることかめる。例えば
、先の小形電子計算機のCPU利用率が60%であると
、6で割込みが発生して7の処理111−実行するまで
平均約300m5待たされる。
Another typical method 1 for an electronic computer to control experimental equipment is to send data containing instructions to the equipment to the equipment (5), as shown in the flowchart in Figure 2.
■Wait until an interrupt occurs to indicate that the execution of the previous command has been completed (6), ■Read the status indicating the execution status of the device (7), ■Read the result from the device (8)
, is the procedure. In this step 11@, unlike the previous procedure, the status indicating the execution status of the command is read from the device only once. Therefore, as in the previous example, 2 and 3 in Figure 1
Although this loop is not repeated, the 11 electronic computers are generally shared by multiple programs, so if the CPU usage rate of the electronic computer is high, even if an interrupt occurs at 6 in Figure 2, it will not occur at 7. I can see that the execution of the process in step 8 will be completed. For example, if the CPU utilization rate of the above-mentioned small computer is 60%, an average of about 300 m5 is required until an interrupt occurs at step 6 and execution of process 111 at step 7 occurs.

この値tS出するために、待ち行列理論のM/M/エモ
デル(クラインロック:待ち行列システム理論3.2章
;共立出版社)tl−使用した。この待ち時間は、一部
の装置では長すぎることがある。
In order to obtain this value tS, the M/M/E model of queuing theory (Kleinlock: Queuing System Theory Chapter 3.2; Kyoritsu Shuppansha) tl- was used. This waiting time may be too long for some devices.

本発明の目的に、従来、電子計it機で行なっていた装
&1−制御する処理の一部をデータ送受信制御装置で行
なわせることにより、電子計算機のCPU消費時間の削
減および装置からの割り込みへの処理に対する応答時間
JtdIj、少するデータ送受信制御装置を提供するこ
とにある。
The purpose of the present invention is to reduce the CPU consumption time of an electronic computer and reduce interrupts from the device by having the data transmission/reception control device perform part of the processing that was conventionally performed by the electronic IT device. An object of the present invention is to provide a data transmission/reception control device that reduces the response time JtdIj for processing.

本発明は、データ伝送全行なうインタフェース回路とそ
の回路の制御や電子計算機とのデータ伝送の制御を行な
う制御回路よりなるデータ送受信制御装置において、制
御回路の機能を向上させることにより電子計算機で行な
っていた処理の一部を行なうことである。すなわち、制
御回路で第1図や第2図のフローチャートの処理を行な
うことである。そのようなフローチャートに従って実行
する命令群を前もって、制御回路に格納しておき、実際
に実行する際には、1つ以上格納されている命令群の中
から必要な命令群t−x択する識別子と実行に必要なデ
ータのみを電子計算機との間で転送する。多くの電子計
算機において、1回の入出力命令でコマンド自チェイン
を行なうことにより1つ以上のコマンドを連続して実行
できるため(HITACMシリーズ処理装置マニュアル
(8080−2−00104章;日立製作所)、1回の
入出力命令の実行でその命令群を実行することが可能で
ある。それにより、CPU消費時間を減少ができる。ま
た、第2図のような割り込み処理もデータ送受信制御装
置で行なうことにより、電子計算機のCPU利用率にか
かわらず、一定の時間の遅延で割り込み処理が可能とな
る。
The present invention is a data transmission/reception control device that includes an interface circuit that performs all data transmission, and a control circuit that controls that circuit and data transmission to and from the computer, by improving the functions of the control circuit. It is to carry out part of the processing that has been carried out. That is, the control circuit performs the processing shown in the flowcharts of FIGS. 1 and 2. A group of instructions to be executed according to such a flowchart is stored in the control circuit in advance, and when actually executed, an identifier is used to select a necessary instruction group t-x from one or more stored instruction groups. Only the data necessary for execution is transferred between the computer and the computer. In many electronic computers, one or more commands can be executed consecutively by performing a command self-chain with a single input/output command (HITACM series processing equipment manual (Chapter 8080-2-00104; Hitachi, Ltd.). It is possible to execute a group of instructions by executing an input/output instruction once.Thereby, the CPU consumption time can be reduced.In addition, interrupt processing as shown in Figure 2 can also be performed by the data transmission/reception control device. As a result, interrupt processing can be performed with a fixed time delay regardless of the CPU utilization rate of the computer.

制御(ロ)路は高度な機能の命令′t−夷行するため、
マイクロ・コンピュータで実現することが望ましい。
Since the control path carries out instructions for advanced functions,
It is desirable to implement this using a microcomputer.

以下、本発明の一実施例を第3図により説明する。図中
、100は本発明の中心であるデータ送受信制御装置で
あり、データ送受信制御装置100U、IEEE−IB
インタフェースを実現しているIEEE−IBインタフ
ェース回路120とIEEE−IBイ/タフエース回路
の制御、電子計算機とのデータ転送の制御、およびIE
EE−IB  L8に接続している装置400や装置5
00を制御する命令群(以降、実行制御命令群と云う。
An embodiment of the present invention will be described below with reference to FIG. In the figure, 100 is a data transmission and reception control device which is the center of the present invention, including a data transmission and reception control device 100U, IEEE-IB
Control of the IEEE-IB interface circuit 120 and the IEEE-IB interface circuit that realize the interface, control of data transfer with the computer, and IE
Device 400 and device 5 connected to EE-IB L8
A group of instructions that control 00 (hereinafter referred to as an execution control instruction group).

)の格納とその実行鯖御金行なう制御回路110よりな
る。チャネル・インタフェース回路300はデータ送受
信制御装置100と電子計算機200とのWk続を行な
うものであり、HITACL−330用I CP (I
nterface  Controlprocesso
r )の≠ヤネル・インタフェース部に相当するもので
ある。信号線群L1は電子計算機200とチャネル・イ
ンタフェース回路300を接続している信号線群であり
、データ信号線、アドレス信号線、制御信号線からなる
。信号線群L2Uテータ信号線、信号線群L3はアドレ
ス信号線、信号線L4は書き込み信号、信号線L5は読
み込み信号、および信号#L6とL7U割り込み信号で
ある。チャネル・インタフェース回路300、制御回路
110sおよびIEEE−IBインタフェース回路12
0は、信号線群L2゜L3.L4およびL5で接続され
ている。
) and its execution. The channel interface circuit 300 performs a Wk connection between the data transmission/reception control device 100 and the computer 200, and is an ICP (ICP) for HITACL-330.
interface Control process
This corresponds to the ≠ Yarnel interface part of .r). The signal line group L1 is a signal line group connecting the electronic computer 200 and the channel interface circuit 300, and includes a data signal line, an address signal line, and a control signal line. The signal line group L2U is a data signal line, the signal line group L3 is an address signal line, the signal line L4 is a write signal, the signal line L5 is a read signal, and signals #L6 and L7U interrupt signals. Channel interface circuit 300, control circuit 110s and IEEE-IB interface circuit 12
0 is the signal line group L2°L3. Connected by L4 and L5.

次に、データ送受信制御回路100の構成を第4図を用
いて説明する。信号+1)L2.L3.L4゜L5およ
びL6は第3図のものと同一である。
Next, the configuration of the data transmission/reception control circuit 100 will be explained using FIG. 4. Signal +1) L2. L3. L4, L5 and L6 are the same as in FIG.

111はマイクロ・コンピュータであシ、通常、市販さ
れているものである。113はROM(l(、ead 
 0oly  Memory )、114はRAM(l
andom  Access  Memory )であ
る。122と123tuInte1社のIEEE−IB
インターフェース用LS I (Large  5ca
le  Integratior+)であり、124と
123はJnte1社のIEEE−IB用トランシーバ
M 8 I (Medium ScaleIntegr
ation )である。これらの詳細な説明および信号
群L13.L14.L15.L16゜LSIおよびL8
2の説明については、下記刊行物全参照されたい。
111 is a microcomputer, which is usually commercially available. 113 is ROM(l(, ead
0oly Memory), 114 is RAM (l
andom Access Memory). 122 and 123tuInte1's IEEE-IB
LS I for interface (Large 5ca
124 and 123 are Jnte1's IEEE-IB transceivers M 8 I (Medium Scale Integr
ation). Detailed description of these and signal group L13. L14. L15. L16゜LSI and L8
For the explanation of 2, please refer to all the publications listed below.

(1)8291  GPIB  TALKER/LIS
TENERData 5heet ; Inte1社 (り 8292  GPIB  C0NTR0LBR]
)ata 5heet H■nte1社(3)  82
93  GPIB  1’RANSCEIVER; I
nte1社 121はデータ信号線群L2とデータの授受を行なう1
22と123内のレジスタを選択する信号線LllとL
12t−作るアドレス−デコーダである。112H30
0と122からの割り込みt受ff1L、ff(クロ・
コンピュータ111に割り込み信号L61で割シ込みを
知らせる。
(1) 8291 GPIB TALKER/LIS
TENERData 5sheet; Intel1 (8292 GPIB C0NTR0LBR)
)ata 5heet H■nte1 company (3) 82
93 GPIB 1'RANSCEIVER; I
The nte1 company 121 is the one that sends and receives data to and from the data signal line group L2.
Signal lines Lll and L that select registers in 22 and 123
12t-create address-decoder. 112H30
Receives interrupts from 0 and 122 ff1L, ff (black)
The computer 111 is notified of the interrupt using an interrupt signal L61.

電子計算機200のデータ転送にチャネル・インタフェ
ース回路300全通してRAM114と行なわれる。I
EEE−IBとのデータ転送は、RAMI 14と12
2の間でマイクロ・コンピュータI’llを介して行な
われる。IEEE−IBインタフェースのコントローラ
機能は123によって実現される。
Data transfer between the electronic computer 200 and the RAM 114 is performed through the entire channel interface circuit 300. I
For data transfer with EEE-IB, RAMI 14 and 12
2 through the microcomputer I'll. The controller function of the IEEE-IB interface is realized by 123.

電子計算機200からデータ伝送制御装置100への指
令は、コマンド−コードきして与えられる。
Commands from the electronic computer 200 to the data transmission control device 100 are given as command codes.

このコマンド・コード一覧を第5図に示す。装置400
や500の制御を行なう実行制御命令群上RAMI 1
4に格納するには、コマンド轡コードX”OB”で、次
のコマンド・コードx”os”によって送信される実行
制御命令群の識別子を送信し、コマンド・コードX“0
5#で実行制御命令群を送信する。実行制御命令群を実
行するには、コマンド・コードX@OF”で識別子を送
信し、その識別子を持つ実行制御命令群に起動をかける
This command code list is shown in FIG. device 400
RAMI 1
4, send the identifier of the execution control command group sent by the next command code x"os" with the command code X"OB", and then send the command code
The execution control command group is transmitted in 5#. To execute a group of execution control instructions, an identifier is transmitted with the command code "X@OF" and the group of execution control instructions having that identifier is activated.

コマンド・コードX@O1”とX“02#は実行制御命
令の実行中に必要なデータの送信と受信を行なう。
Command codes X@O1" and X"02# transmit and receive necessary data during execution of the execution control command.

第6図にRAM114内に制御テーブルやバッファの構
造管示す。制御テーブル10は識別子フィールド20、
長さフィールド30とポイント・フィールド40からな
るレコード11が集まったものである。識別子フィール
ド20、長さフィールド30およびポイント・フィール
ド40は、それぞれ、実行制御命令群の識別子名、長さ
、実行制御命令群格納ブール50の中の実行制御命令群
格納領域51の位置を示している。実行制御命令群格納
プール50は1つ以上の実行命令制御群格納領域を確保
する領域である。識別子格納バッファ60は一次的に識
別子を格納する領域である。
FIG. 6 shows the structure of control tables and buffers in the RAM 114. The control table 10 has an identifier field 20,
This is a collection of records 11 consisting of a length field 30 and a point field 40. The identifier field 20, length field 30, and point field 40 respectively indicate the identifier name and length of the execution control instruction group, and the position of the execution control instruction group storage area 51 in the execution control instruction group storage Boolean 50. There is. The execution control instruction group storage pool 50 is an area for securing one or more execution instruction control group storage areas. The identifier storage buffer 60 is an area that temporarily stores identifiers.

また、実行制御命令群格納バッファ70は一次的に実行
制御命令群を格納するバッファである。
Further, the execution control instruction group storage buffer 70 is a buffer that temporarily stores the execution control instruction group.

第7図のフローチャートに従い、マイクロ・コンピユ・
−夕111で処理されるコマンド・コードの処理につい
て説明する。コマンド・コードの処!+7)起@t’;
J% 11子tE算m 200 ヨC信号#L6t−通
シテ、マイクロ・コンピユー、りへのコマンド受信割り
込みによって行なわれる。コマンド受信割り込み後、コ
マンド受信を行い(700)、コマンド・コードに従っ
て、対応する処理ルーチンに分岐する(701)。コマ
ンド・コードX′″OB”を受信したならば、制御テー
ブル10に空きレコードがあるか調らべ(710)、あ
るならば、識別子を識別子格納バッファ60に格納する
(712)。また、空きレコードがなければ、エラー・
コードをセットする(711)。コマンド・コードX′
″05”を受信したならば、第8図のフローチャートに
示すように、転送された実行制御命令群全−次的に実行
制御命令群格納バックァ70に格納し、その長さを求、
める(721)二実行制御命令群格納プール50の中か
ら、転送された実行制御命令群を格納できる空きエリア
を捜す(722)。もし、空きエリアがなければ、エラ
ー−コードをセットしく726)、空きエリアがあれば
、実行制御命令群格納プール50内の空きエリアに実行
制御命令群格納バッファ70に格納されている実行制御
命令群を格納しく724)、制御テーブル10の空きレ
コードに識別子、格納した実行制御命令群の長さと格納
位置を示すポイントを格納する(725)。受信したコ
マンド・コードがX″″OF”であるならば、識別子を
入力しく730)、転送された識別子が制御テーブル1
0に登録されているか調べる(731)。もし、登録き
れていないならば、エラー・コードをセラ)L(733
)、登録嘔れているならば、転送嘔れた識別子を持つ実
行制御命令群を起動する(734)。コマンド−コード
がX@″01#ならば、実行中の実行制御命令群で電子
計算機がらのデータ入力命令が実行されているか調べ(
740)、実行されていなければ、データ入力命令が実
行されるまで待つ(741)。実行されていれば、電子
計算機からデータ入力命令に指定されている所定の格納
エリアにデータを入力する(742)。
According to the flowchart in Figure 7, the microcomputer
- Processing of the command code processed in step 111 will be explained. Where is the command code? +7) Ki@t';
J% 11 children tE calculation m 200 YoC signal #L6t - Communication is performed by a command reception interrupt to the microcomputer. After the command reception interrupt, the command is received (700), and the process branches to the corresponding processing routine according to the command code (701). When the command code X'''OB'' is received, it is checked whether there is an empty record in the control table 10 (710), and if there is, the identifier is stored in the identifier storage buffer 60 (712). Also, if there are no free records, an error will occur.
Set the code (711). Command code X'
When "05" is received, as shown in the flowchart of FIG. 8, the transferred execution control instruction group is stored in the execution control instruction group storage buffer 70, and its length is calculated.
(721) Search for an empty area in the execution control instruction group storage pool 50 that can store the transferred execution control instruction group (722). If there is no free area, set an error code 726), and if there is a free area, set the execution control instruction stored in the execution control instruction group storage buffer 70 in the free area in the execution control instruction group storage pool 50. 724), and stores an identifier, a point indicating the length and storage position of the stored execution control instruction group in an empty record of the control table 10 (725). If the received command code is X""OF", enter the identifier (730) and the transferred identifier
It is checked whether it is registered as 0 (731). If the registration has not been completed, please send the error code (733).
), if the registration is invalid, then the execution control command group having the identifier that has been transferred is activated (734). If the command code is X@″01#, check whether a computer-like data input command is being executed in the execution control command group being executed (
740), and if not executed, waits until the data input command is executed (741). If executed, data is input from the electronic computer to a predetermined storage area specified in the data input command (742).

コマンド−コードがX′02”であるならば、実行中の
実行制御命令群で電子計算機べのデータ出力命令が実行
されているか調べ(750)、央行きれていなければ、
データ出力命令が実行されるまで待つ(751)。実行
されていれば、電子計算機にデータ出力命令に指定され
ている所定の格納エリアのデータを出力する(752)
If the command code is "X'02", check whether the data output command for the electronic computer is being executed in the group of execution control commands being executed (750), and if the command is not sent to the center,
Wait until the data output command is executed (751). If executed, the data in the predetermined storage area specified in the data output instruction is output to the computer (752).
.

次に、実行制御命令群について説明する。第9図は電子
計算機で行なう第1図のフローチャートの処理をデータ
送受信制御装置で実行する場合の、実行制御命令群のフ
ローチャートである。実行制御命令群はこのフローチャ
ートのような処理をマイクロOコンピュータで実行でき
るように記述されている命令群であり、これは、マイク
ロ・コンピュータが直ちに実行できる機械語コードであ
っても、コンパイルの必要があったり、インタブリ) 
(Interpret )する必要がある高級言語のよ
うなものであってもかまわない。実行制御命令群で示さ
れている処理全実行するまでに、マイクロ・コンピュー
タが実行できる形になっていればよい。
Next, the execution control command group will be explained. FIG. 9 is a flowchart of a group of execution control instructions when the data transmission/reception control device executes the processing of the flowchart of FIG. 1, which is performed by an electronic computer. The execution control instruction group is a group of instructions that are written so that a microcomputer can execute the process shown in this flowchart. (or intaburi)
It may be something like a high-level language that requires (Interpret). It is only necessary that the microcomputer be in a form that can be executed by the time all the processes indicated by the execution control command group are executed.

第9図のフローチャートに従って、データ送受信制御装
置100に接続している装置400を制御する手順を示
す。電子計算機よシ装置400へ送出するデータを受信
しく800’)、装置400にデータを送出すること全
示し指令eIEEE−IB  L7に送出する(801
)。この指令はIEEE−IBインタフェースで決めら
れているものであり、具体的には、装[400のリスナ
・アトL/ス(I、1stner  Address 
)である。続いて、電子計算機より送られてきたデータ
をIEEE−IB  L7に送出する(802)。装置
400が先に送られたデータの実行を完了したかどうか
調べるために、装置400からステータスを読み込み(
803)、読み込んだステータスの内容が装置400の
動作完了を意味しているか調べる(804)。完了して
いなければ、再度、装置400のステータスを読み込み
、完了しているならば、装置400がデータ?送出する
ことを示す指令t−IEEE−IB  Lr7に送出す
る(805)。
The procedure for controlling the device 400 connected to the data transmission/reception control device 100 will be described according to the flowchart in FIG. The electronic computer receives data to be sent to the device 400 (800'), and sends a complete command eIEEE-IB L7 to send data to the device 400 (801).
). This command is determined by the IEEE-IB interface, and specifically, the device [400 listener address (I, 1stner Address)]
). Subsequently, the data sent from the computer is sent to the IEEE-IBL L7 (802). In order to check whether the device 400 has completed the execution of the data sent earlier, the status is read from the device 400 (
803), it is checked whether the contents of the read status mean that the operation of the device 400 has been completed (804). If it is not completed, read the status of the device 400 again, and if it is completed, the device 400 is the data? A command t-IEEE-IB Lr7 indicating sending is sent (805).

この指令もIEEE−IB−“インタフェースで決めら
れているものであり、具体的には、装置400のトーカ
・アドレス(’I”alker  Address )
である。次に、装置400より送出はれるデータをIE
EE−IB  L7より入力する(806)。
This command is also determined by the IEEE-IB-"interface, and specifically, the talker address ('I"alker Address) of the device 400.
It is. Next, the data sent from the device 400 is
Input from EE-IB L7 (806).

入力したデータを電子計算機200に送出する(807
)。
Send the input data to the computer 200 (807
).

第10図と第11図は第2図のフローチャートの処理を
データ送受信制御装置で実行する場合の実行制御命令群
のフローチャートである。第10図と第11図のフロー
チャートと第9図のフローチャートの違いは、装置40
0からのサービス全要求していることを示す割込み信号
を装置i[400の動作完了を調べるきっかけとして使
用していることである。第10図の810,811,8
12と814は、それぞれ、第9図の800,801゜
802と807の処理と同じである。また、第11図の
820,821,822と823は、第9図の803,
804,805と806同じである。第10図の813
は、第9図の824で装置400よりデータを受信した
ことの報告(824)全党は付ける1で処理を待つ処理
である。
10 and 11 are flowcharts of a group of execution control commands when the processing of the flowchart of FIG. 2 is executed by the data transmission/reception control device. The difference between the flowcharts in FIGS. 10 and 11 and the flowchart in FIG.
The interrupt signal indicating that all services are requested from device i[400] is used as a trigger to check whether the operation of device i[400 is completed. 810, 811, 8 in Figure 10
Steps 12 and 814 are the same as steps 800, 801, 802 and 807 in FIG. 9, respectively. Also, 820, 821, 822 and 823 in FIG. 11 are replaced by 803 in FIG.
804, 805 and 806 are the same. 813 in Figure 10
This is a process in which all parties wait for processing with a 1 attached to the report (824) that data has been received from the device 400 at 824 in FIG.

第9,10図のフローチャートの処理を行なう実行制御
命令##はそれぞれ識別子を持ち、コマンド・コードX
″OF”で起動される。ただし、第11図の割り込み処
理を行なう実行制御命令群は特別な識別子會待ち、割り
込へか発生したならば、起wJされる。実行制御命令群
は電子計算機200より、実行する前に転送されるtめ
、必要に応じて自由に変更、追加かでさる。tfc、実
行制御命令群の内容は、マイクロ・コンピュータで実行
できる範囲のものであれば、自由に記述できる。
Each execution control instruction ## that performs the processing in the flowcharts in FIGS. 9 and 10 has an identifier, and a command code
It is activated with "OF". However, the execution control command group for performing the interrupt processing shown in FIG. 11 waits for a special identifier, and is activated when an interrupt occurs. Since the execution control command group is transferred from the electronic computer 200 before execution, it can be freely changed or added as necessary. The contents of the tfc and execution control command group can be freely described as long as they are within the range that can be executed by a microcomputer.

第9図のフローチャートの処理を行なう実行制御命令群
を起動するには、その識別子音コマンド・コードX″’
OF”によってデータ送受信制御装置に電子計算機から
転送する。その実行制御命令群を実行する際に必要なデ
ータ転送命令である800會実行するために必要な、コ
マンドeコードX101”の実行や807’に実行する
ために必要なコマンド・コードX102”の実行は、コ
マンド・チェインしておくことにより、電子計算機から
は1回の入出力命令で行なうことができる。
To start the execution control command group that performs the processing in the flowchart of FIG.
OF" is used to transfer the data from the computer to the data transmission/reception control device. Execution of the command e-code By chaining commands, the command code X102'' required for execution can be executed by a single input/output command from the computer.

また、第10.11図のフローチャートで示すように、
割り込み処理もデータ送受信制御装置で処理できるため
、電子計算機で割り込み処理をする必要がない。ただし
、通常のように、電子計算機で割り込み処理を行なうこ
とも可能である。そのためには実行制御命令群の中に電
子計算機に割り込みを発生する処理を入れることにより
可能である。
Also, as shown in the flowchart in Figure 10.11,
Since interrupt processing can also be handled by the data transmission/reception control device, there is no need for interrupt processing by the electronic computer. However, it is also possible to perform interrupt processing on a computer as usual. This can be done by including a process for generating an interrupt in the computer in the execution control instruction group.

装置と電子計算機とのデータ転送は、DMA(Dire
ct  Memory  Access )転送によっ
ても代わることが可能である。この場合は、転送するデ
ータt−FtAMに一次的に格納しないため、より高速
なデータ転送が可能である。
Data transfer between the device and the computer is done using DMA (Direct Transfer).
ctMemoryAccess) transfer is also possible. In this case, the data to be transferred is not temporarily stored in the t-FtAM, so faster data transfer is possible.

本発明によれば、電子計算機で行なっていたデータ送受
信制御装置に接続している装置の制御の一部を実行制御
命令群として儂数個をデータ送受信制御装置に登録し、
実行制御命令群を識別する識別子によって選択的に実行
することが可能となるので、装置の制御を行なっていた
電子計算機のCPU時間が不必要となり、電子計算機の
負担を□減少する効果がある。また、装置からの割り込
み処理をデータ送受信制御装置で行なうことができるの
で、電子計算機の利用率にかかわらず、一定の時間で割
り込み処理を実行することができ、装置からの割り込み
に対する応答時間を一定にする効果がある。
According to the present invention, a part of the control of the device connected to the data transmission/reception control device, which was performed by an electronic computer, is registered in the data transmission/reception control device as a group of execution control commands.
Since the execution control command group can be selectively executed using an identifier that identifies the group, the CPU time of the electronic computer that controls the device becomes unnecessary, and the load on the electronic computer is reduced. In addition, since the data transmission/reception control device can process interrupts from devices, it is possible to execute interrupts in a fixed amount of time regardless of the usage rate of the computer, and the response time to interrupts from devices is constant. It has the effect of

【図面の簡単な説明】[Brief explanation of the drawing]

第1図4−!IEEE−IBイ/タフエースのコントロ
ーラが装置全制御する際の処理手J@を示した図、第2
図は割り込みを使用した場合の処理手順を示した図、第
3図は本発明を含むデータ送受信制御装置、電子計算機
、チャネル・インタフェース回路、IEEE−IBおよ
びIEEE−IBに接続している装置を示した図、第4
図は第3図のデータ送受信制御装置の構成図、第5図は
コマンド・コード一覧を示した図、第6図はRAM上の
テーブルやバッファを示した図、第7図はコマンド受信
時の処理のフローチャー)?示しt図、第81に第7図
のコマンド・コードX“05”の処理のフローチャート
を示した因、第9図は第1図の処理をデータ送受信制御
装置で実行する実行制御命令群のフローチャートを示し
た図、第10゜11図に第2図の処理管データ送受信制
御装置で実行する実行制御命令群の70−チャートヲ示
し% −1図 fJ  2  図 ′!!J  3  因 烹  4  区 tta      IZ5 第  5  図 つマ珪゛  コード 一覧 葛  2  図 0 fJ7  図 第  3  図 T  q 図 +IJtθ図 葛  II   fid 事 ( 手続補正書(方式) 重性の表示 昭和57 年特許願第 27423  号’ft 明ノ
名 称 分散処理機能な有するデータ送受信制御装置 抽i1Eをする者 ・    ・II・(−一沢:Jl:   II   
立  製  作  所・・ づ   :、11(勝  
茂 代   理   人 図面尊5VI lJ   ν
Figure 1 4-! Diagram showing the processing steps when the IEEE-IB I/Tough Ace controller controls the entire device, Part 2
The figure shows the processing procedure when interrupts are used. Figure 3 shows the data transmission/reception control device, electronic computer, channel interface circuit, IEEE-IB and devices connected to IEEE-IB, including the present invention. Figure shown, 4th
The figure shows the configuration of the data transmission/reception control device in Figure 3, Figure 5 shows a list of command codes, Figure 6 shows the tables and buffers on the RAM, and Figure 7 shows when receiving commands. Processing flowchart)? Figure 81 shows a flowchart of the processing of command code Figures 10 and 11 show a 70-chart of a group of execution control commands executed by the processing tube data transmission/reception control device of Figure 2. ! J 3 Inpu 4 Ward tta IZ5 5th Figure 3 Code List 2 Figure 0 fJ7 Figure 3 Figure T q Figure + IJtθ Figure II fid Matters (Procedural amendment (method) Indication of gravity 1982 patent Application No. 27423'ft Akira's Name Person who operates data transmission/reception control device with distributed processing function i1E・・II・(-Ichizawa:Jl:II
Standing Seisakusho... Zu:, 11 (Katsu)
Osamu Shigeyo Jinzuzuson 5VI lJ ν

Claims (1)

【特許請求の範囲】 1、電子計算機からの指令に従って、データ発生源また
はデータ肖費源と電子計算機とのデータ伝送を制御する
データ送受信制御装置において、(1)データ送受信制
御装置に接続している装置とのデータ転送命令、電子計
算機とのデータ転送命令、および制御手順命令の集まり
である実行制御命令群を1つ以上保持し、その実行制御
命令群に従って電子計算機とデータ送受信制御装置に接
続している装置との間のデータ転送を制御する手段と、 (2)実行制御命令群上実行する際に必要な情報を実行
中に電子計算機との間で送受信することが可能な手段と
、 (3)  保持筋れている1つ以上の実行制御命令群の
中より特定の実行制御命令群を選択する手段と、 (4)データ送受信制御装置に接続している装置がらの
サービス要求である割り込み信号を検出した際に、実行
中である実行制御命令群の実行を中断して、実行制御命
令群の1つである割込み処理を実行する手段を具備した
ことを特徴とするデータ送受信制御装置。
[Scope of Claims] 1. A data transmission and reception control device that controls data transmission between a data source or a data expense source and a computer according to instructions from the computer, which includes: (1) connected to the data transmission and reception control device; It holds one or more execution control instruction groups that are a collection of data transfer instructions with the device, data transfer instructions with the electronic computer, and control procedure instructions, and connects the electronic computer and the data transmission/reception control device according to the execution control instruction group. (2) means capable of transmitting and receiving information necessary for executing the execution control command group to and from the computer during execution; (3) means for selecting a specific execution control command group from among one or more held execution control command groups; and (4) a service request from a device connected to the data transmission/reception control device. A data transmission/reception control device characterized by comprising means for interrupting execution of a group of execution control instructions being executed and executing interrupt processing that is one of the group of execution control instructions when an interrupt signal is detected. .
JP57027423A 1982-02-24 1982-02-24 Data transmission and reception controller having decentralized processing function Pending JPS58144932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57027423A JPS58144932A (en) 1982-02-24 1982-02-24 Data transmission and reception controller having decentralized processing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57027423A JPS58144932A (en) 1982-02-24 1982-02-24 Data transmission and reception controller having decentralized processing function

Publications (1)

Publication Number Publication Date
JPS58144932A true JPS58144932A (en) 1983-08-29

Family

ID=12220687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57027423A Pending JPS58144932A (en) 1982-02-24 1982-02-24 Data transmission and reception controller having decentralized processing function

Country Status (1)

Country Link
JP (1) JPS58144932A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772001A (en) * 1991-12-28 1995-03-17 Ishida Co Ltd Combination weighing or counting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772001A (en) * 1991-12-28 1995-03-17 Ishida Co Ltd Combination weighing or counting apparatus

Similar Documents

Publication Publication Date Title
US3789365A (en) Processor interrupt system
US5434976A (en) Communications controller utilizing an external buffer memory with plural channels between a host and network interface operating independently for transferring packets between protocol layers
CN108595353B (en) PCIe bus-based data transmission control method and device
EP0272834B1 (en) Inter-processor communication protocol
US4615001A (en) Queuing arrangement for initiating execution of multistage transactions
CA2041741C (en) Terminal server architecture
US5410709A (en) Mechanism for rerouting and dispatching interrupts in a hybrid system environment
US4218739A (en) Data processing interrupt apparatus having selective suppression control
WO2016189294A1 (en) Single-chip multi-processor communication
CN112947857B (en) Data moving method, device, equipment and computer readable storage medium
US20040003144A1 (en) Method and/or apparatus to sort request commands for SCSI multi-command packets
US5944788A (en) Message transfer system and control method for multiple sending and receiving modules in a network supporting hardware and software emulated modules
CN109992539B (en) Double-host cooperative working device
US5999969A (en) Interrupt handling system for message transfers in network having mixed hardware and software emulated modules
US5983266A (en) Control method for message communication in network supporting software emulated modules and hardware implemented modules
JPS58144932A (en) Data transmission and reception controller having decentralized processing function
US7007122B2 (en) Method for pre-emptive arbitration
CN111722916B (en) Method for processing MSI-X interrupt through mapping table
US5802377A (en) Method and apparatus for implementing multiple interrupt controllers in a multi-processor computer system
CN116601616A (en) Data processing device, method and related equipment
JP2643931B2 (en) Information processing device
JPS62172840A (en) Transferring system for data
JPS59146347A (en) Communication system between processes
US6904481B1 (en) Bus sequence operation with automatic linking from current I/O information to subsequent I/O information
JPH0693685B2 (en) Frame selective reception method