JPS58141538A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS58141538A JPS58141538A JP2540282A JP2540282A JPS58141538A JP S58141538 A JPS58141538 A JP S58141538A JP 2540282 A JP2540282 A JP 2540282A JP 2540282 A JP2540282 A JP 2540282A JP S58141538 A JPS58141538 A JP S58141538A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon oxide
- oxide film
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は集積回路装置に閉じ、特に−１４轡回路装業内
に組込まれた素子間全常気的ｒ分Ｈする素子分離領域の
構造に（７）する。 一般に、半導体果イ宥回路装置においては、多くの系子
が一つの半導体基板内［ｆ＋ｌｉ込まれている。 これらの素子が独立に：哉能ケ果すためには電気的ＩＣ
絶縁されている事が必要である。この電気的絶線をはか
る目的で素子間は電気的に絶縁体とみられる物列で分離
され、る必要がある。 従来、この目的の為に、例えばシリコン半導体基板ケ用
いた集積回路装置においてはシリコン基板を酸化して得
られるシリコン酸化膜が用込らね。 ている。このシリコン酸化膜を任意のパターンに形成す
る方法としてＬ ＯＣＯＳ法と呼ばれる方法が広く用（
八られている。この方法においてに１シリコン酸化膜を
形成する部分のみにシ１）コン表面を露出させ、他の部
分はシＩ）コン金化膜で覆い、選択的にシリコン表面全
酸化するというものである。 しかしながら、ＬＯＣＯ８法ＩＦおいてはシリコン望什
膜で濤われでいない）１（分で成降１．たシリコン酸化
１局は、シリコン窒化膜で嘩われている部分捷で横方向
に成長してゆな１例えばシリコン酸化膜で覆われてｂ々
い部分のシ１）コン酸化膜の厚さが１０μｍイＩ′ｆｖ
ｃなれば横方向に１５〜２，０μＩｎ 伸バて、シリ
コン酸化膜の下（ｆｉｌｌ Ｖｒ入り込む。果槓回′ｆ
ｆｒ装置においては今後一層集債密度の向上が目的とさ
力、ているが、この様々シリコン酸化１厘の横拡がりと
いう問題は素子分離領域が目的とした幅よりも拡がって
しまう事にな９、それだけ素子を組込む頒１哉が狭くな
シ集槽關向上全阻害すると旨う欠点があった。 本発明はＦ紀欠点を除き、占有面積を小さく１゜た素子
外４構造を有し、渠檀密母を向上さ一１！゛ることので
きる集積回路装置全提供するものである。 本発明のＩド槓回路装Ｗにｖ５半２都体基機の素子分離
領域に設けられた凹形溝と、該凹形溝表面ｔＣ設けられ
た第１のシリコン基板１；ばと、該シリコン酸化膜全種
って形Ｆｉｙされたシリコン窒化Ｉｌσと、該シリコン
窒化膜上に形成されたポリシリコン￥ｒｌ化
に組込まれた素子間全常気的ｒ分Ｈする素子分離領域の
構造に（７）する。 一般に、半導体果イ宥回路装置においては、多くの系子
が一つの半導体基板内［ｆ＋ｌｉ込まれている。 これらの素子が独立に：哉能ケ果すためには電気的ＩＣ
絶縁されている事が必要である。この電気的絶線をはか
る目的で素子間は電気的に絶縁体とみられる物列で分離
され、る必要がある。 従来、この目的の為に、例えばシリコン半導体基板ケ用
いた集積回路装置においてはシリコン基板を酸化して得
られるシリコン酸化膜が用込らね。 ている。このシリコン酸化膜を任意のパターンに形成す
る方法としてＬ ＯＣＯＳ法と呼ばれる方法が広く用（
八られている。この方法においてに１シリコン酸化膜を
形成する部分のみにシ１）コン表面を露出させ、他の部
分はシＩ）コン金化膜で覆い、選択的にシリコン表面全
酸化するというものである。 しかしながら、ＬＯＣＯ８法ＩＦおいてはシリコン望什
膜で濤われでいない）１（分で成降１．たシリコン酸化
１局は、シリコン窒化膜で嘩われている部分捷で横方向
に成長してゆな１例えばシリコン酸化膜で覆われてｂ々
い部分のシ１）コン酸化膜の厚さが１０μｍイＩ′ｆｖ
ｃなれば横方向に１５〜２，０μＩｎ 伸バて、シリ
コン酸化膜の下（ｆｉｌｌ Ｖｒ入り込む。果槓回′ｆ
ｆｒ装置においては今後一層集債密度の向上が目的とさ
力、ているが、この様々シリコン酸化１厘の横拡がりと
いう問題は素子分離領域が目的とした幅よりも拡がって
しまう事にな９、それだけ素子を組込む頒１哉が狭くな
シ集槽關向上全阻害すると旨う欠点があった。 本発明はＦ紀欠点を除き、占有面積を小さく１゜た素子
外４構造を有し、渠檀密母を向上さ一１！゛ることので
きる集積回路装置全提供するものである。 本発明のＩド槓回路装Ｗにｖ５半２都体基機の素子分離
領域に設けられた凹形溝と、該凹形溝表面ｔＣ設けられ
た第１のシリコン基板１；ばと、該シリコン酸化膜全種
って形Ｆｉｙされたシリコン窒化Ｉｌσと、該シリコン
窒化膜上に形成されたポリシリコン￥ｒｌ化
【７てイ尋
られる第２のシリコン酸イｔａｌｌばと、ｈ亥第２のシ
リコン酸化膜の−Ｆに形成されたシリカフィルムを熱処
理して得らり、る第３のシリコン酸化膜とから成る索子
分離領域を含んで構成される。 次に、本発明の実樒例について１）７１面を用１八てＨ
Ｉ？明する。 第１図ｆａ）〜［ｅｌけ本発明の第１の実施例の製造方
法？説明するためのＩｊＪｌ造工程順の断面図である。 まず、第１１ヌＩ （ａｌ ＶＣ示すようｌ／ｆ７、Ｐ
型シリコン基板］１の素子分離領域全形成すべき場所が
露出するように、基板表面１ｃＪ択的１７ｍホトレジス
ト膜１２ケ設ける。このホトレジスト膜１２′（ｉ７マ
スクニシて、す了〃ティブイオンエツチング法（１）よ
うに、サイドエツチングのなりエツチング法ケ用いて、
基板１１をエツチング１．て凹形の溝１３を設ける。 史に、ホトレジスト膜１２′（ｉ７マスクにしてホウ巣
卑のアクセプタ型不純物をイオン注入１７てＰ型領域１
４全溝１３の底面に形成する。 次に、 ’１！： １ ［！４ｆｂＬＦｙ＋’；ｆＪ：
’） Ｉ／？Ｔ、 ホトＶシス） １１５１１２′ｆ
ｒ−除去し、シリコン基板１１を全面的ＫＡＷ化１２．
て１０００〜２００ＯＡ の１１位厚のシリコン酸化
膜１５を設ける。このシリコンｒ冒化膜１５の上に数千
λのＩ！Ｘ サｔでシリコン窒化Ｊｌｌ！１６’（ｒ設
け、その上にポＩＪシ１１コン膜］７を井６成する。 次に％第１１’１ｆｃｌに示すにうに、ボリシＩＪコン
１１ワ１７０ヒにシリカフィルム１８を塗布法によって
形成する。 次に、第１１’ＸＩ（ｄｌｌ示すように、１ （ｌ Ｏ
Ｏ〜１１０ ｏ（］ノｒｌ！２ 化Ｗ 囲気中で熱処理
してシリカフィルムＩ８を第３のシリコン酸化膜２ｏに
変えると共に・ポＩＪシ１１：＋ｙ膜１７も第２のシＩ
Ｊコンｉ’ｕ２４１３１９ Ｋ変える。 最後に、第１図（ｅｌＫ示すように１素子分離領域以外
の第１．第２．筆３のシ１１コン酸化膜１５゜１９．２
０．シリコン窒化膜１６全ボトレジスＩ・を用−て遣択
的にエツチング除去して、素子分離領域を完成する。 以上薄明した製造方法を用いると、凹形溝１３の゛）形
成はリアティフ゛イオンエツチングのようにサイドエッ
チの少々いエツチング法を用いていること、溝１３を酸
化して得られ、る第１のシ１１コン酸化膜１５は１００
０〜２０００人程＋ｙｙノ薄さＥｌ、ているので溝１３
の壁面から横方向への素子外Ｙ（Ｃ領域の拡力くりは１
０００Ａ位１．か々いこと、更にまた第１のシリコン酸
化膜１５上をシ１）コン窒化膜１６５− で瞳っているため、シリカフィルム１８を塗布後にシリ
コン酸化膜２０に変える為の酸化時にも溝１３の＜ｃｍ
面は全く酸化されない事、等の為に素子分離領域のｄ＠
は溝１３の幅と殆んど＋＝＋じ程度にできるという大き
な利点紮有する。 史Ｖｒ−＋た、ホＩノシリコンに＃１７が酸化されてシ
リコン酸化膜１９に変化する時の体積の膨張は、シリカ
フィルム１８が熱処理時に受ける体積収縮と補いあって
打ち消され、素子分離領域がシリコン基板】ＩＶＣ及ぼ
す歪は極〈小さくする事が可能となり、シリコン基板１
１内に形成される素子のＰ−Ｎ接合が素子分離領域に接
した場合でもＰ−Ｎ接合の逆方向リーク電流がイ命〈小
さいものにできてＣ好な素子特性を得ることができると
いう大きな利点も併せもつものである。 第２南げ本発明の第２の実施例の断面図である。 この第２の実施例Ｑゴ、庄１図（ｄｌで説明した工程９
Ｋ＋１了クチイブイオンエッチによって基板の全面を
少しエツチングする事でシ１ＪコンＭ板ｌｌの表面で素
子分離領域以Ｍ、［残っている第１のシ１１６ − コン酸化膜１５、シリコン酸化膜１６、第２の酸化膜】
９、第３のシ１）コン酸化膜２０肴−除去１−る。 この第２の実施例においても各絶縁膜Ｃｒエツムングさ
れるが（呆さ方向にみると厚いから充分素子分離のため
に必すいがだけ残っており、素子をカ１１込むｐ長域の
表面からマスクかしでＮ易にシリコン酸化膜１５，１９
．２０及びシ１）コン窒ｆヒｌｌ＋ＬＩ６が！穿かれる
という利点を有する。塘た、同様に第１図（ｄｌで詣明
したＴ程後Ｗ１１ずシリコン１（１，Ｑ化■φ２０゜＋
９１％酸系のエツチング液でエツチング【２、次にシ１
１コン窒化膜］６ケリン酸を含むコ―ッゴ′ンダ液でエ
ツチング１〜、最後にまたシ１）コン酸化膜１５を弗酸
系のエツチング液で除去する方法でもマスクなしで素子
分離領域を決める事ができ集積ＩＷの向上に大きく役兜
つ手に斤る。 以上詳細に霞、明したように、本発明ＩＣよれば占有面
積の小さい素子分離領域を有し、 ＝ｗｅａ密度を向上
させく集檀回路装蔚が得られるのでその効果は大きい。 ４ 図面の）ζ・１単々ｉｔｓ’、明 第１図（ａｔ〜（ｅｌは本発明の第１の笑〕血例の製造
方法を説明するためのＪｌ！８！造工程１１１１の断面
図、第２図は本発明び）鳩２の実施例の断面図である。 １１・・・・・Ｐ３Ｑシリコン基板、１２・川・・ホト
レジスト膜、１３・・・・・・峙、１４・・・・・Ｐ型
領域、１５・・・・・・ボ１のシリコン１玄化腔、１６
・・・・・・シリコン窒化膜、１７ ・・・ポリシリコ
ン１分、１８・・・・・・シリカフィルム、１９・・・
・＠２のシリコン酸化１１Ｌ２０・・・・・側３のシリ
コン酸化膜。 １６５
られる第２のシリコン酸イｔａｌｌばと、ｈ亥第２のシ
リコン酸化膜の−Ｆに形成されたシリカフィルムを熱処
理して得らり、る第３のシリコン酸化膜とから成る索子
分離領域を含んで構成される。 次に、本発明の実樒例について１）７１面を用１八てＨ
Ｉ？明する。 第１図ｆａ）〜［ｅｌけ本発明の第１の実施例の製造方
法？説明するためのＩｊＪｌ造工程順の断面図である。 まず、第１１ヌＩ （ａｌ ＶＣ示すようｌ／ｆ７、Ｐ
型シリコン基板］１の素子分離領域全形成すべき場所が
露出するように、基板表面１ｃＪ択的１７ｍホトレジス
ト膜１２ケ設ける。このホトレジスト膜１２′（ｉ７マ
スクニシて、す了〃ティブイオンエツチング法（１）よ
うに、サイドエツチングのなりエツチング法ケ用いて、
基板１１をエツチング１．て凹形の溝１３を設ける。 史に、ホトレジスト膜１２′（ｉ７マスクにしてホウ巣
卑のアクセプタ型不純物をイオン注入１７てＰ型領域１
４全溝１３の底面に形成する。 次に、 ’１！： １ ［！４ｆｂＬＦｙ＋’；ｆＪ：
’） Ｉ／？Ｔ、 ホトＶシス） １１５１１２′ｆ
ｒ−除去し、シリコン基板１１を全面的ＫＡＷ化１２．
て１０００〜２００ＯＡ の１１位厚のシリコン酸化
膜１５を設ける。このシリコンｒ冒化膜１５の上に数千
λのＩ！Ｘ サｔでシリコン窒化Ｊｌｌ！１６’（ｒ設
け、その上にポＩＪシ１１コン膜］７を井６成する。 次に％第１１’１ｆｃｌに示すにうに、ボリシＩＪコン
１１ワ１７０ヒにシリカフィルム１８を塗布法によって
形成する。 次に、第１１’ＸＩ（ｄｌｌ示すように、１ （ｌ Ｏ
Ｏ〜１１０ ｏ（］ノｒｌ！２ 化Ｗ 囲気中で熱処理
してシリカフィルムＩ８を第３のシリコン酸化膜２ｏに
変えると共に・ポＩＪシ１１：＋ｙ膜１７も第２のシＩ
Ｊコンｉ’ｕ２４１３１９ Ｋ変える。 最後に、第１図（ｅｌＫ示すように１素子分離領域以外
の第１．第２．筆３のシ１１コン酸化膜１５゜１９．２
０．シリコン窒化膜１６全ボトレジスＩ・を用−て遣択
的にエツチング除去して、素子分離領域を完成する。 以上薄明した製造方法を用いると、凹形溝１３の゛）形
成はリアティフ゛イオンエツチングのようにサイドエッ
チの少々いエツチング法を用いていること、溝１３を酸
化して得られ、る第１のシ１１コン酸化膜１５は１００
０〜２０００人程＋ｙｙノ薄さＥｌ、ているので溝１３
の壁面から横方向への素子外Ｙ（Ｃ領域の拡力くりは１
０００Ａ位１．か々いこと、更にまた第１のシリコン酸
化膜１５上をシ１）コン窒化膜１６５− で瞳っているため、シリカフィルム１８を塗布後にシリ
コン酸化膜２０に変える為の酸化時にも溝１３の＜ｃｍ
面は全く酸化されない事、等の為に素子分離領域のｄ＠
は溝１３の幅と殆んど＋＝＋じ程度にできるという大き
な利点紮有する。 史Ｖｒ−＋た、ホＩノシリコンに＃１７が酸化されてシ
リコン酸化膜１９に変化する時の体積の膨張は、シリカ
フィルム１８が熱処理時に受ける体積収縮と補いあって
打ち消され、素子分離領域がシリコン基板】ＩＶＣ及ぼ
す歪は極〈小さくする事が可能となり、シリコン基板１
１内に形成される素子のＰ−Ｎ接合が素子分離領域に接
した場合でもＰ−Ｎ接合の逆方向リーク電流がイ命〈小
さいものにできてＣ好な素子特性を得ることができると
いう大きな利点も併せもつものである。 第２南げ本発明の第２の実施例の断面図である。 この第２の実施例Ｑゴ、庄１図（ｄｌで説明した工程９
Ｋ＋１了クチイブイオンエッチによって基板の全面を
少しエツチングする事でシ１ＪコンＭ板ｌｌの表面で素
子分離領域以Ｍ、［残っている第１のシ１１６ − コン酸化膜１５、シリコン酸化膜１６、第２の酸化膜】
９、第３のシ１）コン酸化膜２０肴−除去１−る。 この第２の実施例においても各絶縁膜Ｃｒエツムングさ
れるが（呆さ方向にみると厚いから充分素子分離のため
に必すいがだけ残っており、素子をカ１１込むｐ長域の
表面からマスクかしでＮ易にシリコン酸化膜１５，１９
．２０及びシ１）コン窒ｆヒｌｌ＋ＬＩ６が！穿かれる
という利点を有する。塘た、同様に第１図（ｄｌで詣明
したＴ程後Ｗ１１ずシリコン１（１，Ｑ化■φ２０゜＋
９１％酸系のエツチング液でエツチング【２、次にシ１
１コン窒化膜］６ケリン酸を含むコ―ッゴ′ンダ液でエ
ツチング１〜、最後にまたシ１）コン酸化膜１５を弗酸
系のエツチング液で除去する方法でもマスクなしで素子
分離領域を決める事ができ集積ＩＷの向上に大きく役兜
つ手に斤る。 以上詳細に霞、明したように、本発明ＩＣよれば占有面
積の小さい素子分離領域を有し、 ＝ｗｅａ密度を向上
させく集檀回路装蔚が得られるのでその効果は大きい。 ４ 図面の）ζ・１単々ｉｔｓ’、明 第１図（ａｔ〜（ｅｌは本発明の第１の笑〕血例の製造
方法を説明するためのＪｌ！８！造工程１１１１の断面
図、第２図は本発明び）鳩２の実施例の断面図である。 １１・・・・・Ｐ３Ｑシリコン基板、１２・川・・ホト
レジスト膜、１３・・・・・・峙、１４・・・・・Ｐ型
領域、１５・・・・・・ボ１のシリコン１玄化腔、１６
・・・・・・シリコン窒化膜、１７ ・・・ポリシリコ
ン１分、１８・・・・・・シリカフィルム、１９・・・
・＠２のシリコン酸化１１Ｌ２０・・・・・側３のシリ
コン酸化膜。 １６５
Claims (1)
- 半導体基板の素子分離領域に設けらａｆｃ、凹形溝と、
該凹形溝表面に設けられた第１のシリコン酸化膜と、該
シ１）コン嘔化膜を覆って形成されたシリコン酸化膜と
、該シリコン窒化膜上に形成されたポリシリコンを酸化
して得られる第２のシリコン酸化膜と、該第２のシリコ
ン酸化膜の上に形成されたシ１）カフィルムを熱処理１
−で得られる第３のシリコン酸化膜とからｒＪＫる素子
分離領５ｊ：Ｉｊ ？有することを４ｆ徽とする集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2540282A JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2540282A JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58141538A true JPS58141538A (ja) | 1983-08-22 |
| JPS6236390B2 JPS6236390B2 (ja) | 1987-08-06 |
Family
ID=12164906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2540282A Granted JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58141538A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007290073A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Works Ltd | 絶縁分離構造の形成方法 |
-
1982
- 1982-02-18 JP JP2540282A patent/JPS58141538A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236390B2 (ja) | 1987-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
| US6346435B1 (en) | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof | |
| GB2128400A (en) | Isolation and wiring of a semiconductor integrated circuit device and method of manufacturing the same | |
| JP2001148479A (ja) | 部分的なｓｏｉ構造を有する半導体素子及びその製造方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| CN1087751A (zh) | 在集成电路中形成隔离的方法和结构 | |
| US4981813A (en) | Pad oxide protect sealed interface isolation process | |
| US6037239A (en) | Method for making a contact structure for a polysilicon filled trench isolation | |
| EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
| JPH09181164A (ja) | 半導体装置及びその素子分離領域の形成方法 | |
| US5256895A (en) | Pad oxide protect sealed interface isolation | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| CN1312756C (zh) | 光半导体集成电路装置的制造方法 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| EP0075875A2 (en) | Method of making integrated circuits comprising dielectric isolation regions | |
| JPH0864674A (ja) | 半導体素子の絶縁方法 | |
| JPS58141538A (ja) | 集積回路装置 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| EP0278159A2 (en) | Method of manufacturing a semiconductor device comprising an isolation structure | |
| JPH02117150A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| KR0176154B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 |