JPS58134774A - Abnormality-detecting system for head system in printer - Google Patents

Abnormality-detecting system for head system in printer

Info

Publication number
JPS58134774A
JPS58134774A JP1722382A JP1722382A JPS58134774A JP S58134774 A JPS58134774 A JP S58134774A JP 1722382 A JP1722382 A JP 1722382A JP 1722382 A JP1722382 A JP 1722382A JP S58134774 A JPS58134774 A JP S58134774A
Authority
JP
Japan
Prior art keywords
signal
interrupt
fire
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1722382A
Other languages
Japanese (ja)
Other versions
JPH0371274B2 (en
Inventor
Naomichi Mizushima
水島 直道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP1722382A priority Critical patent/JPS58134774A/en
Publication of JPS58134774A publication Critical patent/JPS58134774A/en
Publication of JPH0371274B2 publication Critical patent/JPH0371274B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/54Locking devices applied to printing mechanisms

Abstract

PURPOSE:To enable to detect an unexpected turning-ON or a failure of turning- ON of a controlling transistor for a driving magnet for a printing pin. CONSTITUTION:Input signals FiRE1-m and output signals FiRE of an input part 4 are taken in by controlling the part 4 at appropriate timings, the signals are carried onto a data bus (a), and it is examined whether or not the input and output signals have expected values. When printing is not conducted, strobe signals STB are not outputted, so that the output signals FiRE must not outputted. However, the signals might be outputted due to a breakage in the circuit by some cause. To check this, a *MASK is set into a logic ''1'' to release an interrupt mask, thereby enabling to interrupt by the signals FiRE.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、印字ビンを駆動する駆動用マグネット・コイ
ルに電流を流す駆動用トランジスタが予期せぬ時にオン
したことを検出できると共に1オンすべき時にオンしな
かったことをも検出できるようにしたプリンタ装置にお
けるヘッド系異常検出方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention is capable of detecting that a driving transistor that causes a current to flow through a driving magnet coil that drives a print bottle is turned on at an unexpected time, and also detects when it should be turned on at an unexpected time. The present invention relates to a head system abnormality detection method in a printer device that is capable of detecting even when the head is not turned on at times.

〔従来技術と問題点〕[Prior art and problems]

従来の印字ヘッド異常検出方式としては、ヒ為−ズによ
り回路素子な保護する方式と、予期せぬ時に印字ヘッド
系の回路素子が動作するとチェックにか\る方式が知ら
れている。しかし、前者は印字ヘッドのビン数が増せば
□その分だけのヒエーズを持たねばならず実装上のスペ
ースが増大しコスト高になるという欠点が一つ、後者は
トランジスタのオンが期待される時期゛5に動作しなく
てもチェックできず、またハードウェアが複雑でコスト
高となり、場合によっては調整が必要であるという欠点
があった。
As conventional print head abnormality detection methods, there are two known methods: one that protects circuit elements due to a fault, and the other that checks if a print head circuit element operates unexpectedly. However, the former has the disadvantage that if the number of bins in the print head increases, it must have a corresponding amount of heat, which increases the mounting space and increases costs.The latter has the disadvantage that when the transistor is expected to turn on, 5. Even if it does not work, it cannot be checked, the hardware is complicated and costly, and adjustments are required in some cases.

〔発明の目的〕 本発明は、上記の欠点を除去するものでありて。[Purpose of the invention] The present invention obviates the above-mentioned drawbacks.

駆動用トランジスタに異常が発生した時に逸早くその異
常を検出するための回路を簡単なm−ドウェアで実現し
、且つ正確で信頼性の高いプリンタ装置におけるヘッド
系異常検出方式を提供することを目的としている。
The purpose of the present invention is to realize a circuit for quickly detecting an abnormality when it occurs in a drive transistor using simple m-ware, and to provide an accurate and reliable head system abnormality detection method for a printer device. There is.

〔発明の構成〕[Structure of the invention]

そしてそのため、本I#明のプリンタ装置におけるヘッ
ド系異常検出方式は、マイクロプロセッサと、上記マイ
クロプロセッサに接続されたマイクo 7’ oセッサ
により制御されるインタフェース回路と、印字ピンと、
該印字ピンを駆動する駆動用マグネットと、該駆動用マ
グネットに流れ小電流を制御する駆動用トランジスタと
、該駆動用トランジスタを制御するゲート回路と、上記
インタフェース回路の出777−)と上記ゲート回路の
入力側との間に設けられたドツト・データ線およびスト
ローブ信号線とを備えるプリンタ装置において、上記駆
動用トランジスタの状態を示すファイヤ信号を出力する
ファイヤ信号出力回路と、上記ファイヤ信号出力回路の
出力を上記インタフェース回路の入力ポートに接続する
ファイヤ信号線と、一方の入力端子が上記ファイヤ信号
出力回路に!!続された7アイヤ割込み信号生成用のゲ
ート囲路と、上記ファイヤ割込み信号生成用のゲート回
路の他方の入力端子と上記インタフェース回、路の出力
ポートとの間を接続するマスク信号線と、入力側が上記
ファイヤ割込み信号生成用のゲート(ロ)路の出力に接
続されると共に出力側が上記マイクロプロセッサの割込
み端子に接続された割込み信号制御回路とな備え、且つ
上記マイクロプロセッサは、印字を行うときには、上記
ドツト・データ線にデータを供給する処理と、上記スト
ローブ信号線に所定値の信号を供給する処理と、上記マ
スク信号線にファイヤ割込みV禁止する値をもつ信号を
供給する処理と、印字期間中における所定のタイミング
で上記ファイヤ信号線上のデータを読堆る処理とを行い
、印字を、行っていないときには、上記マスク信号線に
ファイヤ割込みを許可する値をもつ信号を供給する処理
を行うよう構成されていること1に%黴とするものであ
る。
Therefore, the head system abnormality detection method in the printer device of the present invention includes a microprocessor, an interface circuit controlled by a microphone processor connected to the microprocessor, a printing pin,
A driving magnet for driving the printing pin, a driving transistor for controlling the small current flowing through the driving magnet, a gate circuit for controlling the driving transistor, an output 777-) of the above-mentioned interface circuit, and the above-mentioned gate circuit. A printer device comprising a dot data line and a strobe signal line provided between the input side of the drive transistor, and a fire signal output circuit that outputs a fire signal indicating the state of the drive transistor; The fire signal line connects the output to the input port of the above interface circuit, and one input terminal connects to the above fire signal output circuit! ! a mask signal line connecting the other input terminal of the gate circuit for generating the fire interrupt signal and the output port of the interface circuit; an interrupt signal control circuit whose side is connected to the output of the gate (b) path for generating the fire interrupt signal and whose output side is connected to the interrupt terminal of the microprocessor; , a process of supplying data to the dot data line, a process of supplying a signal of a predetermined value to the strobe signal line, a process of supplying a signal having a value to inhibit fire interrupt V to the mask signal line, and printing. At a predetermined timing during the period, data on the fire signal line is read and recorded, and when printing is not being performed, a signal having a value that allows fire interrupt is supplied to the mask signal line. 1. It is constructed as follows: 1.% mold.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明を図面を参照しつつ説明する。 Hereinafter, the present invention will be explained with reference to the drawings.

第1図は本発明によるプリンタ装置の1実施例の全体構
成を示す図、第2図は駆動用マグネット励磁部分および
ファイヤ信号出力回路の1実施例を示す図、IN3図は
ストローブ信号とFiRFj’に号の関係を示す図であ
る。
FIG. 1 is a diagram showing the overall configuration of an embodiment of a printer device according to the present invention, FIG. 2 is a diagram showing an embodiment of a driving magnet excitation part and a fire signal output circuit, and IN3 diagram is a diagram showing a strobe signal and FiRFj' It is a diagram showing the relationship between numbers.

第1図において、1位マイク四プロセッサ、2はアドレ
ス・デコーダ、3は出力ポート、4は入力ポート、5は
印字ヘッド制御回路、6はファイヤ信号出力回路、7は
NANDl路、8は割込み信号制御回路、Cは印字ビン
を駆動する駆動用マグネット、Tは駆動用トランジスタ
、Dはダイオードをそれぞれ示している。
In Figure 1, the first microphone is a four processor, 2 is an address decoder, 3 is an output port, 4 is an input port, 5 is a print head control circuit, 6 is a fire signal output circuit, 7 is a NANDl path, and 8 is an interrupt signal. In the control circuit, C represents a driving magnet for driving the printing bin, T represents a driving transistor, and D represents a diode.

マイクロプロセッサ1は、プリンタ装置全体を制御する
ものである。第1図に祉図示されていないが、プログラ
ムが格納されたROMやデータを格納するRAMは当然
に存在する。アドレス・テコーダはアドレス・バス上の
アドレス情報をデコードするものであり、アドレス情報
に従って、出力ボート3内のレジスタ又は入力ポートの
レジスタを選択する。出力ポート3は、ライト信号を受
信したとき、アドレス・デコーダ2によって指定された
レジスタにデータ・バス上のデータを書込む、入力ポー
ト4は、リード信号を受信したと春アドレス・デコーダ
2によりて指定されたレジスタの内容をデータ・パス上
に乗せる。印字ヘッドオンする。駆動用トランジスタT
がオンすると、駆動用マグネッ)CK電流が流れる。
The microprocessor 1 controls the entire printer device. Although not shown in FIG. 1, a ROM that stores programs and a RAM that stores data naturally exist. The address decoder decodes address information on the address bus, and selects a register in the output port 3 or a register in the input port according to the address information. When output port 3 receives a write signal, it writes the data on the data bus to the register specified by address decoder 2. When input port 4 receives a read signal, it writes the data on the data bus to the register specified by address decoder 2. Puts the contents of the specified register onto the data path. Turn on the print head. Drive transistor T
When turned on, the driving magnet (CK) current flows.

第2図は印字ヘッド制御回路、駆動用マグネット、駆動
用トランジスタおよびファイヤ信号出力回路より成る部
分の1実施例の詳細を示すものでるる、第2図において
、D A T A 11ないしDATA、、。
FIG. 2 shows the details of one embodiment of a portion consisting of a print head control circuit, a driving magnet, a driving transistor, and a fire signal output circuit. .

はドツト、・データ、AlmないしA、、、はゲート、
Tllないし”mxは駆動用トランジスターCssすい
しC□社駆動用マグネット、Dllないしり、Bはダイ
オード、9−1ないし9−葛はTTLレベル変換回路、
10−1ないし1G−4はインバータ、11aOR回路
をそれぞれ示している。駆動用マグネットは全部で鶏×
1個存在し、全体Fi無個のドツト・データが対応する
駆動用トランジスタのベースに加えられる。ドツト・デ
ータが論理「】」であると、対応する駆動用!グネット
に電流が流れる。各ブロックにおける一個の駆動用トラ
ンジスタのコレクタはダイオードを介して結合され、こ
の結合点は対応するTTLレベル変換回路の入力側に接
続されている。いま、駆動用トランジスタT、1ないし
T11のうちのいずれかがオンすると、TTLレベル変
換IS9の入力は論理rOJとなる。
is a dot, data, Alm or A,... is a gate,
Tll or mx is a drive transistor Css or C□ drive magnet, Dll is a transistor, B is a diode, 9-1 or 9-Ku is a TTL level conversion circuit,
10-1 to 1G-4 indicate an inverter and an OR circuit 11a, respectively. All drive magnets are chicken x
There is one dot data, and the dot data with no total Fi is added to the base of the corresponding driving transistor. If the dot data is a logical "]", the corresponding drive! Current flows through the magnet. The collectors of one driving transistor in each block are coupled via a diode, and this coupling point is connected to the input side of the corresponding TTL level conversion circuit. Now, when any one of the driving transistors T, 1 to T11 is turned on, the input of the TTL level conversion IS9 becomes the logic rOJ.

たyし、低レベルが論理「0」−であるとしている。However, it is assumed that the low level is logic "0".

TTLレベル変換−絡9−1力i論理rOJを出方する
と、インバータ゛10−1は論理「1」を出力する。イ
ンバータ10−1の出力がFiREla号となる。OR
回路11には、FiRElないしy=Rw簿が入力され
、その出力がFLRE4!号となる。
When the TTL level conversion circuit 9-1 outputs the logic rOJ, the inverter 10-1 outputs logic "1". The output of the inverter 10-1 becomes FiREla. OR
The FiRE1 to y=Rw book is input to the circuit 11, and its output is FLRE4! number.

第1−に、示すように、FIRE信号および*MASK
信号がNAND回路7に入力される。*MASK信号が
論理「OJであると、NAND回路7の出力は論理「l
」となる。*MASK信号が論理rlJのと □きKv
tnE信号が論理「1」を出力すると、 NAND回路
7の出力は論理「0」となり、この信号が割込み信号制
御回路8に入力される。割込み制御回路8によってこの
信号が選択されたとすると1割込み要求*iRQが論理
「O」となる。
First - as shown, the FIRE signal and *MASK
The signal is input to the NAND circuit 7. *When the MASK signal is logic "OJ", the output of NAND circuit 7 is logic "L"
”. *When MASK signal is logic rlJ □Kv
When the tnE signal outputs a logic "1", the output of the NAND circuit 7 becomes a logic "0", and this signal is input to the interrupt signal control circuit 8. If this signal is selected by the interrupt control circuit 8, 1 interrupt request *iRQ becomes logic "O".

次に本発明の動作について説明する。印字動作を行うと
き、*MA S K信号を論理「0」にすることにより
割込みがか\らないようにし、印字データD A T 
A s tないしDATA  を出力ポート3にセラr
ILr& トシ、ストローブ信号5TBt’送出する。仁のとき、
前以て各データ・ブロック中に論理「1」のドツト・デ
ータがあるか否かをマイクロプロセッサ1はレジスタに
記憶しておく、データ・ブロック中に1債でも論理「1
」のドツト・データがあれば、ストローブ信号を送出し
た時に成る一足期間だけそのブロックのpg RE’ 
(I ML t =l−L・・・落)がオンになること
が期待される。そこで、本発明では、印字中はデータ・
ブロック毎のpiRgl。
Next, the operation of the present invention will be explained. When performing a printing operation, the *MASK signal is set to logic "0" to prevent interrupts from occurring, and the print data DAT
Connect A s t or DATA to output port 3
ILr & Toshi sends out strobe signal 5TBt'. When Jin
The microprocessor 1 stores in advance whether or not there is dot data of logic "1" in each data block in a register.
If there is dot data of ``, the pg RE' of that block is displayed for one period when the strobe signal is sent.
It is expected that (I ML t =l−L...drop) will be turned on. Therefore, in the present invention, during printing, data
piRgl per block.

yinE2.・・・FjREm信号を監視することによ
り、駆動用トランジスタが正しく動作しているか否かを
チェックしようとするものである。
yinE2. ...By monitoring the FjREm signal, it is attempted to check whether the driving transistor is operating correctly.

第3図はストローブ信号8TBとFiRE信号との関係
を示すものである。まず、データ・ブロック中に論理「
1」のドツト・データが1個でも存在すれば、そのデー
タ・ブロックに対応するv霧REi信号はタイミングP
IとP4では論理「0」、タイミングP2ないしP3で
は論理[Jとなる筈である。また、データ・ブロック中
の全てのドツト・データが論理「0」であれば、対応す
るFiREi信号はタイミングP1ないしP4の中の何
れのタイミングに訃いても論理「0」となる筈である。
FIG. 3 shows the relationship between the strobe signal 8TB and the FiRE signal. First, in the data block there is a logical
If there is even one dot data of "1", the v fog REi signal corresponding to that data block is set at timing P.
The logic should be "0" at I and P4, and the logic "J" at timings P2 and P3. Furthermore, if all the dot data in the data block are logic "0", the corresponding FiREi signal should become logic "0" no matter which timing from timing P1 to P4 occurs.

そこで、本発明においては、適油なタイミングで入力ポ
ート4を制御してFiREl、2.・・・准信号および
FARE信号を取込み、データ・パス上に乗せ、yia
El、 2.・・・凰信号およびviRE信号が期待さ
れた値を有しているか否かを調べている。また、印字を
行っていないときはストローブ信号STBを送中してい
ないので、F!RE信号も出力されない筈であるが、何
らかの原因で回路が破損し出力される可能性があるので
、そのチェックのために*MA S Kを論理rlJに
じて割込みマスクを解除し、FIRE信号による割込み
な可能とする。
Therefore, in the present invention, the input ports 4 are controlled at appropriate timing to provide FiRE1, 2. ...takes the associate signal and FARE signal and puts it on the data path, yia
El, 2. . . . It is checked whether the 凰 signal and the viRE signal have the expected values. Also, since the strobe signal STB is not being sent when printing is not being performed, F! The RE signal should not be output either, but there is a possibility that the circuit may be damaged for some reason and output, so to check this, cancel the interrupt mask by applying *MAS K to the logic rlJ, and cancel the interrupt mask by the FIRE signal. Enable interrupts.

〔l!明の効果〕[l! Light effect〕

以上の説明から明らかなように、本発明によれば、プロ
グラムによるチェックと割込みによるチェックとを使用
しているので、信頼性の高いチェックが簡7拳なハード
ウェアで実現でき、また、プログラムで制御を行りてい
金ので自白度が大きいという効果がある。
As is clear from the above description, according to the present invention, since a check by a program and a check by an interrupt are used, a highly reliable check can be realized with simple hardware. It has the effect of increasing the degree of confession because it is controlled and paid.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるプ濶ンタ装置の1実施例の全体構
成を示す図、第2図は駆動用マグネット励磁部分および
ファイヤ信号出力回路の1実施例を示す図、第3図はス
トローブ信号とpiRE信号の関係を示す図である。 l・・・マイクロプロセッサ、2・・・アドレスeデコ
ーダ、3・・・出力ポート、4・・・入力ポート、5・
・・印字ヘッド制御回路、6・・・ファイヤ信号出力回
路。 7・・・NAND回路、8・・・割込み信号制御回路、
C・・・印字ビンを駆動する駆動用マグネット、T・・
・駆動用トランジスタ、D・・・ダイオード。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
 京 谷 四 部 外1名イ11 1己、 ′1: 57B ヤ3図 1: □。
FIG. 1 is a diagram showing the overall configuration of one embodiment of the printer device according to the present invention, FIG. 2 is a diagram showing one embodiment of the driving magnet excitation part and the fire signal output circuit, and FIG. 3 is a diagram showing the strobe signal output circuit. FIG. 3 is a diagram showing the relationship between the piRE signal and the piRE signal. l...Microprocessor, 2...Address e decoder, 3...Output port, 4...Input port, 5...
...Print head control circuit, 6...Fire signal output circuit. 7... NAND circuit, 8... Interrupt signal control circuit,
C... Driving magnet that drives the printing bin, T...
・Drive transistor, D...diode. Patent Applicant: Usatsuk Electronic Industry Co., Ltd. Representative Patent Attorney: Yoshibe Kyotani and 1 other person: '1: 57B Ya3 Figure 1: □.

Claims (1)

【特許請求の範囲】 マイクロプロセッサと、上記マイクロプロセッtK*続
されたマイクロプロセッサにより制御されるインタフェ
ース回路と、印字ビンと、皺印字ビンを駆動する駆動用
マグネットと%咳駆動用iグネットに流れる電流を制御
する駆動用トランジスタと、該駆動用トランジスタを□
制御するゲート回路と、上記インタフェース回路の出力
ポートと上記ゲート回路の入力側との間に設けられたド
ツト・データ線およびストローブ信号線とを備えるプリ
ンタ装置に′s?いて、上記駆動用トランジスタの状態
を示す7アイヤ信号を出力する7アイヤ信号出力回路と
、上記ファイヤ信号出力回路の出力を上記インタフェー
ス回路の入力ボートに接続するファイヤ信号線と、一方
の入力端子が上記ファイヤ信号出力回路に接続された7
アイヤ割込み信号生成用のゲート回路と、上記ファイヤ
割込み信号生成用のゲート回路の他方の入力端子と上記
インタフェース回路の出力ポートとの間を11Mするマ
スク信号線と、入力側が上記ファイヤ割込み信号生成用
のゲート回路の出力KII!続されると共に出力側か上
記置イクロプpセッサの割込み端子に接続された割込本
信号制御回路とを備え、且つ上記マイクロプロセッサ社
、印字を行うときに杜、上記ドツト・データIIKデー
タを供給する処理と。 上記ストローブ信号線に所定値の信号を供給する処理と
□、上記マスク信号線に7アイヤ割込みを禁止する値を
もつ信号を供給する処理と、印字期間中にお行る所足の
タイミングで上記ファイヤ信号線上のデータを読取る処
理とを行い、印字を行っていないときには、上記マスク
信号線に7テイヤ割込みを許可する値をもつ信号を供給
する処理を行うよう構成されていることを特徴とするプ
リンタ装置におけるヘッド系異常検出方式。
[Claims] A microprocessor, an interface circuit connected to the microprocessor and controlled by the microprocessor, a printing bin, a driving magnet for driving the wrinkle printing bin, and a driving magnet for driving the % cough drive. A drive transistor that controls the current, and a drive transistor that controls the current.
A printer device includes a gate circuit to control, and a dot data line and a strobe signal line provided between an output port of the interface circuit and an input side of the gate circuit. a 7-year signal output circuit that outputs a 7-year signal indicating the state of the driving transistor; a fire signal line that connects the output of the fire signal output circuit to the input port of the interface circuit; 7 connected to the above fire signal output circuit
A gate circuit for generating the fire interrupt signal, a mask signal line extending 11M between the other input terminal of the gate circuit for generating the fire interrupt signal and the output port of the interface circuit, and a mask signal line whose input side is for generating the fire interrupt signal. The output of the gate circuit KII! and an interrupt main signal control circuit connected to the interrupt terminal of the microprocessor and the output side of the microprocessor, and the microprocessor company supplies the dot data IIK data when printing. processing and. A process of supplying a signal with a predetermined value to the strobe signal line, a process of supplying a signal with a value to inhibit the 7-year interrupt to the mask signal line, and a process of supplying a signal with a value to inhibit the 7-year interrupt to the mask signal line, and the above at the required timing during the printing period. The apparatus is characterized in that it is configured to perform a process of reading data on the fire signal line, and when not printing, perform a process of supplying a signal having a value that permits a 7-tier interrupt to the mask signal line. Head system abnormality detection method in printer equipment.
JP1722382A 1982-02-05 1982-02-05 Abnormality-detecting system for head system in printer Granted JPS58134774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1722382A JPS58134774A (en) 1982-02-05 1982-02-05 Abnormality-detecting system for head system in printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1722382A JPS58134774A (en) 1982-02-05 1982-02-05 Abnormality-detecting system for head system in printer

Publications (2)

Publication Number Publication Date
JPS58134774A true JPS58134774A (en) 1983-08-11
JPH0371274B2 JPH0371274B2 (en) 1991-11-12

Family

ID=11937944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1722382A Granted JPS58134774A (en) 1982-02-05 1982-02-05 Abnormality-detecting system for head system in printer

Country Status (1)

Country Link
JP (1) JPS58134774A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109381A (en) * 1982-12-14 1984-06-25 Citizen Watch Co Ltd Detecting circuit of abnormalities of impact printer
US4875409A (en) * 1987-07-01 1989-10-24 Printronix, Inc. Magnetic print hammer actuator protection circuit
CN115195123A (en) * 2022-06-06 2022-10-18 深圳市纵维立方科技有限公司 3D printing failure detection method, 3D printer and storage medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591081A (en) * 1978-12-28 1980-07-10 Matsushita Electric Ind Co Ltd Fault detection method for printer printing head
JPS56130837U (en) * 1980-03-04 1981-10-05

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591081A (en) * 1978-12-28 1980-07-10 Matsushita Electric Ind Co Ltd Fault detection method for printer printing head
JPS56130837U (en) * 1980-03-04 1981-10-05

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59109381A (en) * 1982-12-14 1984-06-25 Citizen Watch Co Ltd Detecting circuit of abnormalities of impact printer
JPH0424236B2 (en) * 1982-12-14 1992-04-24 Citizen Watch Co Ltd
US4875409A (en) * 1987-07-01 1989-10-24 Printronix, Inc. Magnetic print hammer actuator protection circuit
CN115195123A (en) * 2022-06-06 2022-10-18 深圳市纵维立方科技有限公司 3D printing failure detection method, 3D printer and storage medium
CN115195123B (en) * 2022-06-06 2024-01-05 深圳市纵维立方科技有限公司 3D printing failure detection method, 3D printer and storage medium

Also Published As

Publication number Publication date
JPH0371274B2 (en) 1991-11-12

Similar Documents

Publication Publication Date Title
EP0072224B1 (en) A device for checking the printing circuit of a thermal printer
JPS58134774A (en) Abnormality-detecting system for head system in printer
DE69223267T2 (en) Control system for a disk array
CA1087746A (en) Method and apparatus for effecting inter-bus communications in a multi-bus data processing system
JPH0547657Y2 (en)
JP2706093B2 (en) Error handling method
JPS6041370B2 (en) Barcode reading method in form handling equipment
SU1617429A1 (en) Device for preparing data
JPS6288047A (en) Interface controller
JPS61162375A (en) Recorder
JPH04239355A (en) Electronic disk device
JPH05116363A (en) Thermal printer
JPH0684105A (en) Method of writing magnetic stripe data
JPS6315766A (en) Protective device for thermal recording head
JPH0474653A (en) Dot printer
JPS6050671A (en) Processing system of magnetic tape
JPH0377546B2 (en)
JPS6138512B2 (en)
JPS61243552A (en) Switching system for peripheral controller
JPS61226863A (en) Attachment extension system
JPH0573352A (en) Information processor
JPS59119454A (en) Fault reporting system of information processing device
JPH01163824A (en) Magnetic disk control device
JPS6321229B2 (en)
JPS5945766A (en) Video signal check system of printer