JPS58134591A - 多管式カラ−カメラのレジストレ−シヨン調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、３管式（ＪＧ、Ｂ）或−は２管式（輝度及び
クロマ）等の複数の撮像手段を備える多管式カッーカメ
ラのレジストレージ曹ン調葺回路に関し、４１に撮像ｉ
ｉ１面を複数に分割してその夫夫に関してレジストレー
ジ１ンの自＃１ｌｌｌｌ１１を行うようにし喪しジスト
レージ田ン調整回路に関するものである。

（ＪｊＩＬ下余白、欠員につづく・） −一酔 多管式カラニーテレビカメラでは、各撮像管のレジスト
レーション（各色の位置合わせ）を行うために極めて煩
雑な調整を必要とする。一般には、各撮像管の出力画像
の中心位置か合うようにビーム偏向電流を補正するか、
画角（軸心に関する画像の回転）、１ｉｉｉｉ１周辺部
での歪（台形歪、ビン歪等）、画像サイズ、走査の非直
線性、スキュー歪等の夫々の各撮像管ごとの相違に起因
する色ずれ菫で補正することは困難である。従来では、
色ずれの原因となるこれらの歪等を補正する各種の補正
備考を作り、告撮儂管に対してこれらの偏量のゲインを
調整し、調整された償４＃に基いて台管め□ビーム偏向
電流を制御するこ亡によってレジスト′１．ｉ、Ｉ。

レーションへ調整を行ってい声。従って制御１１賂が極
めて複雑である上、色！′すか生ずる壺原因が夫々独立
した現象であるため、画面の−か所で位置合せをしても
他の部分で合致しなくなるという不都合かあり、画面全
体にわたる均一なレジストレーションを行うことは困難
であった。

本発明はこの問題を解消する多管式カラーカメラのレジ
ストレージジン調！１回路を提供するものであって、以
下その実施ｆ１＃ζついて図面を参照して説明する。

＃１１図は本発明の実施例の自動レジストレーション方
式を鋭−する１ｒｔｉｉの平面図である。第１図−ζ示
すように、例えば３管式（Ｒ％Ｇ、Ｂ）のカラーテレビ
ジョンカメラにょる撮像１１ｉｉ１（υが、水平方向（
Ｈ方向］及び垂直方向（Ｖ方向］に夫々７分割され、７
Ｘ７＝４９１１の各領域＃Ｃおいて。

例えば緑信号ＧＪＥ−得る撮像管（Ｇ管ンを基準にして
他のＢ管（鯵信号］及びＢ管（實信号）を対象とするレ
ジストレーション詞１１＝１ｉＮＩが行われる。

レジストレージロン調整の際には、１１１図に示すよう
に各分割領−の中心位置に１＋”字が書舎込菫れ声パタ
ーンー□゛−ドが被写体として撮像される。

ナオ仁（Ｄｔ４ターンぶ書き込菫れたチップをテレビカ
メラ内に８薦して置會、レジストレージ這ンの調整時に
外部からの操作でこのパターンチップを撮像Ｊｊｔ、Ｗ
ｆＩ中に挿入するように構成してもよい。

各分割領域に８いては、Ｇ管を基準にしてＲ管、Ｂ管の
Ｈ方向及びＶ方向のずれ（■ずれ、Ｈずれ）を補正する
情報か後述の如（検出され、ディジタル化されて篤２図
のようなメモリー領域に一時的１こ記憶される。このメ
モリー領域はＨ方向に８列、■方向に７列（８Ｘ７）の
大きさであり、個々のメモリーエレメントは各分割領域
に対応するＨずれ及び■ずれの補正情報を記憶する。画
面（１）の分割領域（７Ｘ７）に対応しない第２図のメ
モリー領域のＨ方向の余分の１列は水平ブランキング区
間Ｈ−ＢＬＫ　　におけるＨずれ及び■ずれの補正デー
タを収納するために設けられている。このブランキング
区間のデータは、Ｈ方向に配列された成るサンプルデー
タ列の最後のデータと次のサンプルデータ列の最初のデ
ータとの平均値であってよい。

例えば第２図のメモリー領域のデータＤ８とキ、の列（
行）のデータＤ１４との平均値（Ｄ８＋Ｄ１４）／２を
計算して、これをデータＤ１５とする。この水平ブラン
キング区間の補正データの挿入により、水平及び垂直偏
向電流に与える補正はよりなめらかになる。

なお垂直ブランキング区間Ｖ−ＢＬＫについても水平ブ
ランキング区間と同様に平均値データを収納するメモリ
ー列を設けてもよい。

次に第２図のメモリー領域に記憶されたサンプルデータ
に対して７列方向について、データとデータとの中間部
を補間して、走査線ごとのデータを近似計算で作成する
。ｔｇＨ列方向については、データとデータ□との間は
アナログ的な処理（ローパスフィルタ）でもって実質的
な補間が行われる。

ずれ補正データを抽出するための画面の分割数は、少な
すぎるとレジストレーション調整の精度が悪くなり、菫
た多すぎるとずれデータの検出に時間かかかりすぎる問
題がある。実施例では画面を７Ｘ７分割しているので、
ＮＴ８Ｃシステムの場合、■方向の一区画について３６
ラインを割轟て、第３図に示すようにＶ方向暑こ１ｉＩ
１１ｉ！するデータ（例えはＤ１６とＤ２４）の間の６
５個の補間データ１１〜Ｉ３５を直腸近似で計算する。

この場合、検出されたずれ補正データは各分割領域の中
央の位置に対応するものと仮定する。補間計算は■ずれ
及びＨずれの補正データの双方に対して７列方向のすべ
てについて行われるが、計算に必要な時間はずれ検出に
要する時間よりもはるかに短い。従って少ないサンプル
数で精度の高いレジストレーション調整データを短時間
で得ることができる。

Ｖ列補間によって画面全体の各ラインに対応するレジス
トレーション調整データが作成され、このデータは第４
図ζこ示すような拡張されたメモリー領域に記憶される
。この調整データ用のメモリーはＨ方向に８列、■方向
擾こ２５６列（８Ｘ２５６）の大きさを有し、１つのメ
モリーアドレス領域ｆこは■ずれ補正及びＨずれ補正の
２つのデータを記憶している。

ｌ！４図の拡張されたメモ：、、リー領域に記憶された
□ レジストレーション調整データは、読出されてアナログ
の補正信号に変換され、この補正信号曇こ基いて水平及
び垂直の偏向電流が制御される。この−、スキュー歪等
の補正や回路的に複雑な台形瓜ビン歪等の補正もこのレ
ジストレーション調整のみで同時憂こ処理することがで
きる。また検出、調整を自動化することも容易である。

次に第５図は本発明によるレジストレーション調整シス
テムの実施例の全体のブロック図である。

Ｇ管を基準−こしてレジストレーション調整されるＲ管
及びＢ管の夫々の少なくとも水平偏向コイルは、主偏向
コイル（２００）及び補助偏向コイル（２０１）を大々
備えている。補助偏向コイル（２０１）には、既述の第
１図〜第４図で説明した画面分割によって■方向及びＨ
方向の画像ずれを補正するよう暑こ構成したオートレジ
ストレーション回路（２０２）の出力ｉこよって駆動さ
れる。主偏向コイル（２００）にシ、水平まｚ４≠垂直
掃引用の鋸歯状波信号ＳＡＷ１ が加算回路（２ρ、４、）及び駆動アンプ（２０５）を
介して与えら−れる。加電回路（２０４）には、オート
センタリング回路（２０３）から画面全体についてΦＨ
ずれ及び■ずれを補正する補正信号か与えられる。

オートセンタリング回ＩＩ（２０３）では、第１図のよ
うな画面分割を行わずに、画面全体を１つの領域として
Ｇ管を基準番こＲ管及びＢ管のＨずれ及び■ずれの補正
データを検出している。従って画面サイズ、リニアリテ
ィ及び中心位置等が合うようＧこ、主偏向コイル（２０
，０）に直流の補正信号が与えられる。

第５図のシステムでは、菫ずオートセンタリング回路（
２０６）か動作され、各撮儂管の主偏向コイル（２００
）　ｆこよるビーム偏向の粗調整が行われる。

オートセンタリング動作か終了すると、センタリング終
了信号か発生され、これを受けてオートレジストシージ
ョン回＊　（２０２）の動作が開始される。

この回路（２０２）では、Ｗ、１図のように分割された
各領域憂こおけるレジストレーション誤差が検出され、
検出、されたデータが第２図に示すメモリー領域曇こ書
込まれ、更にそのデータが補間計算によって第４図のメ
モリー領域番こ示すように画面の水平ラインごとに対応
するデータ擾こ拡張される。第４図のメモリー内容はビ
ーム走査に同期して読出され、補正信号として補助偏向
コイル（２０１）に与えられる。。

オートセンタリング回路（２０３）か動作して画面のセ
ンタリング調整（粗調整）か既に行われているから、補
助偏向コイル（２０１）　＋こ与える補正信号、による
微調整分は少なくてよい。またオートレジストレーショ
ン回路（２０２）における補正データの検出時間をより
早くすることかできる。

＊６Ａ図及び＃！６Ｂ図は＃！４図のメモリーから読出
された補正信号の一１ｔｓ（１水平区関Ｈ）を示す波形
図である。第６Ａ図に示すように補正信号がＤＣ成分を
持っている場合かある。このＤＣ成分を補助偏向コイル
（２０１）に流さずに、主偏向コイル（２００）の直流
補正電流の方疹こ分担させれば、補助偏向コイル（２０
１）に与える補正電流はほぼＡＣ成分となり、補助偏向
コイル（２０１）の電流容量（線径）及び巻回数及びそ
の駆動回路の電力容量をより小さくできる。

このため本実施例では、第２図のメモリーに記憶された
補正データを画面全体にわたって平均化し、算出された
平均値をオフセット分としてオートセンタリング回路（
２０３）に与えている。このオフセット分はオートセン
タリング回路（２０３）自体の補正信号に重畳される。

菫た上記オフセット分は第２図のメモリー領域の各デー
タから減算される。この処理によって、第４図のメモリ
ーから読出されて補助偏向コイル（２０１）　ｆこ与え
られる補正信号は、第６Ｂ図のようにオフセット分かキ
ャンセルされてＡＣ電流に修正される。

次に第５図のオートレジストレーション回路（２０２）
及びオートセンタリング回路（２０３）　ｔこついて詐
述する。

第７図は第５図のオートレジストレーション回路及びオ
ートセンタリング回路に含まれる水平及び垂直方向のず
れ補正情報の検出回路の一例を示すブロック図で、第８
図は第７′図のレジストレーション調整部の制御回路の
原＊：的な一例を示すブロック図である。また第９図は
＃！７図の動作を説明する波形図である。

第７図に示すように本実施例のカラーテレビカメラは青
（Ｂ〕、赤（Ｒ）、緑（Ｇ）の３つの撮像管（２１（３
１（４）　（Ｂ管、Ｒ管、Ｇ管〕を備えている。

レジストレーション調整の基準となるＧ管（４）の出力
αは、他のＲ管（３）及びＢ管（２）の出力よりもＨ十
Ｔ（Ｈ：水平走査周期、Ｔ＋１５０　ｎｌ）だけ進み位
相となるように、その偏向系が予め調整されている。

第９図人は第１図１こ示した画面分割領域の１つｆこお
ける十字パターンの画偉ａ１の一部を示している。第９
図人の水平走査＠ＬｎにおけるＧ管（４）の出力は第９
図Ｂｆこ示す波形となる。Ｇ管（４）の出力αは１Ｈ遅
延縁（５）及びＴ遅延ＩＩ（７）を通って第９図Ｆの如
く―こＨ＋Ｔだけ遅延され、本１ＩｊＡ（ｉ！号Ｇｏと
して外部に導出される＝この本ｌ１ｌ（＋１号は、レジ
ストレーションが合っているとき、他の撮像管（２＋　
＋３）の出、□・ 力ＲＯ１ＢＯと水平及、Ｑ垂直方向に関して同位相であ
６゜　　　　　　　　　、：・：：、１□１□へ１ Ｔ遅延線（７）の出力は更ｌこＴ遅延Ｍ（８）で遅延さ
れ、その遅延出力ＤＬα（第９図Ｃ）とＴ遅延線の入力
とが減算器（９）で減算されることにより、ｍ９図りに
示すような画ｏｎＱｌの水平方向のエツジを代表するエ
ツジ信号ＥＤＧが得られる。このエツジ信号は、ビデオ
信号の立上りで正極性、立下りで負極性となるような信
号である。このエツジ信号ＥＤＧは、切換スイッチαυ
のＨ接点を通って掛算器ａりに送られると共番こ、エツ
ジ検出器（ＩＪにも供給され、ここでエツジ信号の位置
に相当するサンプリング用ゲート信号８Ｇ（第９図Ｅ）
が形成される。

一部、他のＲ管（３）またはＢ管（２）の出力Ｒ，また
はＢｏの選択スイッチα１こよって選択された一部（第
９図Ｇ）は、減算器α段に与えられ、ここでＧ管出力の
本線信号Ｇｏとの差が求められる。減算器−の出力）Ｌ
ＥＧは、基準のＧ管出力による基準画偉−こ対するＲ管
またはＢ管の出力画偉の水平方向□のずれΔ１を代表す
る位置ずれ信号ＲＦｆＧ（第９図Ｈ）′である。この位
置ずれ信号は上述掛算器ａ３の他方の入力に与えられ、
エツジ信号ＦｉＤＧとの掛算が行われる。掛算結果は、
第９ｒｌ！ＪＩに示□すような水平方向のずれの量及び
方向を代表する誤差信号ＦｉＲであって−これはサンプ
ルホールド回路（ＩＩこ送られ、既述のサンプリングゲ
ート信号ｓＧの区間においてサンプリングされて、その
し＾ル及び極性を代表する直流のサンプルホールド電圧
８Ｈ（第９図Ｊ）が得られる。なおサンプルホールド回
路ａｅの出力端に結合されたコンデンサａηはホールド
コンデンサである。

サンプリングゲート信号８Ｇはアンドゲート舖を介して
サンプルホール１回路−に送られる。このアントゲ−）
（ｌは、端子Ｑｌからバッファー（至）を介して供給さ
れるゲート信号ＧＥ＃こよって開かれる。このゲート信
号は後述の如く１７ｇ１図の各分割領域に対応して形成
されている。

Ｒｆ　１３）またはＢ管（２）の出力１（＋ｏ％Ｂｏか
、ｌＩ４９図Ｇに示すようにＧ管出力の本線信号Ｇｏに
対して遅れ（Δ１だけ右ずれ〕の場合には、第９図Ｊの
サンプルホールド電圧８Ｈは正極性で４１に対応したレ
ベルを示す。Ｒ管ソたはＢ管の出力が！＠９図Ｋに示す
ように本線信号ｌこ対して進み（Δ２だけ左ずれ）め場
合には、位置ずれ信号ＲＩＧはＩＪｘ９図りのように第
９図Ｈとは逆極性番こなり、ずれの量及び方向を表わす
誤差信号は第９図Ｍに示すように負極性である。従って
サンプルホールド電圧８Ｈは第９図Ｎのよう曇こ負極性
でΔ２に対応したレベルを示すＯ サンプルホールド回路αＱの出力は、位置ずれ情報とし
て制御回路（２１１に送られ、ずれ情報ｌこ応じて対応
するＢ管（３）またはＢ管（２）のビーム偏向装置＠θ
か制御される。Ｃの結果、ＲＷまたはＢ管の出力は第９
図０醗こ示すようにＧ管の出力の本線信号Ｇｏとほぼ一
致するよう曇こなる。なお通常Ｇ管の出力レベルと他の
ＲまたはＢ管の出力レベルとは等しくないので、夫々の
出力φこよる画倫位置が一致していても第９図Ｐｇこ示
すように位置ずれ信号のレベルは零にならない。しかル
掛算器０２の出力の岨差信号ＥＲは第９図Ｑに示′すよ
うにビデオ信号１： の立上り及び立下りで互に逆：１）・極性−こなるから
サン・：：・ニ プルホールド電圧は零となる。

制御回路は、原理的には、Ｗ、８図に示すように主とし
てコンパレータ（ハ）、アップダウン（Ｕ／Ｄ）カウン
タ匈、Ｄ／Ａ変換器（ハ）で構成される。サンプルホー
ルド回ｗｒ霞の出力８Ｈはコンパレータ（イ）に送られ
て、接地電位（０■）と比較され、位置ずれ情報の１性
（水平方向ではＧ管の出力画像に対して右または左〕が
検出される。極性に対応して高レベルまたは低レベルと
なる検出出力ＣＯＭは、アップダウンカウンタ（５）の
アップダウン制御入力、Ｕ　／　Ｄに与えられ、カウン
タのクロックパルスＣＫとして与えられている垂直同期
信号ＶＤごと憂こ、カウンタ（ハ）か検出信号ＣＯＭの
高レベルまたは低レベルに応じて計数増加または減少動
作を行う。

カウンタ＠の出力はＤ／Ａ変換器＠ｔこ与えられ、アナ
ログの制御電圧に変換されてから、駆動アンプ（ハ）に
介してＢ管（３）またはＢ管（２）の主偏向コイル（２
００）の近傍に′−けた補助偏向コイル（２０１）　１
こ与、・□ えられる。な８主偏向コイル（２００）には、第５図に
示したよう齋こ偏□向用の鋸歯状波信号８ＡＷが与えら
れる。

サンプルホールド回路ａ８の出力の位置ずれ情報を表わ
すサンプルホールド電圧８Ｈが正極性であれば、コンパ
レータ（至）の出力ＣＯＭが高レベルとなり、カウンタ
（５）の計数値が減少し、これによってコイル６υのバ
イアス電流か減少し、Ｇ管（４）の出力画像に対するず
れが小さくなるようにＢ管またはＢ管の水平走査位置が
左＠に移動される。逆にサンプルホールド電圧８Ｈか負
極性であれば、カウンタ〒の計数値か増加し、水平走査
位置は右に偏位されて、Ｇ管の出力画像ｌこ対して左方
向に位置ずれしていたＲＷｉたはＢ管の出力画像か右方
向曇こ移動される。

このようにしてずれ情報の検出と検出結果に応じた偏向
［ｆｉのＤＣバイアス量Ｑ変更との繰り返しにより、各
撮１蒙管の出力画像の位置ずれか次第に小さくなって、
水平方向のレジストレーションの自動調整が行われる。

調整終了時のアップダウンカウンタ匈の停止は、位置ず
れの減５少の収束状態の判別曇こよって行われる。

垂直方向のレジストレーション調整についても上述と同
じよう番こして行われる。なお垂直方向の１倫エツジ信
号は、第７図において、Ｇ管（４）の出力αと、この出
力αを１Ｈ遅延ＩＩ（５１（６目こよって２Ｈだけ遅延
した信号との差を減算器＆４１で減算して形成される。

減算器（２）の出力のエツジ信号は基準のＧ管（４）の
出力の本線信号Ｇｏとの位相合わせのためにＴ遅延ｌｌ
ｃ！５１を通って切換スイッチαυのＶ（垂［）接点側
から掛算器Ｑ１こ送られる。掛算器ａり以後の回路によ
る■ずれ情報の検出動作はＨずれ情報の検出動作と同じ
である。

上述のＨずれ及び■ずれの補正データの検出壷こ基くレ
ジストレーション調整は、８１図の画面分割領域（７Ｘ
７）の夫々に対してＢ管（３）及びＢ管（２）の双方に
ついて行われる。各分割領域において求、められたずれ
補正のデータは既述の如＜［２図のようなメモリー領域
に一時記憶され、更にこのメモリー領域の７列方向にデ
ータ補間か行われ二第４図のような拡張されたメモリー
領域に書込ソれる。

第５図のオートセンタリング回路は＃！７図及び１！８
図に示すレジストレーション調整部とほぼ同じ構成であ
ってよい。但し、第７図のサンプルホールド回路ａｅ　
＃ｃ　＃ける誤差信号のサンプリングは、画面全体音こ
ついて行われる。このためエツジ検出器Ｑ３ｆこおいて
エツジ信号ＥＤＧｆこ憂いて検出されたゲート信号８Ｇ
はアントゲ−）Ｑ８を通らずにサンプルホールド回路（
１６１に与えられる。また第８図憂こおいては、アップ
ダウンカウンタ（５）の出力はＶ大変換器（２）を通し
て主偏向コイル（２００）　ｉこ与えられる。

Ｎ１０図は第５図のオートレジストレーション回路（２
０２）　＋こおける一連のデータ処理を行うための第７
図の制御回路なυの具体例を示すブロック図である。な
お第１０図の回路は主としてマイクロコンピュータのＣ
ＰＵとメモリー（ＲＯＭ％ＲＡＭ）とで構成され、第８
図のアップダウンカウンタ等に対応する機能はマイク司
コンピュータのプログラムによって達成されてい１′る
。

第１０図において、ＣＰＵ（中央処理装置）（財）の演
算ユニット及びレジスタでもって第８図のアップダウン
カウンターに相当するカウンタ、か構成される。このカ
ウンタの出力データは、データバスＯｅ１ラッチ回路（
至）、全加算器６η、ラッチ回路（至）を通り、更にバ
ッファー（３９１〜（３９ｄ）　及ヒＤ　／Ａ変換器（
４０１）〜（４０ｄ）のうちの選択された１つを経て対
応する８管（３）菫たはＢ管（２）のビーム偏向装ｍｗ
ｉたは（ハ）（１８７図）にレジストレーション調整信
号として与えられる。第８図のコンパレータ（ハ）から
得られる画像位置ずれ方向を示す検出信号ＣＯＭは入出
力回路（Ｉ１０ボート）（４υを介してＣＰＵ（ロ）に
与えられ、この検出信号の高レベル及び低レベルに応じ
てＣＰＵ（ロ）内のカウンタの計数値が増減される。こ
のカウンタのクロックパルスはテレビカメラ内で用いら
れる垂直同期信号ＶＤであってよ（、このクロックパル
スＶＤは第１０図のクロック発生器−力からＣＰＵ（２
）に送られる。

：′ そして、既述の：ようにカウンタの計数値の増減：、・
□ によってビーム１１１両“（・□電流が変更され、更壷
こ変更後″：（ の画像位置ずれ方向か第７図の検出系憂こよって検出さ
れる。これを繰り返すことによって、画像の位置ずれ量
が次第に減少され、所定の収束状態でカウンタからレジ
ストレーションの合致点に対応する補正データが得られ
る。この補正データはランダムアクセスメモリーＭ３の
対応するアドレスに記憶される。

メモＩＪ−Ｍ３は第２図に示す領域（７Ｘ８）を有し、
第１図の画面分割領域の個々番こついて求められたレジ
ストレーション調整用の補正データか対応するアドレス
に書込まれる。メモリーＭ３の第２図に対応する制御ア
ドレスはＣＰＵ（ロ）よりアドレスバス（ハ）を通して
供給される。また第１図の分割領域を夫々を指定するゲ
ートパルスＧＥはゲートパルス発生器１２で作られ、第
７図の端子０からアンドゲート顛に送られる。

１チャンネル分（Ｒ電着しくはＢ管の■ずれまたはＨず
れ）のデータ検出が終了すると、メモリーＭ３の内容は
データバス（ト）を通って次々にＣＰＵ（ロ）に送られ
、Ｖ列方向のデータとデータとの間を補間する補間計算
が行われる。補間計算に必要なプログラム及び全体のシ
ステムを制御するプログ−ラムはリードオンリーメモリ
ー（ＲＯＭ）Ｎ４に書込まれている。またメモＱ−Ｍ３
の一部Ｍ３′が計算用レジスタとして用いられる。補間
結果はデータバス（至）、バッファー（４９を通って第
４図のメモリー領域を有するランダムアクヤスメモリー
Ｍ２に書込まれる。

次にメモリーＭ２に記憶された全画面に対応する１チャ
ンネル分の補正データは、撮像管のビーム走査に同期し
て読出され、全加算器０？）、ラッチ回路（至）を通り
、更曇こバッファー＜３９ｍ）〜（３９ｄ）、Ｄ／Ａ変
換器（４０ａ）〜（４０ｄ）の夫々の選択された一つを
経て対応する撮像管の偏向装置に与えられる。この動作
Ｇこあたっては、今度はバッファー禰が開となり、メモ
リーＭ２に対するアドレスは、アドレスカウンタ囮より
与えられる。この結果、メモリーＭ２の内容に基いてレ
ジストレーションが調整された画像出力が得られ、この
画像出力に基いて２回目のレジストレーション調整が行
われる。なおメモＩＪ−Ｍ２の書込み、読出しの制御は
制御回路−の出力に基いて行われる。

２回目のレジストレーション調整に喪する２次補正デー
タは、１回目と同様にＣＰＵ（財）内に設けられたアッ
プダウンカウンタからデータバス（至）、ラッチ回路（
至）を経て全加算器（ロ）に送られ、ここでメモ！Ｊ−
Ｍ２からの前回の補正データと加え合わされてから、既
述のようにＤ／Ａ変換されて、対応する撮像管の偏向装
置に与えられる。上記アップダウンカウンタの計数増減
によって検出された２次補正データはメモリーＭ３の対
応するアドレスに記憶される。この２次補正データは１
回目のｌ４Ｉｉ分に対する微調整分である。

の 第１図の画面分割領域の夫々につい°（１回目のレジス
トレーション調整か終了すると、メモリーＭ３の内容と
メモリーＭ２の内容とがＣＰＵ（財）Ｅこおいて加え合
わされ、メモリーＭ３ｆこ再び収容さ巴 れる。次にメモＩＪ　−Ｍ　３の補正データのＶ列方向
醤こついての補間がＣＰＵ−において行われ、補間デー
タかメモリーＭ２に畳重・１・まれる。

以上のようなレジストレーション調整がＢ管（３）及び
Ｂ管（２）の夫々の■ずれに関しては上述の如く２回、
またＨずれに関しては４回行われる。このような前回の
レジストレーション調整結果に基く再調整の繰返し憂こ
より極めて正確な補正データが得られる。特暑こ、１／
ｓ１図の画面分割領域では、各領域を画面の中心と見な
して領域ごとにＤＣの偏向バイアスを与えてスタティッ
クに補正データを検出しているが、検出された１次補正
データをビーム走査に同期させて読出して各撮像管の偏
向装置番こ与えると、偏向装置の周波数特性（ダイナミ
ック特性）＃こ影響されて、ビームが補正値通りに制御
されない。従って１回のレジストレーション調整のみで
は追込め得ない詞ｌＩＥ誤差が生ずる。しかし上述の如
くレジストレーションのｆｌ！調整を行うことにより、
調整娯差が検知できる範囲内でこれを零に近ずけること
かできる。

また、１回目のレジストレーション調整で得た補正デー
タをと、パ＝ム走査に同期して読出して補正。おｔ、ｒ
（ｉｉｌ、、）、１４ｔｉｃ−＊え、。、。。□。

は少なくとも水量走査周波数の４倍の周波数を有する高
周波信号であって、この高周波信号は撮像管の偏向系の
インダクタンス分による周波数特性によって歪を生ずる
。しかしレジストレーション調整際の補正データの検出
では、各画面分割領域ごとに、ＣＰＵ（３４）内のアッ
プダウンカウンタの計数増減に応じて定まる直流信号を
補正信号として各偏向装置に与えているので、この補正
信号は偏向系の周波数特性の影響を全（受けない。従っ
て極めて正確な補正データが得られる。

なお２回目以降のレジストレーション調整で６瓜ｊｌ！
１０図の全加算器ｃ１７）＃こおいてメモリーＭ２の出
力の１次補正データとＣＰＵ（財）で作られる直流の２
次補正データとか加算されるので、加算結果がオーバー
フローすることもある。このため全加算器Ｃ３７）のキ
ャリー出力をオーバーフロー検出回路−で検出し、オー
バーフローか生じたときに検出回路嬢からラッチ回路６
υを介して所定のバイアスデータをデータバスに送り込
んで、オーバーフロー状態がリセットされるようにして
いる。

な忘最終のレジストレーション調整（Ｈｆれに関しては
４回目）では、補間計算を行う前に、メモＩＪ　−Ｍ　
Ｓ内のデータの画面全体（５６個の領域）についての平
均値がＣＰＵ０４ｊこで計算される。この平均値は第５
図のようにオートセンタリング回路Ｃ２０５）にオフセ
ット分として与えられる。菫たメモＩＪ−Ｍ３の各デー
タから上記平均値か減算される。そしてオフセット分か
キャンセルされたＭ６のデータ憂こ基いて上述の補間計
算が行われ、メモリーＭ２１こ転送される。

上述のよう番こ検出及び補間されてメモリーＭ２壷こ記
憶された補正データは、全加算器ｃ７）、ラッチ（至）
及びバッファーＣ５９＆）〜（３９ｄ　）の選択された
１つを通って対応するメモＩＪ−Ｍ１〜Ｍ１Ｎの１つに
転送される。このメモリーＭ１〜Ｍ１＃　はメモ！Ｊ−
Ｍ２と同じ領域（謁４図）を有し、ＭｌがＢ管（３）の
Ｖチャンネル、Ｍ１′かＢ管のＨチャンネノζＭ１″が
Ｂ管（２）のＶチャンネル、Ｍｌ”　がＢ管のＨチャン
ネルに夫々割当てられている。なおバッファー（３９す
〜（３９ｄ）はＢ／８（バッファーセレクト）デコーダ
（５ａからゲート脅を通じて与えられる制御信号によっ
て各チャンネル（Ｒ／Ｖ、Ｒ／Ｈ。

Ｂ／Ｖ、Ｂ／Ｈ）ｆこ応じて選択される。またメモリー
Ｍ１〜Ｍ１″′はＣ／８（チップセレクト）デコーダ（
財）からゲート（へ）を通じて与えられる制御信号によ
って各チャンネルに対応して選択される。

これらのデコーダ６３Ｆ４はＣＰＵ０４）から入出力回
路（４υを通じて供給される制御信号に基いて動作す４
メモリ−Ｍ１〜Ｍ　１／／／の内容はアドレス発生器（
ト）からアドレスバス６７）を通って与えられるアドレ
ス信号に応じてビームの偏向動作に同期して読出され、
対応するＤ／Ａ変換器（４０１）　〜（４０ｄ）を通じ
て各撮像管（２＋（３）の偏向装置（２２１ｒ！３に与
えられる。

この結果、Ｇ管（４）を基準にしてＲ管（３）及びＢ管
（２）の夫々の■方向及びＨ方向のレジストレーション
調整が行われ、色ずれのない映倫出力がテレビカメラか
ら得られる。なお各メモリーＭ１〜Ｍ１＃の書込みと読
出しの制御は、書込゛み／読出しく　Ｒ／Ｗ）の制御信
号発生器−からゲート１を通じて供給される制御信号に
応じて行われるシ：−制御信号発生器−は制御回路（財
）及びクロック′発生器６傷の出力に基いて書込み／読
出しの制御信号を形成する。

次に１＠１１図は上述のレジストレーション調整の動作
を１とめたフローチャートである。まずカメラの調整始
動釦の操作−こよって調整動作が開始され、処理（１０
０）でメモリーＭ２にプリセットデータが書込まれ、処
理（１０１）でＭ２のプリセットデータがメモリーＭ１
〜Ｍぜの夫々に転送される。

このプリセットデータは例えば８０ｉｉ（１６進表示〕
であってよく、この場合、Ｄ／Ａ変換器（４０Ｊｌ）〜
（４０ｄ）の出力は零で、各撮像管の補助偏向コイル（
２０１）に与える補正電流か零Ｇこなっている。

次に判断（１０２）でスタート信号の有無の検出か行わ
れる。このスタート信号は、ｌｌ！５図のオートセンタ
リング回路（２０３）の動作終了によって発生されるセ
ンタリング終了信号であってよい。

次に処理（１０３）で４チヤンネル（Ｒ管、Ｂ管のＶず
れ、Ｈずれ〕、・：の調整のうちの１チヤンネルの、１
１ 指定か行われ、吏・に処理（１０４）でメモ！Ｊ−Ｍ２
に１：１１１ プリセットデー４’：、、、２書込みか行われる。この
プリセットデータの書込みは、メモＩＪ−Ｍ２の内容を
各チャンネルのレジストレーション調整の開始前にリセ
ットするために行われ、そのプリセットデータは無調整
量憂こ相当するデータ８０Ｈ（１６進）である。このプ
リセットによって前回のレジストレーション調整の過程
でメモＩＪ−Ｍ２に記碌されたデータは消去される。次
に処理（１０５）でレジストレーションの調整回数（１
次調整、２次調整・・・・・・。

を計数するカウンタ（ＲＥＧＩループカウンタ）がプリ
セットされる。

次に処理（１０３）に２いて指定されたチャンネルがＨ
か■かの判別が判断（１０６）で行われ、Ｈであれば、
第１０図のメモＩＪ−Ｍ３へのずれ補正データの取込み
のためのデータＩ１０サブルー与ン（１０７）が行われ
、更にメモＩＪ　−Ｍ　３に取込まれたデータに対して
７列方向の補間処理がサブルーチン（１０８）で行われ
る。補間処理が終了すると、ＲｇＧＩループカウンタり
計数値が４か否かの判別か判断（１０９）で行われ、４
に達していなければ、補正データ取込み′のサブルーチ
ン（１０７）に戻る。

このループは４゛回繰返され、１次〜４次までのレジス
トレーシーヨ゛ン調整か行われる。４回の調整が終了す
ると、処理（１１０）でメモＩＪ−Ｍ２のデータが対応
するメモリーＭ１〜Ｍ１＃Ｆ（Ｒ／Ｖ％Ｒ／Ｈ１Ｂ／Ｖ
、Ｂ／Ｈの１つ）に転送される。

上記の判断（１０６）で■方向のレジストレーション調
整番こ分岐された場合には、Ｈ方向と同様なデータ取込
み及び補間サブルーチン（１０７＞（１０８）が行われ
、判断（１１１）でＲ１）ＧＩループが２回行われたか
否かの判別か行われる。■方向のずれ補正については、
本来画面の垂直方向の画素単位か水平走査線であるから
、２回のレジストレーション調整でほぼ満足し得る調整
結果を得ることかできる。

処１１（１１０）に８いてメモＩＪ−Ｍ２の内容が対応
するメモリーＭ１〜Ｍ１１′′に転送されると、判断（
１１２）で４チヤンネルの全ての調整が終了したか否か
の判別が行われ、ＮＯ（ノー）であれば処理（１０４）
ｆこ戻って残りのチャンネルの調整が開始される。全部
のチャンネルの調整が完了すると、第１０図の回路によ
るレジストレーション調−整動作の全ては終了する。

次に８８１２図は第１１図中の補正データ取込みのため
のデータＩ１０サブルーチン（１０７）の詳細を示すフ
ローチャートである。また第１３図はずれ補正データ検
出の際のデータ収束状態を示す線図である。

データＩ１０サブルーチンに入ると、まずｓ１図の各分
割領域の一つに対応するメモＩＪ−Ｍ３の１１１１１１
アドレスがセットされる（処理１２０）。セットされた
メモリーＭ３の制御アドレス８Ａは処理（１２１）で第
１０図の入出力回路（ＰＩＯ）θυに出力され、この入
出力回路Ｃυからケートパルス発生器（４３４こ送られ
る。ゲートパルス発生器Ｑ２ではこの制御アドレス８Ａ
とアドレス発主器輸の出力のビームの走査に同期したア
ドレスとに応じて、画面分割領域の位置を代嚢Ｔるゲー
トパルスＧＢか形成され、このゲートパルスに基いて第
５図の検出系で各分割領域ごとｌこ■ずれ、Ｈずれの補
正データが検出される。　　　　・１ 次に第１２図の判断（１２２，）、１：、でＲＥＧＩル
ープカウンタの計数値か判別され、１回目のレジストレ
ーション調整であれば、ＣＰＵ（財）内の計測用アップ
ダウンカウンタの１回の計数増減昏こついての可能変化
範囲〔ステップ巾〕を８０ｉｉ（１６進）にするために
、ＣＰＵ（財）内のレジスタｒ３にデータ８０ｉｉをロ
ードする（処理１２６）。そしてアップダウンカウンタ
の初期値を８０Ｈ＃こプリセットする（処理１２４）。

この状態では、ｊｆ！１３図−こ示すようにアップダウ
ンカウンタの出力値か８０１１になって調整対象の撮像
管のビーム偏向に対する補正量は零である。またカウン
タの１回の計数増減の変化可能中か８０Ｍとなっている
。カウンタの内容は、処理（１２５）で＃１１０図のＣ
ＰＵ（１４１からデータバス（至）を通ってラッチ（至
）に転送される。

ラッチ（至）の出力はＤ／ム変換されてビーム偏向系番
こ補正電流として加えられる。

次の処理ではカウンタの変化中を記憶しているレジスタ
ｒ６のデータがｈに生滅される（処理１２６）。

これによって力１ウンタの増減のステップ巾が８０Ｖ２
優こセットされ条、鴛そして判断（１２７）で、ＣＰＵ
（２）に送られて来るｉ直同期信号ＶＤの有無の検出が
行われ、検出があれば第８図のコンパレータ（ハ）の出
力ＣＯＭが示すアップダウン情報（ずれ補正方向の指示
データ）Ｕ／Ｄが、第１０図の入出力回路０υからＣＰ
Ｕｏ４に取込まれる〔処理１２８〕。

このアップダウン情報は判断（１２９）で判別され、ア
ップであれば処理（１３０）でアップダウンカウンタか
ｒ３　（＝　８０Ｍ／２　）だけ計数増加する。またア
ップダウン情報かダウンであれば、処理（１３１）でカ
ウンタの計数値がｒ６だけ減少する。

次にカウンタのステップ巾ｒ３か１ビツトに達したか否
かの判別か判＃（１３２）で行われる。判断（１３２）
がＮＯであれば、処理（１２５）　ｆこ戻ってカウンタ
の内容かラッチ（至）に転送される。この結果、例え７
ｆ第１３図に示すようにビーム偏向系にカウンタ増加分
に対応する補正量（＋ｒ３／２　　）が与えられる。以
後上述と同様曇こ１回の補正ごと曇こステップ巾ｒ６が
３Ａ４こ半減され、Ｕ／Ｄデータ暑こ応じてカウンタの
計数値がｒ３だけ増減される。セしてｒ６か１ビツトに
なるまでこのアップダウンカウンタの増減ループの繰返
しが行われ、カウンタ出力の補正データは第１１図に示
すよう＋ｃ　Ｖ　Ｄどきに＋ｒ３／２、＋ｒ３／４、−
　ｒ　３／８、−ｒ３／１６・・・・・・・・・−・・
・・・・・・と目標値８に収束して行く。

ｒ３＝１に達すると、カウンタのステップ巾を１ビツト
にした状態で、上述と同様にＶＤ検出（判断１２７’）
、Ｕ／Ｄデータ取込み（処理１２９’）、アップダウン
判別（判断１２９’）、カウンタをｒ３だけアップまた
はダウン（処理１３０’、１３１’）及びカウンタ内容
のラッチへの転送（処理１２５’）のデータ処理が行わ
れる。セしてＣの１ビツトの増減が第１６図のように４
回繰返されたとき、判断（１３３）でこれを検出し、補
正データが目標値壷こほば収束したと見なして、処理（
１３４）でカウンタの内容のデータをメモ！Ｊ−Ｍ３の
対応する制御アドレスに記憶させる。これによってＷ、
１図の分割・領域の１つ暑こ対する第１回目のレジスト
レーション調整か終了し、次暑こ処理（１３５）でメモ
ＩＪ−Ｍ３の制御アドレスが１つ増加され、次の分割領
域のレジストレーション調整壷こ入る。そして判断（１
５６）で全アドレスについてのａｍ終了が検出されるま
で、第１２図の■→■の処理ループか繰返し行われる。

第１図の４９個の分割領域の全部（４９個）に対しての
第１回目のレジストレーション調整が終了して、調１ｉ
＋こ要した補正データかメモり−Ｍ３の全アドレスに書
込まれると、次擾こ第１図の水平ブランキング区間Ｈ−
ＢＬＫに対応するＭ３のアドレスに、その前後の平均値
データが書込まれる（処理１３７）。これによってＷ、
１回目のデータＩ１０サブルーチン（１０７）か完了し
、第１１図のメインプログラムに戻る。メインプログラ
ムでは既述のようにデータ補間のサブルーチン（１０８
）が行われて、この補間データがメモＩＪ−Ｍ２に入れ
られ、このメモ！Ｊ−Ｍ２の読出しデータに基いてビー
ム偏向系か制御されてレジストレーション調整か行われ
る。

ｗＪ１回目のレジストレーション調整が終了すると、Ｒ
ＥＧＩループカウンタが１つ増加され、第１１図のメイ
ンプログラムに示蒼ようにデータＩ１０サブルーチン（
１０７）に復−じ、２回目のレジストレーション調整に
入る。２回目のレジストレーション調整では、第１２図
の判断（１２２）から処理（１３８）に分岐され、メモ
ＩＪ−Ｍ３の対応する制御アドレスから１回目の補正デ
ータがＣＰＵ（財）に読出され、次の判断（１３９）で
無調整データ（８０１１）を零としたときのこの補正デ
ータ８１の正負（無調整データに対する大小）が判別さ
れ、正であれば処Ｍｌ（１４０）でＦＦＨから補正デー
タＳ１が減算される。

その減算結果は、データかＦＦＨ（オール１）になって
オーバーフローするまでのカウンタの可変中込１れる。

また負であれば、逆Ｇこ、処理（１４１）で補正データ
かカウンタの可変中としてｒ３に書込まれる。負データ
の場合には、データそのものか、カウンタが計数減少し
てアンダーフロー（ＯＯＦ）するまでの可能変化“φを
代表している。

以後第１回目と同じデータ処理か行われ、第１１図に示
ＴようにデＬ、）ｉ、夕８０Ｍ　からスタートしてｒ３
／２（可能変化中の％）、ｒ３／４．１３／８・・・・
・・・・・・・・のステップ巾でアップダウンカウンタ
の計数増減が行われる。１回目の調整でレジストレーシ
ョン誤差の大部分は補正されているので、カウンタの目
標計数値Ｓは小さくなっているから、カウンタのステッ
プ巾も小さくてよい。

カウンタの計数増減によって２回目のレジストレーショ
ン調整が行われ、メモＩＪ−Ｍ３の全領域Ｅこ２次補正
データが書込まれると、第１１図のメインプログラムに
戻り、再び７列方向の補間計算か行われる。

第１４図は補間サブルーチンのフローチャートを示し、
第１５図は補間計算法を説明するためのＶ方向データ列
の線図である。

１１！１４図で、まず第２図のメモ！Ｊ−Ｍ３の各領域
の１つを代表するアドレスＮ（０〜５５）かセットされ
る（処理１５０）。次に第４図のメモリーＭ２のアドレ
スｒ３　、ｒ４をＮと対応させてセットする（処理１５
１）。な８メモリ−Ｍ３はアドレス領域が０〜５５の１
次元メモリーであるが、メモＩＪ−Ｍ２は第４図に示す
よう騒こ７列方向及び８列方向の２次元メモＩＪ’−ｆ
こ拡張されている。次に処理（１５２）でメモリーＭ２
のメモリーＭ３ｆこ対応する番地のデータか読出されて
Ｍ３に加えられる。

な８１１回目レジストレーション調整ではＭ２にはデー
タ８０Ｍが入っている。ｊた２回目のレジストレーショ
ン調１ではＭ２には前回の調整で必要とした１次補正デ
ータの補間データか入っている。このときＭ３ｉこは１
回目の１次補正データに対する修正分の２次補正データ
が入っている。従って処理（１５２）によってメモリー
Ｍ３内に補正データの絶対量か書込まれる。

次−こ処理（１５３）でメモ！Ｊ−Ｍ３のＮ番地のデー
タがＣＰＵのレジスタｒ１に続出され、更−こＭ３のＮ
＋８番地のデータかＣＰＨのレジスタｒ２＃こ続出され
る。このＮ番地及びＮ＋８番地のデータは第２図に示す
ように画面分割領域のＶ列方向番こ隣接するデータであ
る。次ｉこｒｌ及びｒ２のデータの間を３６等分して第
３図のような補間データ１１、Ｉ２・・・・・・・・・
・・・・・・・・・を線形近似で計算する（処理１５５
）。

計算結果はメモＩＪ−Ｍ３内に設けられたに番地（０〜
３５）の仮領域Ｍ　３’Ｊこ一時的に記憶される。

補間計算式は、 （３６−Ｋ）ｒｌ−１−Ｋｒ）＋１８ ３６ でＫの値を０〜３５まで変化させ、計算結果をＭ　３／
の対応番地に書込む。なおこの計算式の１８は四捨五入
のために付加されている。この結果、第１５図１こ示す
ようｌこ１例えば７列方向に隣接する一組のデータＤ１
６、Ｄ２４間の３５本の走査ｆｌｉ４こ対応するデータ
が計算によって得られる。

次曇こ判断（１５６）　ｆこ８いて、Ｍ３のアドレスデ
ータＮ（０〜５５）について画面分割領域の上端（０〜
７）、中間（８〜４７）、下端（４８〜５５）閣の場合
にはＣｔこ分岐され、処理（１５７）で、補間計算され
たメモ！Ｊ−Ｍ３’のに！地（０〜３５）の内容かメモ
！Ｊ−Ｍ２のｒ３　、ｒ４畢地に転送される。

そしてメモリーＭ６のアドレネＮを１つ増加させ： （処理１５８）、！た増加されたＮに対応するＭ２のア
ドレスｒ３　、ｒ４が計算される（処理１５９）。

そして次の補間計算を行うために、判断（１６０）の分
岐を経て処理（１５２）に戻る。メモＱ−Ｍ３のアドレ
スＮか５５菫で進んで、画面のほぼ全面ｌこついての補
間が終了すると、判断（１６０）でこれが判別されて第
１１図のメインフローに復帰する。

＃！１６図は第１４図の判断（１５６）の分岐Ａで行わ
れる画面上端部の延長補間を示すフローチャートで、第
１７図は延長補間法を示す１ｌｉＥである。

第１６図で、ソず処理（１６１）に３いてメモリー領域
内に設けられた計算用メモ！Ｊ−Ｍ３’のに番地（０〜
１７）のアドレスかセットされ、更曇こ処理（１６２）
でメモリーＭ３′のＪＩＩ地（６６〜５６）のアドレス
がセットされる。Ｍ３／のに番地（０〜１７）には第１
２５！０の処理（１５５）で上端部のデータ（Ｋ２Ｏ）
から画面内側方向に計算された補間データが既に書込ま
れ工いる。またＭ６′のＪ番地は延長補間されたデー夛
の収容場所である。

次に処理（１６３ｊ　）、７メモリ−Ｍ　３’の０番地
（Ｋ２Ｏ）かｃｐｕのレジスタｒ１にロードされる。こ
の０番地のデータは第２図の上ｍ部０．１．２・・・・
・・・・・のデータに骸当する。更に処理（１６４）で
Ｍ　Ｓ’のに番地をＣＰＵのレジスタｒ２にロードする
。直線近似によって延長補間を行う場合、第１７図に示
すように上端部のデータｒｌｊこ関して、補間データｒ
２と延長補間によって得られるデータｒ　２／とは点対
称の位置にある。従って、 ｒ２−ｒ１＝ｒｊ−ｒ２’ であるから、 ｒ２′＝１１×２−ｒ２ の計算式で延長補間データを得ることかできる。

処理（１ｔ５５）では、上式の計算結果を再びレジスタ
ｒ２Ｇこ畳込んでいる。計算結果は、判断（１６６）に
おいてオーバーフローの有無かチェックされ、オーバー
フローが無ければ、処ＩＩ（１６８）でメモリーＭ６′
のＪＩＩ地に転送される。なｇｒ２のデータかＭ　３’
の１番地であれば、Ｍ３′のＪ番地は５２番地に相当す
る。もし計算値がオーバーフローすると、処理（１６７
）でレジスタｒ２の内容をＦＦＨ（オール１）または０
０Ｈ（オール０〕にリセットする。

１つの延長補間計算が終了すると、Ｊ番地を１つ減少さ
せ（処理１６９）％菫たＫＩＩ地を１つ増加させる（処
理１７０）。そしてＪが３６に達するまで１８回針計算
繰返し、判断（１７１）でＪの全てか終了したことが検
知されると、延長補間によって得られたメモＩＪ　−Ｍ
　３’のＪ番地（６６〜５３）のデータが、対応するメ
モＱ−Ｍ２の■番地に転送される（処理１７２）。上端
のデータの１つに対して上述の延長補間処現が終了する
と、＠１４図の０点に戻される。

次醗こ第１８図は第１４＆Ｊの判断（１５６）の分岐Ｂ
で行われる画面分割領域の下端部の延長補間のフローチ
ャートである。このフローチャートは１１１６図に示す
ものとほぼ同一であって、８１２図の処理（１５５）で
画面下端のデータから画面の上方向：こ−補間して得ら
れたメモＩＪ　−Ｍ　３’のに番地（１８〜５３）のデ
ータを基にして、下端のデータよりｙ側の延長補間デー
タを計算する点が＃１１６図き異なっている。

上述のようにして第４図のメモリー領域（２５６×８）
の全てについて補間データか計算され、計算結果は第１
１図で説明したようにメ七ＩＪ−Ｍ２から対応するメモ
リーＭ１〜Ｍ１″４こ転送される。

各撮像管Ｒ及びＧに対する最終のレジストレーション調
整（Ｈずれについては４回目）では、第１１図のメイン
フロー醤こおけるデータＩ１０サブルーチン（１０７）
の後で、ｊｌ！１９図のフローチャートに基いてデータ
中のＤＣ成分か検出される。すなわち、処理（１１４）
でメモリー領域内のデータとメモリーＭ２の対応アドレ
スのデータとが加えられ、メモ！Ｊ−Ｍ３に入れられる
。これによってメモＱ−Ｍ３には補間前の最終的な補正
データか収容される。次に処理（１１５）でメモリーＭ
５のデータの和ΣＭ３をデータ個数５６個で割った平均
値が求められ、これかＣＰＵ内のレジスタｒ６に入れら
れる。次をこ処理（１１６）でメモリーＭ３のデータか
ら平均値ｒ６が減算され、データが有していたＤＣ成分
か除かれる。この処理を行った後、メモリーＭ３の領域
をメモ！Ｊ　−Ｍ　２．１４領域に拡張するた。

めの補間サブルーチン（１０９）′か行われる。レジス
タｒ６暑こ記憶された平均値は第５図のオートセンタリ
ング回路（２０５）に与えられ、主偏向コイル（２００
）に流すＤＣバイアス信号の一部として用いられる。

なおＮＴ８Ｃ方式では１フイ一ルド画面の走査線本数は
２６２．５本であり、第１図のよう醗こ画面分割を７等
分して１区画に３６ラインを割当てると画面中間部では
６×３６個の補間データが件数され、菫た画面の上端部
及び下端部で夫々１８個ずつ延長補間データが作成され
る。従ってメモリーＭ２及びＭ１〜Ｍ　ｔｅｌｌの■方
向のアドレスは、垂直ブランキング区間Ｖ−ＢＬＫのデ
ーターこ必要な１つのアドレスを加えて３ＳｘＺ＋１＝
２５３個必畏である。即ち、２にバイトのメモリーで１
チャンネル分のデータを格納することかできる。このメ
モリーの■方向アドレス″と走査−との対応については
、３６Ｘ７本の走査縁に対して３６×７アドレスか割当
でられ、また残りの１つのアドレ１ スか垂直ブラン犀・ング区間として１１本の走査線に割
当てられてし；家名。つまり、３６ｘ７＋１１＝２６５
本の走査線の夫々＃２対してメモリーのアドレスが割当
てられる。

ブランキング区間の１１ライン醤こ対するメモリーの■
方向の１つのアドレスには、゛画面上端部の延長補間に
よって−得られたデータの最上端のデータと、画面下端
部の延長補間によって得られたデータの最下端のデータ
との平均値が書込１れる。

この平均値データは上記１１ライン間に重複して読ｆｆ
１ｇれる。な２メモリ−Ｍ１〜Ｍ１″′　及びＭ２のア
ドレス中のブランキング区間（１１ライン）を実際の映
像信号のブランキング区間よりも短くしているのは、撮
像管内では映像のブランキング期間の領域まで広範囲に
わたって走査が行われているので、ブランキング期間内
でもレジストレーション調整を行うこと壷こよって、画
面の周辺部まで補正の精度を高めることができるからで
ある。

なお第４図の・メモリー領域の実線Ｕで囲った部分かＮ
ＴＳＣ方式の場合の有効画面を示している。

本発明の実施例をＰＡＬテレビジョンシステムに適用す
る場合には、レジストレーション調整番こ必要な補正デ
ータの抽出は上述と同じように行われるが、メモリーＭ
１〜Ｍ１″′及びＭ２の■方向アドレスと画面を形成す
る走査線との対応を変更して、ＮＴ８Ｃ方式とＰＡＬ方
式との７１−ドウエア及びソフトウェアの共通化を図っ
ている。すなわち、ＰＡＬシステムでは、１フイールド
内の走査線数は３１２．５本であるから、画面分割を７
分割均等とし、１区画憂こ４２ラインを割当て、垂直ブ
ランキング期間を１５ラインとすると、必要な■方向ア
ドレスは、４２Ｘ７＋１＋４＝２９９であり、走査線数
は４２Ｘ７＋１５＝３０９となる。

従って１フイールドの走査＠５１２．５に対する不足分
は４ラインであって、この４ラインについては、補間計
算の除曇こ画面最下部の区画１こついて下方向に延長補
間することによって補間データを作り出すことができる
。しかしＮＴ＆Ｃ方式の場合と同じように、１ラインに
ついて１アドレスを割当てると、上記のように２９９ア
ドレス必要であり、２にバイトで１チャンネル分のデー
タを格納することができない。メモリーの容量を増加さ
せることはコスト及び消費電力の面で好ましくない。

このため本実施例では、ＰＡＬ方式のときに４２ライン
に対して３６アドレスを割当°ＣるようＩこし。

アドレスの歩進を６ステツプに１回止めて、メモリーか
ら読出される補正データの数とライン数とをほぼ一致さ
せている。この処理によって第４図の点線Ｖに示すよう
にＰＡＬ方式の有効画面領域は、メモリー９関上でＮＴ
ＳＣ方式の有効画面領域（笑ＭＹ）とほぼ同じ−こなる
。

第２０図はメモリーＭ１〜Ｍ１”’ｆこ記憶された補正
データを撮像管のビーム走査に同期して読出丁ためのア
ドレスを作るアドレス発生器−の回路図で、第２１図及
び第２２＠はその動作を説明するためのタイムチャート
である。

ｊｌ！２１図のＡは水平ブランキング区間Ｈ−Ｂｌ、Ｋ
を示している。菫たＢはこのテレビカメラ内で使用され
ている水平同期信号ＨＤを示している。この水平同期信
号は第２０図の、Ｈ位相調整回路Ｉりに与えられ、第２
１図Ｃの如くに位相調整されてからＰＬＬ回ｉｉｆ［に
供給される１、。、なおこのアドレス発生器員で作られ
るアドレスに、基いてゲートパルス発生器Ｍ　（４ａ　
６ｃ　ｇいてゲート信号ＧＥが形成されるので、このゲ
ート信号が有効画面内で左右対称となるよう擾こ、水平
同期信号ＨＤの位相を調整する目的でＨ位相調整回路Ｉ
２が設けられている。

ＰＬＬ回路−の出力からは第２１図Ｆに示す１６遍倍さ
れたクロックパルスｊ６ＦＨが１８うれる。

このクロックパルスは４ビツトのＨカウンターのクロッ
ク入力ＣＫＫ供給され、こりカウンタのキャリー出力Ｆ
Ｈ（水平周波数、ＪＲ２１図Ｅ）がインバーターで第２
１図りの如（ＰＬＬ回路Ｈｔこ位相比較信号として帰還
される。カウンターの最下位ビットからは第２１図Ｇに
示すクロックパルスＢｔｕか得られる。このクロックパ
ルスはＨずれ補正データをメモリーから読出Ｔときのア
ドレス作成のためのクロックとして用いられる。またカ
ウンターの上位３ビツトはＶずれ補正データメそり一の
Ｈ−軸の読出しアドレスＶＭＡＯ〜Ｖ￥Ａ２となる。こ
のアドレスは第２１図Ｈに示すように水平周期内でｊ１
１〜７ｔで歩進する。

次に篇２２図Ｂ′（、；このテレビカメラ内で使用され
ている重置同期信号ＶＤを示し、Ａは垂直ブランキング
区間Ｖ−ＢＬＫを示している。また１ｓ２２図Ｃは水平
同期信号ＨＤを示している。なおＶ位相調整回ｗｒｆ４
はＨ位相調整回路と同じ目的で設けられている。このＶ
位相調整回路−からは第２２図りに示す■タイミング信
号ＶＤ１が得られ、このタイミング信号は読出しアドレ
スのＶブランキング区間を設定するためのＶブランキン
グ（Ｖ−ＢＬＫノカウンターにプリセット信号として供
給される。またＶ位相調整回路−で作られたＶタイミン
グ信号ＶＤ２（ｌｉ２２図Ｅ）か■ブランキング信号を
作成するためのフリップフロップ岐にセット信号として
与えられる。このフリップフロップ岐は後述のＶカウン
タ（６９ａＸ６９ｂ）を制御するために設けられている
。

Ｖ−ＢＬＫカウンタ影θは＃！２２図Ｆ＃こ示すように
■タイミング信号ＶＤ１によって針数値４にプリセット
される。このプリセット値はこのカウンタ番こ与えられ
るプリセットデータＰ８及びＮ’ｌ’８に／ＰＡＬの切
換スイッチσＱから得られる為レベル信号−〇よって定
まる。Ｖ−ＢＬＫカウンターの計数値は、Ｈカウンター
からバッファーｇυを介して与えられるクロックパルス
ＰＨ（水平周波数）ごとに増加し、計数値１５で第２２
図Ｇに示すキャリーパルス１５ＣＡを発生する。なおり
ロックパルスＦＨはカウンタ６ηのイネーブル入力に与
えらへ１６逓倍のクロックパルス１６ＦＨがバッファー
＠を介してクロック大功に与えられている。

カウンターのキャリーパルス１５ＣＡは上記フリップフ
ロップＭａｌこクリアパルスとして与えられるので、フ
リップフロップ儲のＱｔＢ力から第２２ＷＪ　Ｈｉｃ　
示すような１１Ｈの巾を有するブランキングパルスＢＬ
ＫがクロックＦＨに同期して得られる。このブランキン
グパルスはＶカウンタ　（６９ｍ）（６９ｂ）の夫々に
クリア信号として与えられるので、Ｖカウンタは、第２
２図Ｉに示すよう沓こ、ブランキングパルスＢＬＫ（ｊ
１２２図Ｈ）か高レベルに復帰した後Ｈ周期でカウント
増加する。なおりカウンタ（６９暑）（６９ｂンは夫々
４ビツトで、互に直列に接続されている。そしてそのク
ロックパルスは１６ＦＨであるが、カウンタ（６９りの
イネーブル入力ＴＢにクロックＦＨか与えられているの
１、Ｈ周期で歩進する０〜２５６の計数出方を発生する
。

この計数出力は、■ずれ補正データを読出すための＃！
４図のメモリー領域のＶ軸のアドレスＶＭ人６〜ＶＭＡ
　１０　（８ビツト〕として用いられる。

上述のようにしてＨカウンタ（財）及びＶカウンタ（６
９ＪＩＸ６９ｂ）ｒ形ｆｆｇｔＬｍＶ７　ドｔｚＸＶＭ
ＡＱ〜ＶＭＡ　１Ｑは第１０図のメモリーＭ１及びＭ１
′の夫々に与えられ、Ｒ管及びＢ管の■ずれ補正データ
が読出される。また■アドレスは１１個のＤフリップフ
ロップからなるラッチ回路（７５ａＸ７５ｂ）に与えら
れ、クロック８ＦＨ（第２１図Ｇ）の立上りタイミング
でＨアドレスとして送出される。第２１図ＩはＨアドレ
スのＨ軸成分ＨＭＡ（）〜ＨＭＡ２の歩道変化を示して
いる。

第２１図Ｈ及びＩに示すようなＨずれ補正データの読出
しアドレスＨＭＡ□ＬｎＭＡ１０は、■ずれ補正データ
の読出しアト（スＶＭＡＯ〜ＶＭＡ１０に対して８ＦＨ
クロツクの半周期分遅れ位相で作成されている。すなわ
ち補正データをメモリーから読出してＤ／Ａ変換しロー
パスフィルタを介して偏向系に与える際に、垂直偏向系
と水平偏向系とでローパスフィルタの遅れ分（時定数）
が異なるため、牛りロック分の位相差でもってこの遅れ
分の調整を行っている。

纂２１図Ｊは補正データの検出の除に上述の読出しアド
レスＶＭＡｇたはＨＭＡと、５１２図の画面分割領域（
０，１，２・・・・・・・・・・・・・・・・・リ　を
代表するアドレス８Ａきに基いて纂１０図のゲートパル
ス発生器１４２で形成されるゲート信号ＱＢの一部（６
及び０）を示している。上述のように補正データに基い
てレジストレーション調整を行う場合には、Ｄ／ＡＩ［
の際のローパスフィルタの遅れ分を考慮しなければなら
ない。従って絖出しアドレスＶＭＡ及びＨＭＡはデータ
抽出時のサンプリング用ゲート偏量Ｇ″□Ｂよりも進み
位相で作成されている。　　　　　　　　　　　　　　
）、１・旨、： 次に本実施例１″や−（テレビカメラをＰＡＬシステム
舎こおいて動作ぎせする場合について説明する。第２２
図ＪはＰＡＬ信号の垂直ブランキング区間を示している
。既述のようにＰＡＬシステム壷こ適用する場合には、
ブランキング区間内の１５Ｈの区間をメモリー読出しの
際のブランキング区間に割当てている。このため第２０
図の切換スイッチσ〔をＰＡＬ接点側に接続して低レベ
ルのプリセット信号を形成し、Ｖ−ＢＬＫカウンタ＠η
のプリセットデータを変更する。この結果、Ｖ−ＢＬＫ
カウンタ６ηは■タイミング信号ＶＤ１（第２２図Ｄ）
で第２２図Ｋに示すように計数値０＃こプリセットされ
、その後水平周波数で１５まで計数する。

従ってフリップ７０ツブ−のＱ出力は、■タイミング信
号ＶＤ２からカウンターのキャリー出力１５ｃＡまでの
１５Ｈの区間で低レベルとなり、この１５Ｈの区間で■
カウンタ（６９ｍ）（６９ｂ）がクリアされてその計数
動作が禁止される。そしてキャリー出力ｊ５ｃＡでフリ
ップフロップ岐かりセットされると、Ｖカウンタ（６９
ａバ６９ｂ〕のクリアが解除され、第２２図りに示すよ
うに１〜２５５までの計数か行われる。

一方、切換スイッチσＱの低レベル出力はインバータＧ
Ｑを介して４ビツトの６／７カウンタａｔ＋のイネーブ
ル入力ＴＨに与えられ、これによってカウンタｆｆηか
動作状態になる。このカウンタｆｆηは、クロックパル
ス１６ＦＨをクロックとし、クロックパルスＦＨをカウ
ントイネーブル入力（ＰＲ）としているので、水平周波
数で計数動作を行う。プリセットデータＰ８としては９
が与えられ、第２２図Ｍの如（，１５Ｈのブランキング
区間終了後１０〜１５ｉ！で計数し、計数１５でキャリ
ー出力ＣＡが発生される。このカウンタσηのキャリー
出力はインバータｆｆ樽及び負論理オアゲートＣＩ場を
介してクリア入力ＣＬ　Ｒｊこ帰還されるので、！２２
図Ｍのようにクリア後の水平同期パルスＦＨ＃こ同期し
て再び針数値９Ｉこプリセットされる。従ってカウンタ
ｇηは７進カウンタとして動作する。

カウンタｆｆηのキャリー出力ＣＡは、インバータＣＩ
梯で反転されてから、ＶカウンタＣ６９ｍ）のイネーブ
ル入力ＰＥ＃こ与えられるので、計数値１５のときこの
Ｖカウンタ＜６９ａ）の計数動作か中断される。

またインバータｆｆｌの出力はアンドゲート翰−こも与
えられ、このためゲート■を通してＶカウンタ（６９ｂ
）のイネーブル入力ＰＲに与えられているクロックＦＨ
＃ＩＩ！断されて、計数値１５のときＶカウンタ（６９
ｂ）の計数動作か中断される。この結果、ｊｌ！２２図
りに示すようにｖカウンタ（・６９１Ｘ６９ｂ）の計数
出力の歩道は７Ｈに１回休止され、■アドレスＶＭＡ３
〜ＶＭＡ１Ｑは５．６．６．７−回向１１．１２．１２
．１６・・・・・・・・・・・・・・・・・・のようＧ
こ６回歩進するごとに１回だけ同一アドレスが重複して
発住される。

従つ７：ＰＡＬシステムへの応用では、メモリーＭ１〜
Ｍ１″′の内容は７ライン中の１ラインについて前のラ
インと重複して読出される。この結果、メモリーＭ１〜
Ｍ１″′のＶ軸の３２アドレスに対して４２本の走査線
が割り尚てられること−こなり、ｊ１４図Ｉこ示す如（
、ＮＴ８Ｃシステムと同じ容量メモリー（２５６Ｘ８）
でもうてＰＡＬシステムの有効画面をカバーすること示
できる。

次に第２６図は本実施例のテレビカメラの垂直偏向系及
び水平偏向系の回路図である。

纂２０図のアドレス発生器−で作成されたＶずれ補正デ
ータ読出しのためのアドレスＶＭＡＱ〜ＶＭＡ１０はメ
モリーＭ１（Ｒ／Ｖ）、Ｍｌ”ＣＢ／■）に与えられ、
またＨずれ補正データ読出しのためのアドレスＨＭＡＱ
〜ＨＭＡ１ＱはメモリーＭ１’（Ｒ／Ｈ）、Ｍｌ“’Ｃ
Ｂ／Ｈ）に与えられ、補正データかビーム走査に同期し
て読出される。

Ｍｌ及びＭｌ“の出力はＤ／ム変換器（４０ａＸ４０ｃ
）及び図外のローパスフィルタを介して第２６図の端子
（８１ＪＩＸ８１ｃ）　ｉこ与えられる。また、Ｍ１′
、Ｍ１″′の出力はＤ／ム変換器（４０ｂバ４０ｄ）及
び図外のローパスフィルタを介して端子（８１ｂ）（８
１ｄ）に与えられる。

第２６図に示すように、■偏向系はＧ管（４）％”管（
３）及ヒＢ　管（２１（Ｆ）　Ｖ　偏向コ４　ル（８２
ＧＸ８２ＲＸ８２Ｂ）を備えていて、夫々はＡ級または
Ｂ＠アンプ（８３Ｇ）（８３Ｒ）　（８３Ｂ）によって
駆動される。各偏向コイル、−・］ には可変インピーダンス回路（８４Ｇ）（８４Ｂ）（８
４Ｂ）が１ 直列に接続され、それらの端子電圧かアンプ（８３Ｇ）
（８３Ｂ）　（８３Ｂ）に帰ｌｌされることにより、ア
ンプ入力電圧をこれらの抵抗の抵抗値で割ったような電
流が各コイルに流される。基準のＧ管のコイル（ｓ　２
ｏ）を駆動Ｔるアンプ（８３（））　ｆこは、鋸歯状波
発生回路＆９＃こおいて垂直同期信号ＶＤに同期して形
成された垂直走査用鋸歯状波信号Ｖ−８ＡＷが与えられ
る。またＢ管及びＢ管を駆動するアンプ（８３Ｒ）（８
３Ｂ）には上記鋸歯状波信号が加算回路Ｃ８６ｍ）（８
６ｂ）を介して与えられる。

これらの加算回路（８６す（８６ｂ）　ｆｃは端子（８
１ａＸ８１ｃ）からレジストレーション調整信号か与え
られ、これによってＢ管及びＢ管の■方向のレジストレ
ーション調整が行われる。各垂直偏向コイル（８２Ｇ）
（８２ＲＸ８２Ｂ）は周波数特性を持っているので、水
平周波数の数倍の成分を有するＶずれ補正のレジストレ
ーション調整信号の電域が劣化することかある。しかし
既述の如くレジストレーションの再調整を行うととによ
って、この劣化分を補うことができる。

ｊｌ！２３図の水平偏向系では、水平同期信号ＨＤでも
ってトランジスタ（ハ）をスイッチング駆動すること曇
こよって水平周期の鋸歯状波電流を台管の水平偏向コイ
ル（８９Ｇ）（８９Ｒ）（８９Ｂ）に流している。なお
トランジスターと並列接続されたコンデンサーは積分用
で、フライバックトランス翰を介して並列接続されたダ
イオード鋤はダンパ用である。菫た各水平偏向コイル（
８９Ｇ）（８９Ｒ）（８９Ｂ）への偏向電流の供給ライ
ン醗こはコンデンサーを介して補正トランス（至）の２
次巻線が直列に挿入されている。この補正トランス−の
１次巻線には、鋸歯状波発生回路（財）に２いて水平同
期信号ＨＤ＋こ同期して形成された水平周期の鋸歯状波
Ｈ−８ＡＷが、ゲイン調整器（ホ）、アンプ輸を介して
供給され、これによって水平偏向のり二アリティ補償か
行われる。

水平偏向コイル（８９ＧＸ８９ＲＸ８９Ｂ）はそのイン
ダクタンスを調整する部分（８９Ｇ）’（８９Ｂ）’（
８９Ｂ）’を有し、これらを調整すること−こよって各
撮像管の出力画像のサイズ及び中心位置の粗調整を行う
ことができる。また各水平偏向コイルの夫々と直列に可
変インピーダンス回路（９７Ｇ）（９７Ｒ）（９７Ｂ）
が挿入され、これらを調整することにより台管の出力の
Ｈ方向の大体の中心位置を合わせることができる。Ｒ管
及びＢ管の可変インピーダンス回路（９７Ｒ８９７Ｂ）
は、オートセンタリング回路（２０３）から供給される
センタリング信号でもって制御される。

オートセンタリング回路（２０３）は、第７図のレジス
トレーション誤差検出回路（２１１）　、第８図のアッ
プダウンカウンタ（財）を有している。カウンタ（５）
で得られたＢ管、Ｂ管の■方向及びＨ７ｊ向のセンタリ
ングデータは、夫々レジスタ（２１２）　）こ記憶され
、その出力がＤ／Ａ変換器（ハ）でセンタリング信号に
変換される。Ｂ管及びＢ管の水平方向のセンタリング信
号Ｃ−ＲＨ及びＣ−ＢＨは、夫々加算器（２１５Ｘ２１
６）を介して前記可変インピーダンス回ｊｌ！　（９７
Ｂ）（９７Ｂ）に与えられる。また垂直方向のセンタリ
ング信号Ｃ−ＲＶ及びＣ−ＢＹは、Ｄ／Ａ変換器（ハ）
から直接に垂直偏向・コイルの可変インピーダンス回路
（８４ＲＸ８４Ｂ）に与えられて、センタリ□、（ ング調整が行われる。　　　、６．、．１゜一方、前述
の第１９図の９０−チャートのレジスタｒ６はＩ！２６
図ではレジスタ（２１５）　ｆこ相轟し、これに記憶さ
れたレジストレーション補正データの平均値は、Ｄ／Ａ
変換器（２１４）でＤＣ償号（オフセット分）に変換さ
れ、加算器（２１５Ｘ２１６）に８いてセンタリング信
号Ｃ−ＲＨ％Ｃ−ＢＨに重畳される。この結果、レジス
トレーション補正データか持っていたＤＣ成分を、主偏
向コイル（８９Ｂ）（８９Ｂ）の方に分担させることか
できる。

Ｂ管（３）及びＢ管（２）の水平方向のレジストレーシ
ョン調整は、主水平偏向コイル（８９ＲＸ８９Ｂ）　　
の２次巻線の形で挿入された補助コイル（９８ＲＸ９８
Ｂ）に補正電流を流すことによって行われる。これらの
補助コイル（９８Ｂ）（９８Ｂ）は、夫々メモリーＭ１
′及びＭ１″から読出されたＲチャンネル及びＢチャン
ネルのＨずれ補正信号を入力とするアンプ（９９Ｒ）（
９９Ｂ））こよ？　ｒ、ＩＩＡ動される。このような補
正コイルを設ける、こと−Ｇこより、主偏向コイル（８
９Ｂ）（８９Ｂ）の方をス、：′１イツチング方式で駆
動することかでき、偏向電流ｌ、＄、流すためにＡＲま
たは８級アンプ、いい。。よ′□１いヵ、６、よ、低ゎ
費、ヵ、。ア。

ことかできる。また主偏向コイルに流す偏向電流に対し
て各撮像管のり二アリテイ、画像サイズ及び中心位置に
ついての粗調を予め行うことができるから、補助コイル
（９８Ｒ８９８Ｂ）によるレジストレーション調整の補
正分はより小さくてよく、従って、駆動アンプ（９９Ｒ
Ｘ９９Ｂ）６．）出力容量は小さくてよい。

なお水平走査区間では主偏向コイル（８９Ｒ）（８９Ｂ
）の両端かスイッチング駆動回路によって短絡されてい
るため、補助コイル（９ＢＲ）（９８Ｂ月こ供給してい
るエネルギーは主偏向コイルを介して低インピーダンス
の駆動回路の側に漏れることになり、補正コイルの磁束
に影響が生ずる。特に補正コイルの磁束の高周波成分が
積分作用で減衰される。しかし既述のように２次、３次
、４次のレジストレーションの再調整を繰返すことによ
り、この減衰分を補った補正信号を作成することかでき
、この問題を完全に解消することかできる。なお垂直偏
向系において−）このようなレジストレーション調整用
の補助ゴーイールを設けてもよい。

な８上述の実施例で、各走査線に対する補正データの７
列方向の補間は［ＩＩＮ近似（１次）で行つたが、２ｇ
、３次の補間（曲線近似〕を採用することができる。ま
たＨ列方向の補間は行っていないが、メモリー領域を拡
大してＨ方向の補間を行つ′てもよい。望た補正データ
のカーブが成る種の共通な特性を有していれば、その１
癖”を強調するようにデータに重みを付加してから補間
処理を行って、もよい。

また一般にレジストレーションのずれは画面の周辺部で
大であるから、１１１図−こ示す画面分割を周辺部はど
細かい不等分割にして、調整装置の向上を図ることがで
きる。な８画面の分割数については実施例（７Ｘ７）の
如く奇数分割にするのか望ましい。奇数分割では、画面
中央に分割領域ができるので、既述の如く、この中央分
割領域に関して予め主偏向コイル壷こ直流バイアスを流
してセンタリング調整を行ってからレジストレーション
調整を行えば、補助コイルによる補正はより少なくて済
む。

本発明”は上述の如く、複数の画面分割領域の夫夫に関
してレジストレーション誤差を検出してメモリ−に記憶
し、メモリー出力に基いて撮像管の偏向系の補助偏向コ
イルに補正信号を与えるレジストレーション回路を設け
ると共に、画面全域に関してのレジストレーション誤差
を検出して偏向系の主偏向コイルに補正信号を与えるセ
ンタリング回路を設け、また上記メモリーのデータの平
均値を算出し、メモリーのデータからこの平均値を減算
するようにすると共に、上記平均値を上記センタリング
回路の出力に重畳されるように構成したものである。

従つ゛Ｃ１補助コイル蒼こ与える補正信号の大きさを減
少させることかでき、巻回数の少ない補助コイルでも有
効なレジストレーション補正を行うことができ、また補
助コイル及びその駆動回路での電力消費量をより少なく
することかできる。また予めセンタリング回路でレジス
トレーション調整の粗調整を行って、レジストレーショ
ン回路での必要な誤差検出量を少なくできるから、誤差
検出の精度を隔クシ、かつ検出を迅速に行うことが可能
蚤こなる。

【図面の簡単な説明】

第１図は本発明の実施例の自動レジストレーション調整
方式を説明する画面の平面図、ＩＩ！２図は第１図の画
面分割領域の夫々におけるずれ補正データを記憶するメ
モリー領域を示す線図、第６図は第２図のメモリー領域
の垂直列方向暑こ隣！Ｉ’！−るデータの中間部を補間
Ｔる操作を説明するための線図、第４図は補間憂こよっ
て形成されたレジストレーション調整データを記憶する
メモリー領域を示す線図、１１Ｉ、５図は本発明のレジ
ストレーション調整システムの全体のブロック図、第６
人図及び第６Ｂ図は第４図のメモリーから読出された補
正信号の１水平区間の波形図、第７図は水平及び垂直方
向のずれ補正−報の検出回路の一例を示すブロック回路
図、第、６図は１８７図のレジストレージ■ ヨン調整部の制御−路の原理的な一例を示すブロック回
路図・第９ｉ、はｊ１ｇ７図の動作を示す波形図・第１
０図はＨずれ及び■ずれの補正データの検出、配憶、補
間、レジストレーション調整の各制御を実行する制御回
路のプローツク回路図、第１１図は第１０図のレジスト
レーション調整動作をまとめたフローチャート、第１２
図は第１１図中のデータＩ１０サブルーチンの詳細を示
すフローチャート、第１３図はずれ補正データ検出の際
のデータ収束状態を示Ｔｌ１図、第１４図は第１１図中
の補間サブルーチンのフロー千ヤード、第１５１！！Ｈ
２補間計算法を示ＴＶ方向データ列の線図、第１６図は
画面上端部での延長補間を示すフローチャート、第１７
図は延長補間法を示す線図、第１Ｓ図は画面下端部での
延長補間を示すフローチャート、第１９図はメモリー内
容の平均値（ＤＣ成分）を算出する処理のフローチャー
トＪ！２０図はメモリーＭ１〜Ｍ１″に与えるアドレス
を作るためのアドレス発生器の回路図、第２１図及び１
１２２図は夫々第２０図の動作を説明するためのタイム
チャート、第２６図は実施例のテレビカメラの垂直偏向
系及び水平偏向系の回路図である。 なお図面で用いられている符号ｉこおいて、（１）・・
・・・・・・・・・・・・・画面（２１（３１（４）−
・・・・・・・・撮像管（８２ＧＸ８２ＲＸ８２Ｂ）・
・・Ｖ　偏向：＋　４　ル（８９Ｇ）（８９Ｒ）（８９
Ｂ）・・・水平偏向コイル（９８Ｒバ９＠）・・・・・
・・・・補助コイルＭ５　−−・−−−−−・・・・−
−−−−・−・メモリーＭ２　−−−−−・−−−−−
−−−−−−−−−−メモリーＭ１〜Ｍ１′・・・・・
・・・・・・・・・・メモリー（２０２）・・・・・・
・・・・・・・・・・・・レジストレーション回路（２
０３）・・・・・・・・・・・・・・・・・・センタリ
ング回路である。 代理人　上屋　勝 ｌ　　常包芳男 Ｉ　　杉浦俊貴

Claims (1)

【特許請求の範囲】
1. 複数に分割された有効画面の各分割領域に関して基準の
   撮像管の出力信号−こ対する他の撮像管のレジストレー
   ション誤差を検出して、メモリーに記憶し、このメモリ
   ーに記憶されたデータに、基いて上記弛の撮像管の偏向
   系の補助偏向コイルに補正信号を与えるようにしたレジ
   ストレーション回路と、画面全域に関してのレジストレ
   ーション誤差を検出してその検出出力に基いて上記他の
   撮像管の偏向系の主偏向コイルに補正信号を与えるよう
   にしたセンタリング回路と、上記メ七り一に記憶された
   台分側領域のデータの平均値を算出し二上記メモリーの
   データから上記平均値を減算するデータ修正手段と、上
   記平均値が上記センタ、リング回路の出力に重畳される
   ようにした重畳手段とを夫々具備する多管式カラーカメ
   ラのレジストレー７１７１４ｍｇｍ路。