JPS58130528A - Semiconductor etching method - Google Patents

Semiconductor etching method

Info

Publication number
JPS58130528A
JPS58130528A JP1153282A JP1153282A JPS58130528A JP S58130528 A JPS58130528 A JP S58130528A JP 1153282 A JP1153282 A JP 1153282A JP 1153282 A JP1153282 A JP 1153282A JP S58130528 A JPS58130528 A JP S58130528A
Authority
JP
Japan
Prior art keywords
etching
gas
substrate
main surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1153282A
Other languages
Japanese (ja)
Inventor
Yoshihiro Yokota
横田 吉弘
Shigeru Nishimatsu
西松 茂
Norio Ichikawa
市川 範男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1153282A priority Critical patent/JPS58130528A/en
Publication of JPS58130528A publication Critical patent/JPS58130528A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To enable a deep etching having a high pattern accuracy in simple processes, by selectively etching a semiconductor substrate by a microwave plasma etching using a gas not containing carbon. CONSTITUTION:An Si substrate is prepared whereon a sensor region is formed at the fixed part of the main surface 12, and an SiO2 film is selectively formed on the main surface 11 of this substrate. As the SiO2 film selectively formed on the main surface 11, the part corresponded to a recess 14 and pelletizing grooves 13 is opened window. Next, a microwave plasma etching is applied to this Si substrate. In this case, a gas selected from gasses not containing carbon e.g. SF6, NF3, F2, XeF2 is used as the atmosphere gas. Thereby, the Si substrate 1 for a semiconductor pressure sensor is obtained which has deep and high pattern accuracy recess 14 and grooves 13.

Description

【発明の詳細な説明】 不発明は半導体のエツチング法、臀にマイクロ畝プラズ
ーqtz用し九シリコン基板のエツチング方法に関する
DETAILED DESCRIPTION OF THE INVENTION The invention relates to a method for etching semiconductors, a method for etching silicon substrates using a micro-ridge plasma qtz.

半導体装置の製造においては、シリコン4板をエツチン
グにより所望の形状に加工する工@を含むことが多い。
The manufacture of semiconductor devices often involves processing a silicon plate into a desired shape by etching.

セしてこのエツチング液機には、1楊が簡易であること
、処理時間が短−こと、高′In11度であること、エ
ツチング面が平坦であること等が要求される0例えば、
半導体圧力センナのように、センナ部では半導体基板の
殆ど會エツチングで除去し、残った半導体基板の厚さ及
び形状で感度及び強度が決定される半導体装置の製造に
使用されるエツチングでは、なかでも高精度の加工が要
求される。
In addition, this etching liquid machine is required to have a simple etching process, a short processing time, a high temperature of 11 degrees, and a flat etching surface.
Etching, which is used in the manufacture of semiconductor devices such as semiconductor pressure sensors, in which most of the semiconductor substrate in the sensor part is removed by etching, and the sensitivity and strength are determined by the thickness and shape of the remaining semiconductor substrate, is particularly difficult. High precision processing is required.

半導体のエツチング方法としては、液体雰囲気を用いる
ウェットエツチングとガス雰I!!気會用いるドライエ
ツチングとが知られている。前者の方法は、エツチング
条件を適切に選定すれば所属のエツチング形状が比較的
ffJ[良く得られ、かつエツチング面も平坦面となる
ことから広く使用されている。しかしながら、このウェ
ットエツチングは、(1)半導体基板をエツチング液中
に浸漬する几めエツチングしない狭面は丁ぺて耐蝕性膜
で被膜し、エツチング終了後にそれtwt去しなければ
ならず工程が複雑になること、(4工ツチング速度が結
晶面の影11を受けないエツチング液即ち等方性エツチ
ングgt使用する時にはサイドエツチングのためにパタ
ーン種度が悪く、これはエツチング深さが大きくなる程
著しくなること、(3)結晶面によってエツチング速度
の異なるエツチング液即ち異方性エツチング液を便用す
る時にはサイドエツチングが少なく直−状のパターンで
は比較的+lib梢度が種度れるが、曲−状のパターン
ではパターンn1度が悪くなること、(4)どのような
エツチング液を使用しても主六向に対し垂直Z1141
1面を有するエツチング面は得られず、深さ方間に対し
て王衆面と平行をなすirr#J槓が小さくなるように
傾斜した@面となるため、深いエツチングにおいてはバ
ター/槽藏が相当患くなること、(5ン処理時間が長い
こと、等の欠点t4してぃゐ。−万、後者の方法は工程
が簡単で処理時間が短くしかも浅いエツチングの場合に
はパターン梢度が嵐いことがら最近LSIの分野で使用
さt’しているが、これは1〜2βmのエツチング深さ
のものが殆どで、lo数μmから数lOμm更に111
00μmという深いエツチングには使用されていない。
Semiconductor etching methods include wet etching using a liquid atmosphere and gas atmosphere I! ! Dry etching is known. The former method is widely used because if etching conditions are appropriately selected, the associated etched shape can be obtained relatively well with ffJ[, and the etched surface is also flat. However, this wet etching process is complicated because (1) the semiconductor substrate is immersed in an etching solution, and the narrow surfaces that will not be etched are coated with a corrosion-resistant film, which must be removed after etching is completed. (4) When using an etching solution whose etching speed is not affected by the shadow 11 of crystal planes, that is, isotropic etching, the pattern quality is poor due to side etching, and this becomes more pronounced as the etching depth increases. (3) When using an etching solution that has different etching rates depending on the crystal plane, that is, an anisotropic etching solution, there is little side etching, and a straight pattern has a relatively high degree of +lib etching, but a curved pattern (4) No matter what kind of etching solution is used, the pattern n1 degree will be bad in the pattern of
It is not possible to obtain an etched surface with a single surface, but the @ surface is inclined so that the irr#J surface, which is parallel to the royal surface, becomes smaller in the depth direction. The latter method has a simple process and a short processing time, and in the case of shallow etching, the pattern density decreases. Recently, the etching depth has been used in the LSI field, but most of them have an etching depth of 1 to 2βm, and the etching depth is from several μm to several 10 μm, and even 111 μm.
It is not used for etching as deep as 00 μm.

その理由は発明者らの行なった6檀実験より次のように
推測される。Mlの理由は深いエツチングになるとエツ
チング面より物理的にイオンで叩き出すような作用が生
じ、エツチング面が凹凸になる友めと考えられる。例え
ば、5i01上にAtを被覆し九マスクを便用し、CF
4t−雰囲気ガスとする平行平板電極によりシリコン基
板t100μmの深さにエツチングしたところ、エツチ
ング面(凹部の底面)は最大30μmの凹凸が存在して
い丸、第2の理由は、マスクとして最も適している!3
10mを使用した時の選択比(Stのエツチング速度/
5illのエツチング速度)は大部分が10以下であり
報告されているものの最大でも3oであることから、尚
信頼性をもってエツチングできる深さはマスクの厚さの
10倍程度であり、マスクの厚さはシリコン基板との熱
膨張係数の差に着つく基板の湾曲を考慮すると1μm以
下にしなければならず、siO嘗tマスクにして信頼性
の高いエツチングが可能なエツチング深さが104m@
[に限定されるためと考えられる。選択比を大きくする
ために5ins上にA/、の9口き金属を積層すること
が考えられるが、この場合にはエツチングガスtl−2
椙類便用するため工程が41雑になるだけでなく 、S
 i OxとAtの窓部がそれぞれt形成するときのレ
ジスト膜厚の相違、位置合せの不十分等に基づき一致せ
ずパター/、tlffが低下するという欠点がある。
The reason for this is inferred as follows based on six experiments conducted by the inventors. The reason for Ml is thought to be that deep etching causes ions to be physically ejected from the etched surface, making the etched surface uneven. For example, coat At on 5i01, use 9 masks, and CF
When a silicon substrate was etched to a depth of 100 μm using a parallel plate electrode with a 4T atmosphere gas, the etched surface (bottom of the recess) had irregularities of up to 30 μm and was round.The second reason is that it is the most suitable as a mask. There it is! 3
Selectivity when using 10m (etching speed of St/
Most of the etching speeds (5ill etching speed) are below 10, and the maximum reported is 3o, so the depth that can be reliably etched is about 10 times the mask thickness. Considering the difference in thermal expansion coefficient with the silicon substrate and the curvature of the substrate, the etching depth must be 1 μm or less, and the etching depth that allows highly reliable etching using a SiO mask is 104 m@
This is thought to be because it is limited to [. In order to increase the selectivity, it is possible to stack 9-hole metal of A/, on 5ins, but in this case, the etching gas tl-2
Not only does the process become more complicated due to the use of soybeans, but also S
There is a drawback that the iOx and At windows do not match due to differences in resist film thickness, insufficient alignment, etc. when forming T, resulting in a drop in the pattern/tlff.

以上のように、これまで知られている半導体のエツチン
グ方法では、簡単な工程で高いパターシnIItを有す
る深いエツチングは不oTDであった。
As described above, in the semiconductor etching methods known so far, deep etching with a high pattern thickness nIIt using a simple process has not been possible.

本発明の目的は、上述の欠点を除去した改嵐された半導
体のエツチング方法を提供することにある。本発明の目
的を具体的にdえは、簡単な工程で深いエツチングの可
能な半導体のエツチング方法を提供することにある。
It is an object of the present invention to provide a method for etching a modified semiconductor, which eliminates the above-mentioned drawbacks. A specific object of the present invention is to provide a semiconductor etching method that allows deep etching with simple steps.

かかる目的を奏する本発明半導体のエツチング方法の特
徴とするところは、雰囲気ガスとして炭素を含むガスを
除くガス1r便用するマイクロ波プラズマエツチングに
よりシリコン酸化膜をマスクとしてシリコン基板t−選
択的にエツチングする点にめる。
The semiconductor etching method of the present invention that achieves the above purpose is characterized by selectively etching the silicon substrate using a silicon oxide film as a mask by microwave plasma etching using a gas excluding carbon-containing gas as an atmospheric gas. Focus on what you want to do.

マイクロ波プラズマエツチングとは、所定圧の雰囲気ガ
スをマイクロ改で励起してプラズマを発生させ、プラズ
マ中の励起原子、分子(正イオンとラジカル)と固体材
料との化学反応によって揮発性または蒸気圧の高φ反応
生成物を生成する反応を利用して、固体材料を気相でエ
ツチングする方法で、この基本的な原理は知られている
Microwave plasma etching is a process in which atmospheric gas at a predetermined pressure is excited by a micrometer to generate plasma, and the chemical reaction between excited atoms and molecules (positive ions and radicals) in the plasma and solid material increases volatile or vapor pressure The basic principle is known for etching solid materials in the gas phase using reactions that produce high φ reaction products.

マイクロ波プラズマエツチングには無磁場で上述の反応
を生じさせるものと有磁場で上述の反応を生じさせるも
のとがあり、前者は等方性エツチングであるに対し後者
は異方性エツチングであり後者がパターン精度の点で多
少優れてφる。また、後者は低ガス圧でも高fI!jg
iLのプラズマが得られ、このためガス圧を同一とした
場合エツチング速度が大きくなるという利点もある1本
発明は無磁場、有磁場のいずれにも通用できるが、後者
の有磁場マイクロ波プラズマエツチングの万が効果は大
きい。
There are two types of microwave plasma etching: one that causes the above reaction without a magnetic field, and one that causes the above reaction in a magnetic field.The former is isotropic etching, while the latter is anisotropic etching. is somewhat superior in terms of pattern accuracy. Also, the latter has high fI even at low gas pressure! jg
iL plasma can be obtained, which has the advantage of increasing the etching rate when the gas pressure is the same.1 Although the present invention can be applied to both non-magnetic field and magnetic field, the latter, magnetic field microwave plasma etching The effect is huge.

マイクロ波プラズマエツチングの雰囲気ガスとしては、
原子半径が小さく電気的陰極性が大きい弗素系ガスが便
用される。これまでLSIの分野で使用されてきた弗素
系ガスは、CF4が主で、他にC雪F、 、 C婁F’
s 、 CF2Cl、 CF冨C1x。
The atmospheric gas for microwave plasma etching is
Fluorine-based gases, which have a small atomic radius and a large electrical cathodity, are conveniently used. The fluorine-based gases that have been used in the LSI field so far are mainly CF4, and other fluorine gases such as CF, , CF'
s, CF2Cl, CFfuClx.

CCjsF* CFsBr等がある。このようなCを含
むガスの場合には、エツチング速度が小さいため深いエ
ツチングに適用すれば逃場時間が長くなること、エツチ
ング深さが大きくなるに従ってエツチング面の凹凸が大
きくなること等の欠点がある。
There are CCjsF* CFsBr, etc. In the case of such a gas containing C, the etching speed is low, so if it is applied to deep etching, the escape time will be long, and as the etching depth increases, the etching surface will become more uneven. be.

本発明で祉上述の欠点を除去する丸めにC′に含まない
ガス、例えばSFg 、NFs * Fs 、XeFs
等から選ばれた少なくとも一積類のガスt−便用する。
In the present invention, to eliminate the above-mentioned drawbacks, gases not included in C', such as SFg, NFs * Fs, XeFs
Use at least one type of gas T-conveyor selected from the following.

このような雰囲気ガスを使用した有磁場マイクロ波プラ
ズマエツチングIICよれば、30〜100#mの深い
エツチングを行なってもエツチング面の凹凸tl声m以
下にすることかできるのである。
According to the magnetic field microwave plasma etching IIC using such an atmospheric gas, even if deep etching of 30 to 100 m is performed, the unevenness of the etched surface can be reduced to less than m.

これらガスのうちでも、Sを含まないものが作業上、公
害上好ましし。
Among these gases, those that do not contain S are preferred from the viewpoint of workability and pollution.

次に雰囲気ガスの圧力でψ心が、これは5insをマス
クとして3011mi越えるエツチングtするために]
lKi!’でめる。第1図はSF・を雰囲気ガスとした
有磁場のマイクロ波プラズマエツチングにおける雰囲気
ガスの圧力と3i(*il)及び810m(点線)のエ
ツチング渇毅との関係を測定し友結果を示している。こ
の結果に基づき雰囲気ガスと選択比(Siのエツチング
速!21/ S i Osのエツチング速度)との関係
を求めたのが第2図である。この図によれば、雰囲気ガ
ス圧が5×10−’Torr以下では選択比が小さくか
つガス圧が変化しても選択比が僅かしか変化しなりが、
5×10−’Torr1に越えると選択比が30t−越
えガス圧の変化に対する選択比の変化も大きくなる仁と
がわかる。また、ガス圧が3 X 1 G−”Torr
に達すると選択比は100i越え、3X10°”Tor
rを越えると100以上の選択比が常に得られることも
わかる。ガス圧が10”Torrを越えても100以上
200近い選択比t−得ることができるか−、エツチン
グの都にチャンバ内を真空にして雰囲気ガスを供給する
という作−を前置すると、所望の選択比が得られるガス
圧のうちできるだけ低い圧力でエツチングするのが好ま
しい。この雰囲気ガス圧と選択比との関係は、8Fs以
外のN k’s # Ft mXeFsk*用した場合
においても殆ど同一であった。1九、第1図及び第2図
の結果は有磁場のマイクロ仮プラズマエツチングにおけ
るものであるが、無磁場のマイクロ波プラズマエツチン
グの場合にはSl及び5insのエツチング速度が有磁
場に比軟して多少低下したが、ガス圧と選択比との関係
は略第2図と同じであった。
Next, the ψ center is etched by the pressure of the atmospheric gas, which exceeds 3011 mi using 5 ins as a mask]
lKi! 'Demeru. Figure 1 shows the results of measuring the relationship between the pressure of the atmospheric gas and the etching thirst of 3i (*il) and 810m (dotted line) in magnetic field microwave plasma etching using SF as the atmospheric gas. . Based on this result, the relationship between the atmospheric gas and the selectivity (Si etching rate !21/S i Os etching rate) is shown in FIG. According to this figure, when the atmospheric gas pressure is below 5 x 10-'Torr, the selection ratio is small, and even if the gas pressure changes, the selection ratio changes only slightly.
It can be seen that when the value exceeds 5×10 Torr1, the selection ratio exceeds 30 tons, and the change in the selection ratio with respect to a change in gas pressure becomes large. Also, the gas pressure is 3 × 1 G-”Torr
When reaching , the selection ratio exceeds 100i, and the selection ratio becomes 3
It can also be seen that when r is exceeded, a selectivity of 100 or more is always obtained. Is it possible to obtain a selectivity t of 100 or more and close to 200 even when the gas pressure exceeds 10" Torr? If we pre-empt the etching process by evacuating the chamber and supplying atmospheric gas, we can obtain the desired etching ratio. It is preferable to perform etching at the lowest possible gas pressure at which the selectivity can be obtained.The relationship between the atmospheric gas pressure and the selectivity is almost the same even when N k's # Ft mXeFsk* other than 8Fs is used. 19. The results shown in Figures 1 and 2 are for micro-temporal plasma etching in a magnetic field, but in the case of microwave plasma etching in a non-magnetic field, the etching rate of Sl and 5 ins in a magnetic field. Although the ratio softened and decreased somewhat, the relationship between gas pressure and selectivity was approximately the same as in FIG. 2.

以下本発明を実施例により詳細に説明する。The present invention will be explained in detail below with reference to Examples.

第3図は本発明を通用して形成した半導体圧力センサ用
のシリコン基板を示している。図において、一対の主表
面11.12を有するシリコン基板で、−万の主表面1
1側に格子状に形成したペレタイズ用$13及びペレタ
イズ用$13で包囲された方形状部に形成した円形状の
凹s14が形成されている。シリコン基板lの他方の主
表面12の凹部14に対応する部分には、予め例えば選
択拡散によってシリコン基板とは反対導電型【Mするセ
ンサ領域(図示せず)が形成されている。
FIG. 3 shows a silicon substrate for a semiconductor pressure sensor formed using the present invention. In the figure, a silicon substrate having a pair of major surfaces 11.12 and -10,000 major surfaces 1
On the first side, there are formed pelletizing holes 13 formed in a grid pattern and a circular recess s14 formed in a rectangular portion surrounded by the pelletizing holes 13. A sensor region (not shown) having a conductivity type opposite to that of the silicon substrate (M) is previously formed in a portion of the other main surface 12 of the silicon substrate 1 corresponding to the recess 14 by, for example, selective diffusion.

このシリコン着板lはペレタイズ用靜13で分割し半導
体圧力センナとなる。
This silicon deposited plate 1 is divided by a pelletizing die 13 to form a semiconductor pressure sensor.

かかる牛尋体圧カセ/す用のクリコン基板の製造方法に
つ−てa#i4する。まず1.他方の主表面の所定個所
に七ンす領域を形成したシリコン基板を準備し、この基
板の−1の主表面11に選択的に810sllIを形成
する。具体的に:ti、シリコン基板の両主人面全崩に
熱酸化法によって5LQs膜を形成し、これをホトエツ
チング法によって選択的に除去している。
A#i4 is a method for manufacturing such a cryocon board for use in body pressure cassettes. First 1. A silicon substrate is prepared in which seven regions are formed at predetermined locations on the other main surface, and 810sllI is selectively formed on the -1 main surface 11 of this substrate. Specifically: A 5LQs film is formed on both main surfaces of a ti silicon substrate by a thermal oxidation method, and then selectively removed by a photoetching method.

−1の主表面上のS遥O1j[riエツチング用iスク
として、他方の主表面上の810m膜はセンサ領域を形
成するときの拡散用マスクとしてそれぞれ使用される。
The 810m film on the other main surface is used as a mask for diffusion when forming a sensor region.

−万の主表面に選択的に形成し九Sin、膜としては、
凹部14及びペレタイズ用$13に相当する個所が窓開
けされ喪ものとなる。次に、仁のシリコン基板tマイク
ロ波プラズマ五ツチ/ダ装置のチャンバ内でエツチング
する。
-9Sin selectively formed on the main surface of 10,000, as a film,
The recess 14 and the portion corresponding to the pelletizing hole 13 are opened and left as a memorial. Next, the solid silicon substrate is etched in a chamber of a microwave plasma five-chip/dry apparatus.

これによって第8図に示す形状の半導体圧力センナ用シ
リコン基板lが得られる。
As a result, a silicon substrate 1 for a semiconductor pressure sensor having the shape shown in FIG. 8 is obtained.

これkeft例で示すと次のようになる。This is illustrated using a keft example as follows.

シリコン基板として厚さ200μm1直径40■の円板
状単結晶シリコンウェハを使用し、−万の主表面に形成
する5AOs躾は0,65μmとし、これに幅50μm
1間隔20■の格子状窓部及び格子状に包囲された部分
の中火に直径1.6mの円形窓部音形成した。このシリ
コン基板を、雰−気ガスSF−、ガス圧lXl0−2T
orr、 −rイクo[2,45GH!という4kl’
!Fで有磁場マイクロ波プラズマエツチングt−S時間
50分行なった。その結果、シリコン基板の−1の主表
面には幅50μm1深さ60μmの格子状tMするペレ
タイズ用溝および直径1.6■、深さ150μmの円形
凹部が形成された。円形凹部に、Sin、課に形成した
窓部と同形状kl、凹部の側面ば主表面と直交する平頭
で、底面は主表面と略平行τ1丁平面でそれぞれ形成さ
れ、画一は一定の曲単半極忙薯する曲面で遅なる形状で
あった。l’c円形凹部の各面は最大凹凸α5μmで略
鏡lでめった。尚、マスクとしてのsio、gはエツチ
ング終了後0.05μm残ってiた。このように、本発
明によれば3i01膜tマスクとして150μmという
極めて深いドライエツチング及び、マスク形状通1錠の
パターン精度の高いエツチングが可能であることがわか
る。また、本発明によれば、マスクに形成する窓部の面
積(特に鴨)を変えることによりエツチング深さを変え
ることができ、従って同時に深さの異なる凹部を形成で
きるという効果がある。
A disk-shaped single-crystal silicon wafer with a thickness of 200 μm and a diameter of 40 μm is used as the silicon substrate.
A circular window with a diameter of 1.6 m was formed on a medium flame in a grid-shaped window spaced at intervals of 20 square meters and a portion surrounded by the grid pattern. This silicon substrate was heated under atmospheric gas SF- and gas pressure lXl0-2T.
orr, -r cum o[2,45GH! 4kl'
! Magnetic field microwave plasma etching was carried out at F for 50 minutes. As a result, a grid-like pelletizing groove having a width of 50 .mu.m and a depth of 60 .mu.m and a circular recess having a diameter of 1.6 .mu.m and a depth of 150 .mu.m were formed on the -1 main surface of the silicon substrate. The circular recess has the same shape as the window formed in the Sin and section, the side surfaces of the recess are flat heads perpendicular to the main surface, and the bottom is formed with a plane approximately parallel to the main surface, and the uniformity is a constant curve. It was a slow curved surface with a single semipolar curve. Each surface of the l'c circular concave portion was approximately fitted with a mirror l with a maximum unevenness α of 5 μm. Note that 0.05 μm of sio and g as a mask remained after etching. As described above, it can be seen that according to the present invention, extremely deep dry etching of 150 .mu.m can be performed as a 3i01 film t mask, and etching with high pattern accuracy can be performed for a single tablet based on the mask shape. Further, according to the present invention, the etching depth can be changed by changing the area of the window (particularly the window) formed in the mask, so that recesses of different depths can be formed at the same time.

次に比較例としてウェットエツチング及び従来のドライ
エツチングで同様の半導体圧カセンサ用シリコン基板會
製作する場合tv;L明する。
Next, as a comparative example, a case in which a similar silicon substrate for a semiconductor pressure sensor is manufactured by wet etching and conventional dry etching will be described.

まず、ウェットエツチングの例としてはレジスト展ヲマ
スクとしKOHt−エツチング液とし友。
First, as an example of wet etching, a resist layer is used as a mask and a KOHt-etching solution is used.

液m’tocで6時間エツチングしたところ、JllI
3図の点−で示すような凹部及びペレタイズ用溝が得ら
れ良、即ち、凹部は結晶面に沿って六角形の開口を有し
、111面は主表面に対し約471″の傾斜tkiをM
する形状となつ九、11良、エツチング向には局所的に
ビラオツド状の凸部及び凹部が存在し、その最大凹凸は
10μmでめつ九。
After etching with liquid m'toc for 6 hours, JllI
A recess and a pelletizing groove as shown by the dot in Figure 3 can be obtained, that is, the recess has a hexagonal opening along the crystal plane, and the 111 plane has an inclination tki of about 471'' with respect to the main surface. M
The etching direction has locally uneven protrusions and depressions, and the maximum unevenness is 10 μm.

ドライエツチングの例としてuck’at−雰囲気ガス
とする平行平板電極t−便用した。マスクtSins膜
(1/Am)のみとした所、エツチング液さがlθ〜2
0μmVCなったところでS10り膜がなくなり、それ
以上の深いエツチングはできなかった。 ift、 3
 i (h上にAtf形成したマスク’tR用したとこ
ろ、1時間のエツチングで150.4mの凹部が得られ
た。ところが凹部の最大凹凸は30μmで実用的な凹部
は得られなかつ九。
As an example of dry etching, parallel plate electrodes with uck'at-atmosphere gas were used. When only the mask tSins film (1/Am) was used, the etching solution was lθ~2
When the VC reached 0 μm, the S10 film disappeared, and deeper etching could not be performed. if, 3
When a mask 'tR with Atf formed on i (h) was used, a recess of 150.4 m was obtained after one hour of etching. However, the maximum unevenness of the recess was 30 μm, and a practical recess could not be obtained.

以上σ本発明を牛−導体圧力センサに通用する場合′に
狗に採って説明したが、本@明はこれに限定されること
なく儒えばMOS−ICのアイソレーション用の溝形成
、誘電体分離基板を#!造する場合、電力用半導体素子
の環状グループの形成尋人く適用することができる。
The above description has focused on the case where the present invention is applied to a conductor pressure sensor, but the present invention is not limited to this, and in other words, it can be applied to groove formation for isolation of MOS-IC, dielectric material, etc. # Separate board! When manufacturing, the present invention can be applied to the formation of annular groups of power semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は9i、3iQ1をマイクロ波プラズマエツチン
グでエツチングする場合の雰囲気ガス圧とエツチング速
駿との関係図、#L2図はiイクロ波プラズマエツチン
グにおける雰囲気ガス圧と選択比との関係図、第3図は
本発明で製造した牛導体圧カセンサ用基板を示す概略図
である。 l・・・シリコン基板、13・・・ペレタイズ用溝、1
4第1図 □雰囲気力゛人圧(Torr) 啼2図
Figure 1 is a diagram of the relationship between atmospheric gas pressure and etching speed when etching 9i and 3iQ1 by microwave plasma etching, and Figure #L2 is a diagram of the relationship between atmospheric gas pressure and etching selectivity in i microwave plasma etching. FIG. 3 is a schematic diagram showing a substrate for a cow conductor pressure sensor manufactured according to the present invention. l... Silicon substrate, 13... Pelletizing groove, 1
4 Figure 1 □ Atmospheric force (human pressure (Torr)) Figure 2

Claims (1)

【特許請求の範囲】 1、主六向の選択さnた11i!1Pfrt−残して他
tシリコン酸化膜で被覆したシリコン基板の選択された
個所をマイクロ諷プラズマエツチングする方法において
、雰囲気ガスとして炭素を富むガスを除くガスを使用す
ることを特徴とする半導体のエツチング方法。 2、特許請求の範囲s1項において、雰囲気ガスとして
NFs # Fm + XeFsから選ばれた少なくと
も一種類のガスを便用することを特徴とTる半導体のエ
ツチング方法。
[Claims] 1. Selection of the six main directions n 11i! A semiconductor etching method characterized in that a selected portion of a silicon substrate coated with a silicon oxide film is subjected to micro-plasma etching, and the etching method is characterized in that a gas other than a carbon-rich gas is used as an atmospheric gas. . 2. A semiconductor etching method according to claim s1, characterized in that at least one gas selected from NFs #Fm + XeFs is used as the atmospheric gas.
JP1153282A 1982-01-29 1982-01-29 Semiconductor etching method Pending JPS58130528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1153282A JPS58130528A (en) 1982-01-29 1982-01-29 Semiconductor etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1153282A JPS58130528A (en) 1982-01-29 1982-01-29 Semiconductor etching method

Publications (1)

Publication Number Publication Date
JPS58130528A true JPS58130528A (en) 1983-08-04

Family

ID=11780573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1153282A Pending JPS58130528A (en) 1982-01-29 1982-01-29 Semiconductor etching method

Country Status (1)

Country Link
JP (1) JPS58130528A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (en) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Method for dividing a substrate into a number of individual chip parts.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (en) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Method for dividing a substrate into a number of individual chip parts.
WO2003051765A3 (en) * 2001-12-19 2003-10-16 Micronit Microfluidics Bv Method of dividing a substrate into a plurality of individual chip parts
US7256106B2 (en) 2001-12-19 2007-08-14 Micronit Microfluidics B.V. Method of dividing a substrate into a plurality of individual chip parts

Similar Documents

Publication Publication Date Title
JPS6376330A (en) Manufacture of semiconductor device
US4008111A (en) AlN masking for selective etching of sapphire
US4397711A (en) Crystallographic etching of III-V semiconductor materials
JPS58130529A (en) Semiconductor etching method
JPS58130528A (en) Semiconductor etching method
US5409566A (en) Slope etching process
JP2656479B2 (en) Dry etching method
JPS61271839A (en) Pattern forming method
JP2899542B2 (en) Method of manufacturing transfer mask
JPH07135247A (en) Manufacture of semiconductor device
JPS602948A (en) Etching method
JPS63124419A (en) Dry etching method
JPS58130527A (en) Semiconductor etching method
JPS61150336A (en) Manufacture of semiconductor device
JPS62106629A (en) Manufacture of semiconductor device
JPH0422021B2 (en)
JPS5923104B2 (en) Manufacturing method for soft X-ray exposure mask
JPH0423416B2 (en)
JPS58194341A (en) Etching method
JP2723384B2 (en) Method for manufacturing semiconductor device
JPS643337B2 (en)
JPH0130294B2 (en)
JPH0160939B2 (en)
JPS5828853A (en) Silicon film formation
JPS61232619A (en) Etching method for semiconductor substrate