JPS58129193U - マルチタイマ− - Google Patents
マルチタイマ−Info
- Publication number
- JPS58129193U JPS58129193U JP19834482U JP19834482U JPS58129193U JP S58129193 U JPS58129193 U JP S58129193U JP 19834482 U JP19834482 U JP 19834482U JP 19834482 U JP19834482 U JP 19834482U JP S58129193 U JPS58129193 U JP S58129193U
- Authority
- JP
- Japan
- Prior art keywords
- down counter
- contents
- initial setting
- setting values
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は1.本考案によるマルチタイマーの実施 ・
例であり、1・・・基準信号発振回路、2・・・制御基
準信号発生回路、3・・・分周回路、4〜6・・・タイ
マーレジスタ、7・・・制御回路、8・・・キーボード
、9・・・入力制御回路1.10・・・表示制御回路部
、11・・・0検出回路、12・・・表示部、13・・
・減算回路、14〜22・・・アンドゲート、23〜2
5・・・オアゲートである。 第2図及び第3図は本考案による各状態の表示例である
。
例であり、1・・・基準信号発振回路、2・・・制御基
準信号発生回路、3・・・分周回路、4〜6・・・タイ
マーレジスタ、7・・・制御回路、8・・・キーボード
、9・・・入力制御回路1.10・・・表示制御回路部
、11・・・0検出回路、12・・・表示部、13・・
・減算回路、14〜22・・・アンドゲート、23〜2
5・・・オアゲートである。 第2図及び第3図は本考案による各状態の表示例である
。
Claims (1)
- 時間基準信号を発生する発振回路、前記時間基準信号を
分周する分周回路、前記分周回路の信号に基づいて任意
に設定された時間からダウンカウントを行なうダウンカ
ウンタ−1前記ダウンカウンタ−の内容を表示する表示
部より構成されているタイマー装置において、前記ダウ
ンカウンタ−の複数の初期設定値を記憶する複数個の記
憶回路を設け、前記表示部は前記ダウンカウンタ−の内
容の他に前記複数個の記憶回路の値の表示部分を有し、
前記ダウンカウンタ−の内容が減算になって0になった
後に前記複数の記憶回路に記憶された初期設定値を順次
前記ダウンカウンタ−にプリセットするゲート回路を有
する事を特徴とするマルチタイマー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19834482U JPS596479Y2 (ja) | 1982-12-28 | 1982-12-28 | マルチタイマ− |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19834482U JPS596479Y2 (ja) | 1982-12-28 | 1982-12-28 | マルチタイマ− |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58129193U true JPS58129193U (ja) | 1983-09-01 |
JPS596479Y2 JPS596479Y2 (ja) | 1984-02-28 |
Family
ID=30111539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19834482U Expired JPS596479Y2 (ja) | 1982-12-28 | 1982-12-28 | マルチタイマ− |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS596479Y2 (ja) |
-
1982
- 1982-12-28 JP JP19834482U patent/JPS596479Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS596479Y2 (ja) | 1984-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58129193U (ja) | マルチタイマ− | |
JPS59191693U (ja) | タイマ−装置 | |
JPS60126829U (ja) | マイクロコンピユ−タのリセツト回路 | |
JPS60131051U (ja) | ウオツチドツグ回路 | |
JPS59153596U (ja) | 記憶装置 | |
JPS63126947U (ja) | ||
JPS60130481U (ja) | スケジユ−ラ付電子機器 | |
JPS594098U (ja) | 入力信号の積算表示装置 | |
JPS6035288U (ja) | 電子機器 | |
JPS60113572U (ja) | デ−タ設定装置 | |
JPS6093989U (ja) | スケジユ−ル記憶装置付小型電子機器 | |
JPS5896369U (ja) | 水平周波数検知による高圧制限回路 | |
JPS60179997U (ja) | タイマ−装置 | |
JPS60126831U (ja) | マイクロコンピユ−タのリセツト回路 | |
JPS5872800U (ja) | 設定デ−タのメモリ保護装置 | |
JPS601048U (ja) | 位相アキユムレ−タ | |
JPS5914428U (ja) | 分周回路 | |
JPS6044490U (ja) | インバ−タの制御装置 | |
JPS6013498U (ja) | タイマ− | |
JPS59153595U (ja) | エンベロ−プ波形デ−タ発生装置 | |
JPS6047068U (ja) | 計数回路 | |
JPS6070991U (ja) | テ−プレコ−ダ | |
JPS60150487U (ja) | 計数装置付小型電子機器 | |
JPS58167176U (ja) | 車両用キ−レス解錠装置 | |
JPS6047080U (ja) | 自動販売機の粉体原料箱 |