JPS58125431U - ３ステ−ト論理回路 - Google Patents
３ステ−ト論理回路Info
- Publication number
- JPS58125431U JPS58125431U JP2112982U JP2112982U JPS58125431U JP S58125431 U JPS58125431 U JP S58125431U JP 2112982 U JP2112982 U JP 2112982U JP 2112982 U JP2112982 U JP 2112982U JP S58125431 U JPS58125431 U JP S58125431U
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- state
- emitter
- whose
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の３ステ一ト論理回路の一代表例を示す回
路接続図、第２図は本考案３ステート論理回路の一実施
例を示す回路接続図である。 符号の説明、Ｒ１−Ｒ６・・・・・・抵抗、Ｑ工〜Ｑ６
・・・・・・トランジスタ、Ｄ１〜Ｄ、・・・・・・ダ
イオード、Ｇ・・・・・・３ステートコントロール用ケ
ート、１． ５・・・・・・入力端子、２・・・・・・
出力端子、３・・・・・・電源端子、４・・・・・・接
地端子、６・・・・・・３ステートコントロール用ゲー
トの出力端子。
路接続図、第２図は本考案３ステート論理回路の一実施
例を示す回路接続図である。 符号の説明、Ｒ１−Ｒ６・・・・・・抵抗、Ｑ工〜Ｑ６
・・・・・・トランジスタ、Ｄ１〜Ｄ、・・・・・・ダ
イオード、Ｇ・・・・・・３ステートコントロール用ケ
ート、１． ５・・・・・・入力端子、２・・・・・・
出力端子、３・・・・・・電源端子、４・・・・・・接
地端子、６・・・・・・３ステートコントロール用ゲー
トの出力端子。
Claims (1)
- エミッタが接地されコレクタが出力端に接続される第１
のトランジスタと、エミッタが出力端に接続されコレク
タが電源に接続される第２のトランジスタと、入力信号
により前記第１および第２− のトランジスタの
導通、遮断を制御する第３のトランジスタと、人力信号
の状態にかかわらず出力を高インピーダンス状態に制御
する３ステートコントロール用ゲートからなる３ステ一
ト論理回路において、前記第３のトランジスタのベース
およびエミッタにそれぞれ共通接続されたベースおよび
エミッタを有し、コレクタは電源に接続されてなるトラ
ンジスタを挿入したことを特徴とする３ −ステート論
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112982U JPS58125431U (ja) | 1982-02-17 | 1982-02-17 | ３ステ−ト論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2112982U JPS58125431U (ja) | 1982-02-17 | 1982-02-17 | ３ステ−ト論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58125431U true JPS58125431U (ja) | 1983-08-26 |
Family
ID=30033260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2112982U Pending JPS58125431U (ja) | 1982-02-17 | 1982-02-17 | ３ステ−ト論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125431U (ja) |
-
1982
- 1982-02-17 JP JP2112982U patent/JPS58125431U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58125431U (ja) | ３ステ−ト論理回路 | |
| JPS59126314U (ja) | 電源回路 | |
| JPS617137U (ja) | 多値論理回路の制御回路 | |
| JPS6030635U (ja) | フリップフロップ回路 | |
| JPS582018U (ja) | 電源回路 | |
| JPS6019233U (ja) | スイツチ回路 | |
| JPS5963714U (ja) | 定電流回路 | |
| JPS586465U (ja) | シンクチツプクランプ回路 | |
| JPS60172434U (ja) | 始動時誤動作防止回路 | |
| JPS6066285U (ja) | パワ−トランジスタのベ−ス駆動回路 | |
| JPS60149250U (ja) | 誤動作防止回路 | |
| JPS5843017U (ja) | トランジスタ回路 | |
| JPS6142132U (ja) | 信号切換・混合装置 | |
| JPS6090938U (ja) | 論理回路 | |
| JPS6032819U (ja) | ミユ−テイング回路 | |
| JPS5890749U (ja) | 波形整形回路 | |
| JPS583682U (ja) | クランプパルス成形回路 | |
| JPS6064633U (ja) | スイツチ入力回路 | |
| JPS59128573U (ja) | 過電流検出回路 | |
| JPS60167432U (ja) | 高周波スイツチ | |
| JPS60134326U (ja) | 高耐圧直流スイツチング回路 | |
| JPS5883815U (ja) | ミユ−テイング制御回路 | |
| JPS59114612U (ja) | 信号ミユ−テイング回路 | |
| JPS6053065U (ja) | 電圧比較回路 | |
| JPS60170819U (ja) | 高耐圧定電圧電源回路 |