JPS58117481A

JPS58117481A - デジタル時計

Info

Publication number: JPS58117481A
Application number: JP21339281A
Authority: JP
Inventors: Tomizo Terasawa; 富三寺澤
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1981-12-31
Filing date: 1981-12-31
Publication date: 1983-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、モータの駆動により時刻表示を変史するよ
うにしたデジタル時計に関する。

発振回路のパルスに基いて得られる所定時間ごとの時間
信号をカウントし、設定カウントごとに桁上り信号を発
するようにして、桁上り信号が発せられたときまたは時
間信号が発せられたときにモータを駆動させて時刻表示
の変更を行なうようにしたデジタル時計は、広く用いら
れている。この場合、モータには次のようにして電流を
流していた。すなわち第１図にみるように、電源（ＶＤ
Ｄ　）と接地（ＧＮＤ澗にＭＯＳインバータ１．２を二
つ並列に配置し、前記桁上り信号および時間信号のうち
いずれか定められたものが発せられたとき、発振回路の
パルスに基く出カ信号鳳（第２図）をインバータ１の入
力端３に、またこの信号哀を反転させた出力信号ｂ（第
２図）をインバータ２の入力端４にそれぞれ印加するこ
とによって、両インバータの出力端５．６から第２図に
示されている出力電流φを得、これをステップモータに
流していた。換言すると、両ＭＯＳインバータの各入力
端３．４に印加される半周期位相の異なった入力電圧ａ
、ｂがそのレベル（ＨＩＬ）を交互ニ変更することに対
応して、両ＭＯＳインバータの出力端５．６間には、第
２図に記号φで示されている電流が流れる。これをステ
ップモータに流すことによって、ステップモータを間欠
的に駆動させるようにしていたのである。

・、モータへの出力回路の構成がこのようであったため
、従来、モータに流す電流の大きさはインバータの特性
に基き定まる一定値しがとりえす、これを変更するには
、バッファサイズの変更が必要であった。

ところが、時刻表示手段は普通、時１分などの位ごとに
数字を表示したパネルやドラムなどを持っている。たと
えは、第３図に示されいる時刻表示手段７では、１の位
の分表示パネル７ａ、ＩＱの位の分表示パネル７ｂ、Ｉ
の位の時表示パネル７Ｃ１１０の位の時表示パネル７ｄ
を持つ。さらに、午前、午後を示すパネル７ｃをも持っ
ている。すなわち、５組の反転パネル群を持っているの
である。そのため、表示時間中の最小位のもの（この例
ては、１０位の分表示）のみの進行時はパネルの反転数
は１枚であるが、桁上りが起きたときには反転数が増す
、上記の例では最大５枚になる。

しかし、前述のように、ステップモータに流す電流の大
きさは一定値しかとりえないため、従来は、反転数が最
大となると舎にモータを駆動させるのに必要な大きさの
電流を常に流すようｋしていた。

したがって、反転数がそれを下廻番とき（そのような場
合がほとんどである）はいつも、余分の電流を無駄に消
費していたことｋなる。

以上の事情に鑑み、この発明の目的は、このような電力
の無駄を除くことＫある。このような目的は、ＭＯＳイ
ンバータを複数段にするとともに、Ｍｏ１ｔインバータ
と電源、接地の間にトランスファゲートを介在させ、時
間信号参よび桁上り信号のうちのいずれかに基いて前記
トランスファゲートをオンオフさせて、モータに流れる
電流が桁上り数に対応するよう制御することにすれば、
達成される。

このようにして、この発明にかかるデジタル時計は、発
振回路と、発振回路のパルスに基いて得られる所定時間
ごとの時間信号をカウントし設定カウントごとに必要な
桁上り信号を発するカウンタと、前記時間信号琳よび桁
上り信号のうちのいずれか定められたものを受けたとき
前記発振回路のパルスに基く出力信号ｎ射よびこれを反
転させた出力信号すの二つの信号を発する信号発生回路
と、二つのＭＯＳインバータ回路Ａ、Ｂを持ち、両回路
Ａ、Ｂのうち少なくとも一方はＭＯＳインバータが複数
段並列に接続され、かつＭＯＳインバータを複数段持つ
ＭＯＳインバータ回路においては各ＭＯＳインバータは
入力端および出力端を共通にするとともに各ＭＯＳイン
バータと電源間、各ＭＯＳインバータと接地間にそれぞ
れつくられる複数の端子間回路のうちいずれも少なくと
も１回路にはトランスファゲートが介在し、さらにＭＯ
Ｓインバータ回路人の入力端は前記信号発生回路の信号
瓢出力端に％ＭＯＳインバータ回路Ｂの入力端は前記信
号発生回路の信号す出力端にそれぞれ接続された出力バ
ッファ回路と、前記ＭＯ，Ｓインバータ回路Ａ、Ｂの各
出力端に接続されたモータと、このモータの駆動により
時刻表示を行なう時刻表示手段とをそれぞれ備え、前記
時間信号および桁上り信号のうちのいずれか定められた
ものに基いて前記ＭＯＳインバータ回路のトランスファ
ゲートのうちの必要なものをオンオフさせるととＫより
、前記モータに流れる電流の大きさをそのときの桁上り
数に対応させて制御するようにした仁とを特徴とする。

以下にこれを、その実施例をあられす図面に基いて詳し
く述べる。

第４図は、この発明にかかる゛′デジタル時計の実施例
をあられすブロック図である。Ｎ振回路は、水晶発振そ
の他適宜の手段によってパルスマを発している。このパ
ルスＷは分周回路て分周され、単位を１秒とする時間信
号マとなってカウンタ群に送られる。このカウンタ群は
、１分用カウンタ、１０分用カウンタ、１時間用カウン
タ、１０時間用カウンタおよび１２時間用カウンタから
なる。

１分用カウンタはこの時間信号マを入力し、その印加が
６０回に達するごとに１分ごとの桁上り信号ｑを出す。

１０分用カウンタはこの桁上り信号９を入力し、その印
加が１０回に達するごとに１０分ごとの桁上り信号Ｔを
出す、１時間用カウンタはこの桁上り信号ｒを入力し、
その印加が６回に達するごとに１時間ごとの桁上り信号
基を出す。

１０時間用カウンタはこの桁上り信号Ｓを入力し、その
印加が１０回に達するごとに桁上り信号器を出す。１２
時間用カウンタも前記桁上り信号−を入力し、その印加
が１２回に達するごとに桁上り信号Ｕを出す。この桁上
り信号Ｕが発せられると、１０時間用カウンタは直ちＫ
そのカウント数をキャンセルし、再び桁上り信号Ｓのカ
ウントを始める。各カウンタの発する桁上り信号ｑ、ｒ
、ｓ。

１、ｕはまたデコーダにも印加される。なお、桁上り信
号は、例えば、正論理の場合、午前３時５９分から午前
４時００分へ時刻が移ったとき、９＝Ｈ（Ｈｉｇｈのこ
と、以下同じ）　、　　ｙ＝Ｈ、ｓ＝Ｈ。

ｔ＝Ｌ（Ｌｏｗのこと、以下同じ）、ｕ＝Ｌとなり、１
分用表示パネル７８１１０分用表示パネル７ｂおよび１
時間用表示パネル７ｃの反転を指令する。

デコーダは、上記９〜Ｕの信号出力の組合せく応じて、
次のいずれかの信号ｌ〜Ｐを１個選択し出力する。すな
わち、信号ｌはパネル７１の反転を指令し、信号ｍはパ
ネルフ亀および７ｂの反転を指令し、信号論はパネル７
１．７ｂ怠よび７Ｃの反転を指令し、信号・はパネル７
ｓｔ。

７１１．７１５よびフｄの反転を指令し、信号Ｐはバネ
ｓｔ７ｍ、７ｂ、７ｃ、７ｄおよび７ｅの反転を指令す
る。カウンタ群の出力とデコーダの出力の対応関係は第
１表のと都りとなる。

第　　１　　表したがって、前記午前３時５９分を午前４時００分に変
更する例では、デコーダは信号ｎを選択出力する。

エンコーダはデコーダが選択出力した信号夏〜Ｐの種類
に応じ、後記出力バッファ回路のトランスファゲートを
オンオフさせるためのオンオフ信号Ｃ−ｊを出力する。

分周回路からはまた、発振回路のパルス賃に基づくモー
タ駆動用信号ｋが取り出され、ＡＮＤ回路１１に入力さ
れている。ＡＮＤ回路はまたカウンタ群中の１分用カウ
ンタが発する桁上り信号９をも入力する。したがって、
１分用カウンタが桁上り信号ｑ　＝　Ｈを発するごとに
、ＡＮＤ回路はパルス信号Ｘを出す。このパルス信号Ｘ
によってステップモータが駆動されるのであるから、こ
の信号翼は普通必要な時間出しつづけたのち、とまる。

パルス信号Ｘは二つに分割され、一つはそのままでモー
タ駆動用出力信号ｌとなり、もう一つのものはインバー
タ１２で反転されてモ・−タ駆動用出力信号すとなる。

それぞれは、つぎに述べる出力バッファ回路に入る。し
たがって、この実施例では、ＡＮＤ回路１１とその出力
端から出る分岐線の一つに接続され九インバータ１２と
で信号発生回路が構成され、この回路は、カウンタ群中
の１分用カウンタから桁上り信号９を受は友とき、発振
回路のパルスＷに基〈出力信号ａおよびこれを反転させ
た出力信号すを同時に発するのである。

出力バラフッ回路は、次に述べる二つの対称的ＭＯＳイ
ンバータ回路Ａ、Ｂを備えている。すなわちＭＯＳイン
バータ回路Ａは、第５図にみるように、ＭＯＳ　　ＦＥ
Ｔからなるトランスフアゲ−）２１．２２を介して電源
ＶＤＤと接地ＧＮＤに接続されたＭＯＳインバータ２０
と、同じ＜ＭＯ５Ｆ−ＥＴからなるトランスフアゲ−）
２４會２５を介して電源ＶＩＩＩＥＩと接地ＧＮＤＩＩ
Ｃ＠絖されたＭＯＳインバータ２３とが並列に配置され
、かつ各ＭＯＳインバータ２０．２３が入力端および出
力端を共通にしてなるものである０Ｍ０Ｓインバ一タ回
路Ｂも同様構成であって、二つのＭｏ５ｓｙパ一１７２
０’番２３′がそれぞれトランスファゲート２１’＝　
２２’　ｅ　２４’　−２５’を介して電源ｖｗ、接地
ＧＮＤに並列接続され、各ＭＯＳインバータ２０′・２
３′が入力端および出力端を共通にしてなるものである
０この実施例ではトランスフアゲ−）２２．２２’、　
２５　、２５’はｎ形トランジスタであり、トランスフ
ァゲート２１．２１’、２４・２４′はｐ形トランジス
タとなっている。なお、各ＭＯ５ＦＥＴのサブストレー
トには公知のとおり必要なバイアス電位が与えられてい
るが、これ社単に矢符で示され、その詳細な図示は省略
されている。ＭＯＳインバータ回路Ａの入力端２６は前
記信号層を出力するＡＮＤ回路１１の出力端に接続され
、ＭＯＳインバータ回路回路端力端２７は前記信号すを
出力するインバータ１２の出力端に接続されている。

そして、ステップモータＭの入力端はこれらＭＯＳイン
バータ回路Ａ、Ｂの各出力端２８．２９に接続されてい
るのである。前記トランスファゲート“　２１ｅ　　　
２２　　・　　２４．　　２５　　・　　２１’、２２
’　　９２４′−２ダはそれぞれ前記エンコーダのＣ＊
ｄ＊ｅｓｆ、ｇ、ｈ、ｉ、ｊ信号出力端に接続されてい
る。

ＭＯＳインバータ回路Ａの入力端２６に印加された信号
層のレベルがＨでＭＯＳインバータ回路回路端力端２７
に印加された信号すのレベルがＬのとき、ＭＯＳイ／パ
ータ回路回路槽成しているＭＯＳインバータ２０．２３
のｎ形トラ／ジスタ２０ｎ＊２３ｎがオｙ（ＯＮ）、ｐ
形トランジスタ２０ｐ、２３ｐがオフ（ＯＦＦ）となシ
、ＭＯＳインバータ回路回路端成しているＭＯＳインバ
ータ２　Ｇ’　、　２３’のｎ形トランジスタ２σｍ、
２３’ｎがオフ、ｐ形トランジスタ２　Ｑ’ｐ　＊　２
３’ｐがオンとなる。このとき、オンとなるトランジス
タのトランスフアゲ−）２２．２５．２１．２４’に、
！２表に示されている９通りの組合せ信号（Ｉ〜ＩＩ）
のいずれかがそれぞれ印加されると、これらのトランス
ファゲートはいずれもオンとなるため、オン状態の各ト
ランジスタを経由して両ＭＯＳインバータ回路Ａ、Ｂの
出力端２８．２９間に正の電流が流れる０（以　下　余　白）第　　２　　表他方、ＭＯＳイ／ノクータ回路人の入力端２６に印加さ
れた信号ａのレベルがＬでＭＯＳインノ（−タ回路Ｂの
入力端２７に印加された信号すのレベルがＨのとき、Ｍ
ＯＳインノ（−夕２０．２３のｎ形トランジスタ２０ｎ
ｅ２３ｎがオフ、ｐ形トランジスタ２０ｐ、２３ｐがオ
ンとなり、ＭＯＳインバータ２０’、２３’のｎ形トラ
ンジスタ２σｎ。

２３′鳳がオン、ｐ形トランジス月４ｙｐ、２１ｐがオ
フとなる◎このとき、オンとなるトランジスタのトラン
ス７アゲート２１．２４．２２’、２５’に、第３表に
示されている９通シの組合せの信号（ｘｌ〜ｊ）がそれ
ぞれ印加されると、これらのトランス７アゲートはいず
れもオンとなる友め、オン状態の各トランジスタを経由
して両ＭＯＳインバータ回路Ａ、Ｈの出方端２８．２９
間に負の電流が流れる。

両ＭＯＳインバータ回路Ａ、Ｂの出力端２７・２８関に
このようにして正負の電流が交互に流れると、ステップ
モータＭが駆動し、時刻表示手段７０５枚のパネル７１
〜７ｃのうちの反転指令を受けたものが反転される。な
お、一つのモータの駆動によって、桁上り時、２〜５枚
のパネルを同時に反転させる制御機構は公知のものにょ
る〇桁上シ信号ｑが発せられたときは、上に述べたよう
にして両ＭＯＳインバータ回路Ａ、Ｂの出力端２８．２
９関に電流が流れるのであるが、このとき電流が流れる
回路に存在する各トランジスタを一つの抵抗Ｒとみなす
と、＃！２表および第３表のＩと■′の場合は、出カバ
ッレア回路内に第６図に示されるような外部抵抗回路が
形成され九とみることができる。し九がって、この場合
の全外部抵抗は２Ｒとなる。■〜マのいずれがと■ｌ〜
マ′のいずれかの場合社、第７図または第８図に示され
るような外部抵抗回路が形成され九とみることができる
０したがって、この場合の全外部抵抗は３Ｒとなる。そ
して、■〜■のいずれかとｖ−ｒのいずれかの場合は、
第９図に示されるような外部抵抗回路が形成されたとみ
ることができ、この場合の全外部抵抗は４Ｒとなる。第
２表および第３表はこのようにしてみ九各場合の外部抵
抗が併記されている〇そこで、このデジタル時計では、九とえば、パネルの反
転数が１枚または２枚の場合、すなわち、デコーダの出
力が１まえはｍ（ＩＩＩＥ１表参照）の場合エンコーダ
は１〜［のいずれかとｔ　−Ｅｌ’のいずれかの組合せ
に係る信号（−ｊを出力バッファ回路の各トランスファ
ゲートに出力し、パネルの反転数が３枚または４枚の場
合、すなわち、デコーダの出力がｎまたは０の場合エン
コーダは■〜マのいずれかと■′〜マ′のいずれかの組
合せに係る信号ｃ　−ｊを出力２２７７回路の各トラン
ス７アゲートに出力し、パネルの反転数が５枚の場合、
すなわち、デコーダの出力がｐの場合エンコーダはＩと
ＩＩの組合せに係る信号ｃ　−ｊを出力するようＫして
いる。

そのため、パネルの反転数が３枚または４枚の場合は５
枚の場合よシもモータに流れる電流が小さくなり、パネ
ルの反転数が１枚または２枚の場合はさらに小さくなる
。このようにして、この発明Ｋかかるデジタル時計は電
力の無駄な消費を防止することができるのである０ＭＯＳインパーク回路を構成するＭＯＳインバータの段
数をさらに多くすれば、電流値をパネルの反転数ごとに
変更すると七もできる。しかし、ＭＯＳインバータ回路
Ａ、Ｂのいずれかは唯１段のＭＯＳインバータで構成さ
れるようであってもよい。すなわち、要するに、ＭＯＳ
インバータ回路Ａ、Ｂの少なくとも一方が複数段てあれ
ばよいのである０奄つとも、そのときにはこの唯１段の
ＭＯＳインバータはトランスファゲートを持たないのが
普通である。また、複数段のＭＯＳインバータで構成さ
れるＭＯＳインパーク回路においても、そのうちのいく
つかく通常は１段）のＭＯＳインバータにトランスファ
ゲートを設けないようにすることがあってもよい。さら
に、一つのＭＯＳインバータにはそれと電源との端子間
回路にのみトランスファゲートを介在させ、他のＭＯＳ
インバータにはそれと接地との端子間回路にのみトラン
ス７アゲートを介在させるようにするというようなこと
があってもよい。すなわち、要するに、各ＭＯＳインバ
ータと電源間、各インバータと接地間にそれぞれつくら
れる複数の端子間回路のうちいずれも少なくとも１回路
に杜トランスファゲートを介在させて、これらをオンオ
フさせるようＫすれば足シるのである。ＭＯＳインバー
タ回路Ａ、Ｂがともに複数段であっても、上の実施例の
ごとく全く対称につくるということは必要でない。

トランス７アゲートの種類中接続方法は上記実施例のも
のに限定されない。ＭＯＳインバータの禰卿は実施例の
相補形インバータに限られず、非飽和負荷インバータ、
飽和負荷イ／パータ、デプレツシ冒ン負荷インバータな
どであってもよい。

電源の極性も実施例のととくに限定されることはない。

実施例で社、桁上り信号が発せられたときに毫−夕を駆
動させるようにしていたが、たとえば時間信号が１分ご
とに発せられるなどの場合のごとく、時間信号がパネル
を反転させるべき最小単位に見合うものでありえような
場合は、この時間信号が発せられたときにそれに基いて
モータを駆動させるというようにしてもよいのである。

信号ａと、これを反転させた信号すの作り方も実施例の
ものに限定されない。桁上り信号や時間信号に基いてト
ランス７アゲートをオンオフさせる機構も実施例のもの
以外に自由に採用されてもよい。時刻表示手段の構造も
、モータで作動させるものであるかぎり、特別の制限は
ない。

この発明にかかるデジタル時計は以上のように構成され
ているため、電力の消費が少なくてすむ。

【図面の簡単な説明】

第１図は従来のモータへの出力回路を示す回路図、第２
図はこの出力回路への入力電圧とモータへの入力電流の
各波形を対応させてあられす波形図、第３図は時刻表示
手段の説明図、第４図はこの発明にかかるデジタル時計
の要部をあられすブロック図、第５図はその出力バッフ
ァ回路をあられす回路図、第６図ないし第９図はいずれ
もトランジスタを抵抗とみなし九ときの外部抵抗回路図
である。７・・・時刻表示手段　７ａ〜７・・・・パネル１１・
・・ＡＮＤ回路　１２・・・インバータ　２０゜２σ、
２３．２３’・・・ＭＯ５インバータ　２１．２１’。２２　、２２’、　２４　、２４’、　２５　、２５’
・・・トランスフアゲ−）　　２６．２７・・・入力端
　２８．２９・・・出力端特許出願人　松下電工株式会
社代理人　弁理士　松　本　武　彦第１図第２図第５図第６図第７図第８図第９図

Claims

【特許請求の範囲】

（１）発振回路と、発振回路のパルスに基いて得られる
所定時間ごとの時間信号をカウントし設定カウントごと
に必要な桁上り信号を発するカウンタと、６１１記時間
信号および桁上り信号のうちのいずれか定められたもの
を受けたとき前記発振回路のパルスに基く出力信号１お
よびこれを反転させた出力信号すの二つの信号を発する
信号発生回路と、二つのＭＯＳインバータ回路Ａ、Ｂを
持ち、両回路Ａ、Ｂのうち少なくとも一方はＭＯＳイン
バータが複数段並列に接続され、かつＭＯＳインバータ
を複数段持つＭＯＳインバータ回路においては各ＭＯＳ
インバータは入力端および出力端を共通にするとともに
各ＭＯＳインバータと電源間、各ＭＯＳインバータと接
地間にそれぞれつくられる複数の端子間回路のうちいず
れも少なくとも１回路にはトランスファゲートが介在し
、さらにＭＯＳインバータ回路Ａの入力端は前記信号発
生回路の信号３出力端に、ＭＯＳインバータ回路回路式
力端は前記信号発生回路の信号す出力端にそれぞれ接続
された出力バッファ回路と、前記ＭＯＳインバータ回路
Ａ、Ｈの各出力端に接続されたモータと、このモータの
駆動により時刻表示を行なう時刻表示手段とをそれぞれ
備え、前記′時間信号および桁上り信号のうちのいずれ
か定められたものに基いて前記ＭＯＳインバータ回路の
トランスファゲートのうちの必要なものをオンオフさせ
ることにより、前記モータに流れる電流の大きさをその
ときの桁上り数に対応させて制御するようにしたデジタ
ル時針。
（２）ＭＯＳインバータ回路Ａ、ＢともＭＯＳインバー
タを複、数段もち、かついずれのＭＯＳインバータもト
ランスファゲートを介して電源、接地に接続されている
特許請求の範囲第１項記載のデジタル時計。