JPS5811659B2

JPS5811659B2 - 掛算器を用いたリニアライザ

Info

Publication number: JPS5811659B2
Application number: JP52014085A
Authority: JP
Inventors: 栗原一
Original assignee: Chino Works Ltd
Current assignee: Chino Corp
Priority date: 1977-02-14
Filing date: 1977-02-14
Publication date: 1983-03-04
Also published as: JPS5399844A

Description

【発明の詳細な説明】この発明は非直線特性をもつ入力信号を直線化するリニ
アライザ（こ関するものである。

従来のりニアライザとして、折線近似関数発生方式と掛
算器を用いて高次多項式を発生させる方式等がある。

折線近似関数発生方式には、アナログ信号をディジタル
信号化し、こｎをあらかじめ折線関数を記憶させたマイ
クロコンピュータｔこ与えディジタル的Ｅこ演算処理を
行い折線近似を行う方法がある。

又、ダイオードの整流作用を利用したもの、ざら【こは
ダイオードの欠点である順方向電圧の影響を除去するた
めダイオードと演算増幅器とを組合わせた理想化ダイオ
ードを用いて折線近似を行う方法がある（特公昭５１−
３５３３６参照）。

しかしながらマイクロコンピュータを用いた方法では高
価なものとなり、又理想化ダイオード等を用いた方法で
は折点にあわせた設定値の調整が必要であり、精度を増
すため（こは折点数を増大させねばならず調整がそれだ
け面倒なものとなる。

又、掛算器を用いて高次多項式を発生させて近似する方
法も提案され、ているが（特開昭４８−６９４５１参照
）、高次多項式を発生させるために多数の掛算器を使用
すればするほど掛算器自身による誤差の影響は大きくな
り、又掛算器を多数使用するので高価なものとなる。

この発明の目的は、以上のような欠点を除去するために
、１個の掛算器を用いて複数個の２次関数を発生させて
近似するようにした、十分な精度が確保でき安価でし力
）も調整の手間も大幅に省ける掛算器を用いたリニアラ
イザを提供することである。

以下この発明を図面に従って説明する。

第１図はこの発明の一実施例を示すブロック図である。

１は入力信号Ｘが与えられる入力端子、２は出力信号ｙ
を取り出すための出力端子である。

Ｍｌは入力信号Ｘがその２つの入力端子に与えられる掛
算器であり、その出力はｘ２となる。

Ｐ６は入力信号Ｘと掛算器Ｍ１の出力Ｘ２とが与えられ
る係数器でその出力電圧はＫ。

ｘ＋Ｋｏｘ２となる。ここでＫｏ、に≦定数であ
る。

Ｐ１〜ＰｒＪは、それぞれ入力信号Ｘと掛算器Ｍ１の出
力Ｘ２と一定電圧Ｅ１〜ＥＮとが与えられる係数器であ
り、その出力電圧はＥ１＋に１ｘ＋に１ｘ＝ＥＮ＋Ｋ
Ｎｘ＋に’Ｎｘ２ととなる。

ここでに１〜ＫＮ、に′１〜に′Ｎは定数である。

ＩＤ１〜ＩＤＮはそれぞれ係数器Ｐ１〜ＰＮの出力電圧
が正になったときその電圧をとり出すための理想化ダイ
オード回路である。

Ｃｏは係数Ｐｏの出力電圧Ｋ。

ｘ＋に’□ｘ２と設定電圧Ａ０とを比べて大きくない方
の電圧をとり出すための比較器である。

Ｃ１〜ＣＮ−１は、そｎぞｎ理想化ダイオード回路ＩＤ
１〜■ＤＮ−１の出力電圧と設定電圧Ａ１〜ＡＮ−１と
を比べて大きくない方の電圧をとり出すための比較器で
ある。

係数器Ｐ。と比較器Ｃ８とで第１番目の２次関数発生器
Ｆい係数器Ｐ１〜ＰＮ−１と理想化ダイオード回路ＩＤ
１〜ＩＤＮ−１，と比較器Ｃ１〜ＣＮ−１とで第２〜第
Ｎ番目の２次関数発生器Ｆ１〜ＦＮ−１、そして係数
器ＰＮと理想化タイオード回路ＩＤＮとで第Ｎ＋１番目
の２次関数発生器ＦＮを、それぞれ構成している。

Ｓはこれら２次関数発生器Ｆ０−ＦＮの出力ｅ。

〜ｅＮを加算する加算器であり、その出力ｙ二ｅ。

＋−−＋ｅＮが出力端子２より取り出される。

次に第２図の特性図をもとに動作の説明を行う第１番目
の２次関数発生器Ｆ０は、その比較器Ｃ６により、係数
器Ｐ。

の出力電圧Ｋ。ｘ＋に’６ｘ２と、入力信号電圧
Ｘ。

ｆこ対応する設定電圧Ａ。とを比べて大きくない方の電
圧を取り出すようになっているので、その出力ｅ。

は、第２図で示されるようにヌカ信号電圧が０〜Ｘ０で
Ｋ。

ｘ＋に訃へ入力信号耐圧がＸ。

以上では一定値Ａ。となる。第２番目の２次関数発生器
Ｆ１において、入力信号電圧がＸ。

以上でその係数器Ｐ。の出力電圧に１斗Ｋ１ｘ ’
十に’ｌｘ２が正になるよう調整されているＣで、
このとき理想化ダイオード回路ＩＤ１のそれまでゼロで
あった出力はＥ１＋Ｋ１ｘ＋に’ｌｘ２
となり、比較器Ｃ１に与えらｎる。

比較器Ｃ１により理想化ダイオード回路ＩＤ１の出力電
圧Ｅ１＋に１ｘ＋に’１ｘ２と、入力信号
電圧ｘｔ（＞ｘｏ）に対応する設定電圧Ａ１とを比べて
大きくない方の電圧をとり出すようになっている。

従って第２番目の２次関数発生器Ｆ１の出力ｅ１は、第
２図で示されるように、入力信号電圧が０−Ｘｏではゼ
ロ、Ｘｏ〜Ｘ１ではＥｌ＋Ｋ１ｘ＋Ｋ’１
ｘ２、そしてＸ１以上では一定値Ａ１となる。

以下第Ｎ番目の２次関数発生器ＦＮ−１まで同様である
。

第Ｎ＋１番目の関数発生器ＦＮは、入力信号電圧がＸＮ
以上のとき、その係数器ＰＮの出力電圧ＥＮ＋ＫＮＸ＋
ＫＮ’Ｘ２が正になるよう調整されでいるので、このと
き理想化ダイオード回路ＩＤＮのそｎまでゼロであった
出力電圧はＥＮ十ＫＮＸ十ＫＱＸ２となり、第２図で示
されるような出力ｅＮが発生する。

これら第２図で示されるようなＮ＋１個の設定電圧以上
では一定となるような２次関数発生器Ｆ０−ＦＮの出力
ｅ０−ｅＮは加算器Ｓにて加算され、出力端子２よりこ
れらを加算した出力信号ｙ＝ｅ。

＋−−−十ｅＮを取り出すことができる。従って、こ
れら２次関数発生器の関数特性を入力信号の関数特性に
対応してあらかじめ定めておけば、非直線関数特性をも
つ入力信号の直線化を図ることができる。

又、第１番目の２次関数発生器Ｆ０と第Ｎ＋１番目の２
次関数発生器ＦＮとの２個で十分な場合が多い。

又、第２番目から第Ｎ番目の２次関数発生器Ｆ１〜Ｆ
Ｎ−１において、理想化ダイオード回路を比較器の次に
設けて、係数器、比較器、理想化ダイオード回路の順序
で接続しても同じ２次関数を発生させることができる。

第３図は、ＰＲ熱電対０〜１６００℃を直線化した場合
の出力誤差図である。

１個の３次関数、２個の２次関数、３個の２次間数ｔこ
より近似した場合の誤差の様子がそれぞれ示されている
。

この図から分るように、複数個の２次関数で近似した方
が出力誤差は小さくおさえらｎる。

第４図は、この発明の具体的な接続図である。

符号は第１図と同様であり、１は人力信号Ｘが与えられ
る入力端子、２は出力信号を取り出すための出力端子、
Ｍｌは入力信号Ｘがその２つの入力端子に与えられる掛
算器、Ｐ６．Ｐ１〜ＰＮはそ７１７ぞれ抵抗と演算増幅
器よりなる係数器、ＩＤ１〜ＩＤＮはそれぞわ、ダイオ
ードと演算増幅器よりなる理肛化ダイオード回路、Ｃｏ
は係数器Ｐ。

の出力電圧および設定電圧Ａ。

がそ石ぞｎ入力側に与えられ、出力側に共通に参照電圧
Ｖが与えられている２組の理想化ダイオード回路よりな
る比較器、ＣＩ・・・・・は同様にそれぞれ入力側に理
想化ダイオード回路ＩＤ１・・・・・・の出力電圧、設
定電圧Ａ１・・・・・・、出力側に共通に参照電圧Ｖが
与えらｎている２組の理赴化ダイオード回路よりなる比
較器、Ｓは加算器である。

そして係数器Ｐい比較器Ｃ６で第１番目Ｃ２次関数発生
器Ｆ。

、係数器Ｐ１・・・、理想化ダイオード回路ＩＤ１・・
・、比較器Ｃ１・・・で第２番目以下Ｃ２次関数発生器
Ｆ１・・・、そして係数器ＰＮ１理想イ［ダイオード回
路■ＤＮで第Ｎ＋１番目の２次関勘発生器ＦＮを構成し
ている。

動作は第１図の場合と同様であり、例えば第１の２次関
数発生器Ｆ０において、係数器Ｐ０の出力電圧に０ｘ
十に０ｘ２と、設定電圧Ａ０とがそれぞれダイオードＤ
０１．Ｄｏ２、演算増幅器０Ｐｏ２．ＯＰｏ：よりなる
２組の理想化ダイオード回路に与えられている。

従って参照電圧Ｖは正の一定電圧であるので、小さい電
圧が与えら孔た方の理想化ダイオード回路のみが導通し
、この小さい導通電圧がもう一方の理想化ダイオード回
路の出力側に与えられることになり、このもう一方の理
想化ダイオード回路は導通することができない。

このようにして常に大きくない方の電圧が比較器Ｃ０よ
り取り出すことができるようになっている。

そしてこのようにして得られた電圧が第１番目の２次関
数発生器Ｆ。

の第２図で示される出力ｅ。となる。以下第２番目以降
の２次関数発生器Ｆ１・・・・・・についても同じこと
が言え、このようにして得ら孔た複数個の２次関数発生
器の出力を加算してリニアライザを構成することができ
る。

以上詳細ｔこ説明したようｔこ、この発明は１つの掛算
器を用いて、複数個の設定電子以上では一定となるよう
な２次関数を発生させ、こ孔ら２次関数の関数特性を入
力信号の関数特性にあわせることにより直線化を行うよ
うにした掛算器を用いたリニアライザである。

従って掛算器は１つですみ掛算器自身による誤差は最小
におさえられる。

又、各２次関数は設定電圧以上では一定になるよう構成
さｎているので近似関数を合成することが容易である。

又、２次関数は２個又は３個程度で十分な精度が得られ
、構成が極めて簡単である。

又、調整は設定電圧の調整のみでよく調整の手間が太幅
に省ける。

又、部品点数が少なく安価である等の利点をもつ。

このようにして実用的に極めてすぐｎたリニアライザを
実現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は特性図、第３図は出力誤差図、第４図はこの発明の具
対的な接続図である。１・・・入力端子、２・・・出力端子、Ｍｌ・・・掛算
器、Ｐｏ〜ＰＮ・・・係数器、■Ｄ１〜■ＤＮ・・・理
想化ダイオード回路、ｃｏ−ＣＮ−１・・・比較器、Ｓ
・・・加算器、Ｆｏ−ＦＮ・・・２次関数発生器。

Claims

【特許請求の範囲】１次の構成要素からなり入力信号の関数特性を複数個
の２次関数で近似して直線化するようにしたことを特徴
とする掛算器を用いたりニアライザ（イ）入力信号が与
えられる１つの掛算器。（ロ）前記入力信号と前記掛算器の出力とが与えらｎる
係数器と、この係数器の出力電圧と設定１圧とを比べて
大きくない方の電圧をとり出す比較器よりなる２次関数
発生器。（ハ）前記入力信号と前記掛算器の出力と一定電圧が与
えられる係数器と、この係数器の出力電圧が与えられる
理想化タイオード回路と、この理想化ダイオード回路の
出力電圧と設定電圧とを比べて大きくない方の電圧をと
り出す比較器Ｊりなる少なくとも１個の２次関数発生器
、又（Ｊこの２次関数発生器において係数器、比較器、
理想化ダイオード回路の順序で接続した少なくとも１個
の２次関数発生器。に）前記入力信号と前記掛算器の出力とが与えら孔る係
数器と、この係数器の出力電圧が与えられる理想化ダイ
オード回路よりなる２次関数発生器。（ホ）こｎら２次関数発生器の出力を加算する加算器。