JPS5811152B2 - スイツチ回路網 - Google Patents

Description

【発明の詳細な説明】 本発明は、それぞれアノード端子、カソード端子および
ゲート端子を有する複数個のサイリスタ交差点素子と、
サイリスタの動作を制御するための制御手段とを含むス
イッチ回路網に関するものである。

商用通信システムにおいて、多くの半導体スイッチ回路
網交差点装置が見られる。

従来のこのような分野での半導体スイッチ回路網に使用
される交差点素子は、ＰＮＰＮ型素子、バイポーラ・ト
ランジスタ、ダイオード、ＳＣＲあるいは電界効果トラ
ンジスタのいずれかである。

しかし、ここに挙げた各素子には、交差点素子として用
いる場合に、非常に不都合な点がある。

サイリスタ交差点は、ＰＮＰＮ型あるいはＮＰＮＰ型の
いづれにおいても低い交差点抵抗を持ち大電流が可能で
しかも高いライン電圧に耐え得るか、サイリスタ素子は
、雑音に極端に敏感である。

雑音信号は順方向バイアスされたサイリスタ交差点素子
を活性状態に切換えさせる可能性があり、この順方向バ
イアスは交差点を活性状態に保持する。

サイリスタ交差点素子の非常に速いスイッチング時間と
、この速い動作によって生じる高レベルの電流変化はサ
イリスタ・スイッチ回路網内において、問題となるよう
な雑音を発生する。

このように、サイリスタ・スイッチ回路網は動作時の雑
音が多く、サイリスタ交差点素子を誤って活性状態に至
らすような雑音信号による誤動作を起し易い。

これらの問題によって、電話加入者間の通信接続を確立
し制御する際の高い信頼性の要求のために従来のサイリ
スタ交差点素子を電話スイッチ回路網用として選択する
のには不都合である。

上記の観点から、本発明の一つの目的は、電話スイッチ
回路網に対して要求される信頼性を持って通信接続を確
立できるようなサイリスタ・スイッチ回路網を提案する
ことである。

本発明の他の目的は、共通の装置を用いてサイリスタ・
スイッチ回路網交差点素子の空塞状態を操作、解放およ
び決定できるようなスイッチ回路網制御回路を提案する
ことである。

この問題は、複数個のサイリスタ交差点素子を含むスイ
ッチ回路網において、制御手段がサイリスタ交差点素子
のうちの選択された一つのものを活性化するために第一
と第二の制御信号を発生するような回路網制御、および
第一の制御信号に応答して交差点活性化信号を発生する
信号制御回路を含み、信号制御回路は第一の制御信号に
応答してアノード活性化信号を発生するアノード信号発
生回路、第一の制御信号に応答してゲート活性化信号を
発生するゲート信号発生回路および第二の制御信号に応
答して、アノード、カソードおよびゲート活性化信号を
選択されたサイリスタ交差点素子に切換えるための分配
回路を含むような形によって解決される。

本発明に従って、電話スイッチ回路網として使用するの
に要求される確度と信頼性とを持って、サイリスタ・ス
イッチ回路網交差点素子の空塞状態を操作、解放および
決定するスイッチ回路網制御手段が提案される。

スイッチ回路網制御手段は、各サイリスタスイッチ回路
網交差点素子の３つの端子すべてに対し、分配回路を通
して、直接アクセスが可能である。

このようにすることによってスイッチ回路網内の任意の
選択されたサイリスタ交差点素子の任意の端子の電圧を
スイッチ回路網制御によって制御することが可能である
。

このことはそれぞれが特定の制御信号を発生し、その信
号が選択されたサイリスタ交差点素子の関連した端子に
印加されるような３種の信号の発生器を一組用いること
によって達成される。

このようにして、スイッチ回路網内の任意の選択された
サイリスタ交差点素子の空塞状態を単に必要な制御信号
を選択されたサイリスタ交差点素子の適当な端子に印加
するだけで、操作、解放、あるいは決定するために同一
の信号発生器を使用することが可能である。

これらの信号発生器は、前述のすべての機能が単に信号
発生器が選択された交差点素子に印加する制御信号の組
合わせを変化させるだけで実現できるような形に選択さ
れている。

従って、本発明の特徴は、サイリスタ・スイッチ回路網
にサイリスタ・スイッチ回路網交差点素子の動作および
解放を共通の場所から制御する機能を与えることである
。

さらに、本発明の特徴は、任意の選択されたサイリスタ
交差点素子の空塞状態を現在設定されている回路網接続
を乱すことなく決定する機能を与えることである。

さらに本発明の特徴は、サイリスタ交差点素子を零電圧
モードで動作させる機能を与えることである。

さらに本発明の特徴は、動作したサイリスタ交差点素子
における初めのｄＶ／ｄｔ を制御する機能を与えるこ
とである。

以下本発明の詳細を図面を参照して説明する。

第１図は、一段構成サイリスタ・スイッチ回路網として
実現した場合の本発明をより広いシステム的見地から概
観したものを示している。

図示したサイリスタ・スイッチ回路網は、各サイリスタ
のカソード端子はスイッチ回路網の水平路に接続され、
一方各サイリスタのアノード端子はスイッチ回路網の垂
直路に接続されたマトリクス状に接続された複数個のサ
イリスタ素子からなっている。

スイッチ回路網の各水平路は電話機ポート回路、ライン
回路、あるいはその他のこの種の回路に接続されている
のに対し、スイッチ回路網の垂直路は二つあるいはそれ
以上のスイッチ回路網の水平路を相互接続するリンクと
して機能する。

従って。この垂直路を以後リンクと称する。

このようにして、図示したサイリスタ・スイッチ回路網
は、サイリスタ・スイッチ回路網の左側に接続された複
数個の電話機Ｓ１からＳｎの任意の二つのものの間、あ
るいは電話機Ｓ１からＳｎの任意の一つと、ライン回路
ＬＣ１からＬＣｊの任意の一つあるいは関連するサイリ
スタ交差点素子を活性化することによってサイリスタ・
スイッチ回路網の左側に接続できるような他の任意のこ
の種の回路との間に通話路を確立するように機能する。

例えば、サイリスタ交差点素子Ｘ１−２が動作すると、
スイッチ回路網水平路１とリンク２との間に、直流路が
形成され、これによって電話機Ｓ１およびこれに関連す
る電話機ポート回路Ｐ１がリンク２に接続される。

さらに電話機Ｓ１を交換局ライン回路ＬＣ１に接続する
には、ライン回路ＬＣ１およびリンク２の両方に関連し
ているサイリスタ交差点素子Ｘ（ｎ ＋１ ）−２が、
この場合の通話路（電話機Ｓ１から電話機ポート回路Ｐ
１、スイッチ回路網１を経てリンク２へ）をスイッチ回
路網水平路（ｎ＋１）をへてライン回路ＬＣ１へ延長す
るよう動作しなければならない。

このようにして、複数個のスイッチ回路網水平路が、こ
れらのスイッチ回路網水平路とリンク１からｋまでの中
から選択された一つとの双方に関連するサイリスタ交差
点素子を動作させることによって相互接続される。

サイリスタ・スイッチ回路網交差点素子の制御は、３つ
の信号発生器１０１から１０３．２つの空塞状態検出器
１０４および１０５および順序制御回路１０６からなる
スイッチ回路網制御回路１００によって達成される。

信号発生器１０１から１０３はそれぞれ順序制御回路１
０６の制御のもとで特定の電圧波形を発生するように設
計される。

このようにして、順序制御回路１０６は信号発生器１０
１から１０３の信号発生タイミングを制御している。

カソード信号発生器１０３は、順序制御回路１０６によ
って活性化されると、カソード制御信号を発生し、これ
は空塞状態検出器１０５を経て線Ｃ８に印加される。

カソード制御信号はこの場合はサイリスタ交差素子Ｘ１
−２である選択された交差点のカソードへと分配回路１
０７によって印加される。

このようにして、分配回路１０１のポート選択器ＰＤ１
はカソード制御信号を線Ｃ８からスイッチ回路網水平路
１に切換える。

同様にしてゲート信号発生器１０２およびアノード信号
発生器１０１はそれぞれゲート制御信号およびアノード
制御信号を発生し、これらの信号は線ＧＳおよびＡＳに
それぞれ印加され、分配回路１０７によって選択された
サイリスタ交差点素子Ｘ１−２のゲートおよびアノード
端子にそれぞれ切換えられる。

このことは分配回路１０７のポート選択器ＰＤＩがゲー
ト制御信号を線Ｃ８からスイッチ回路網水平路１に関係
するすべてのサイリスタ交差点素子のゲート端子に切換
えることによって達成される。

同様に、分配回路１０７のリンク選択器ＬＤ２もアノー
ド制御信号を線ＡＳからスイッチ回路網リンク２に切換
えそれによってリンク２に関係するすべてのサイリスタ
交差点素子のアノード端子にアノード制御信号を加える
。

従ってサイリスタ・スイッチ回路網の中で３つの端子が
すべて励起されている唯一のサイリスタ交差点素子はＸ
ｌ−２となる。

サイリスタ交差点素子Ｘ１−２は、３つの交差点制御信
号の印加に応答してオン状態にスイッチングされ、バイ
アス回路Ｂ２によって供給される保持電流によって活性
状態に保たれる。

従って動作した交差点Ｘ１−２は、スイッチ回路網水平
路１とスイッチ回路網リンク２とを相互接続することに
よって電話機Ｓ１とリンク２との間に通話路を確立する
。

分配回路１０７はスイッチ回路網制御回路１００の制御
のもとで動作する。

このように、信号発生器１０１から１０３は分配回路１
０７を通して選択されたサイリスタ交差点素子の３つの
端子にすべて直接アクセスが可能である。

このような形で、信号発生器１０１から１０３は任意の
選択されたサイリスタ交差点素子の３つのすべての端子
に現われる電圧を直接的に制御する。

信号発生器１０１、１０２及び１０３は選択されたサイ
リスタ交差点素子を零電圧モード（サイリスタのアノー
ドとカソードが同じ電位にある状態）においてターン・
オンしそして又選択されたサイリスタ交差点素子端子間
の初期ｄＶ／ｄｔ を制御することができ、それによ
り交差点を流れる電流を制御している。

さらに、選択されたサイリスタ交差点素子の空塞状態は
空塞状態検出器１０４および１０５によって決定するこ
とができる。

これは順序回路１０６が空塞状態決定シーケンスを開始
し、カソード信号発生器１０３がカソード制御信号を発
生し空塞状態検出器１０５が選択されたスイッチ回路網
水平路によってカソード信号発生器から流れる電流を検
出することによって達成される。

同様に、アノード信号発生器１０１はアノード制御信号
を発生し、空塞状態検出器１０４は選択されたスイッチ
回路網リンクによってアノード信号発生器１０１から流
れる電流を検出する。

こうして、空塞状態検出器１０５は選択された電話機（
スイッチ回路網水平路）の状態を決定し、また、空塞状
態検出器１０４は選択されたリンク（スイッチ回路網垂
直路）の状態を決定する。

このようにして、選択されたスイッチ回路網水平路を選
択されたスイッチ回路網リンクに接続するのに用いられ
るある特定の交差点の状態はこれら二つの状態の決定結
果から決めることができる。

第２図と第３図とを第４図に示すような形で配置した図
から、本発明の実施例の各種の構成要素によって回路網
制御の特徴が発揮される方法が説明される。

ライン回路、電話機ポート回路等の各種装置が第１図の
場合と類似の形で第２図および第３図のそれぞれの間で
結び付けられている。

図面を簡単にするため第２図では、一台の電話機Ｓ１、
一つの電話機ポート回路Ｐ１、一つのライン回路ＬＣＩ
および一つのリンク２だげを示し−ている。

本発明は、さらに交換局ラインから電話機への典型的な
呼の接続について述べることによって一層理解すること
ができる。

交換局からの入力呼は交換局ラインＬ１に到着し、電話
機Ｓ１に向けて接続されると仮定する。

ライン回路 交換局ラインＬ１はライン回路ＬＣ１で終端される。

ライン回路はキー電話システムにおける基本的な部分で
あって当業者には周知のものである。

ライン回路は多くの機能を果すものであるが、この説明
のためには主としてインタフェース機能が問題となる。

ライン回路ＬＣＩは交換局ラインＬ１とスイッチ回路網
水平路（ｎ＋１）とのインタフェースを行なう。

これは変圧器を使用し、制御および信号用回路を付加す
ることによって実現される。

この説明のためには、ライン回路ＬＣＩ内に図式的に示
された変圧器が２本の導線からなる交換局ラインＬ１と
一本の導線からなるスイッチ回路網水平路（ｎ＋１）と
のインタフェースを行なうという点だけで十分である。

変圧器は交換局ラインＬ１からの交流音声信号をスイッ
チ回路網へ結合し、さらにスイッチ回路網水平路（ｎ＋
１）に流れる直流バイアス電流の電流シンクとなってい
る。

ポート回路 電話機Ｓ１は、電話機ポート回路Ｐ１で終端される。

電話機ポート回路はキー電話システムの基本的な部分で
あって当業者には周知のものである。

本説明で使用する電話機ポート回路は当業者に周知の型
のものである。

これらの電話機ポート回路は多くの機能を果すものであ
るが、この説明のためには主としてインタフェース機能
が問題となる。

電話機ポート回路Ｐ１は電話機Ｓ１とスイッチ回路網水
平路１とのインタフェースを行なう。

これは変圧器を使用し、さらに制御および信号回路を付
加することによって達成される。

この説明のためには、電話機ポート回路Ｐ１内に図式的
に示された変圧器が二本の導線からなる電話機Ｓ１と一
本の導線からなるスイッチ回路網水平路１とのインタフ
ェースを行なうという点だけで十分である。

変圧器は電話機Ｓ１からの交流音声信号をスイッチ回路
網へ結合し、さらにスイッチ回路網水平路１に流れる直
流バイアス電流の電流シンクとなる。

入力呼 先に述べた呼の場合に戻って、ライン回路ＬＣＩは画業
者に周知の方法で交換局ラインＬ１上のリンギングの発
生を検出し、図には示されていないが、商用通信システ
ムの共通制御に入力呼の指示を与える。

周知の方法によって、商用通信システムの共通制御は入
力呼の指示に応答して、この入力呼の着信地が電話機Ｓ
１であると決定される。

この周知の処理に関する詳細な説明は本発明の理解には
必要ではなく、回路網制御回路１００には相互接続すべ
き２つのもの、すなわちライン回路ＬＣ１と電話機Ｓ１
とを識別するのに十分な情報が与えられるものと仮定す
る。

この情報は相互接続すべき二つのスイッチ回路網水平路
をディジタル的に符号化して表現したものからなる。

この回路網接続で第一に実現すべき部分はライン回路Ｌ
ＣＩの空きリンクへの接続で、この場合は、リンク２で
あると仮定する。

このように、回路網制御回路１００はライン回路ＬＣ１
およびリンク２の双方に関連するサイリスタ交差点素子
を活性化しなければならない。

このことは回路網制御回路１００が回路網接続情報をケ
ーブル１０８を通して分配回路１０７に与えることによ
って達成される。

この符号化された回路網制御情報は回路網制御回路１０
０からの分配回路１０７内の復号器２３０および２３１
への入力であり、ここで回路網制御情報は選択信号に変
換され、その後適当なポートおよびリンク選択線に印加
される。

本例の場合、復号器２３０はケーブル１０８からの回路
網制御情報を線Ｐ（ｎ＋ｔ）に印加される選択信号に変
換し、これによってポート選択回路、ＰＤ（ｎ＋１ ）
のゲート２１１を付勢する。

このようにして回路網接続確立の第一段階として回路網
水平路（ｎ＋１）が選択され、ポート選択回路ＰＤ（ｎ
＋ｉ）が付勢される。

復号器２３０の動作と並行して、復号器２３１はケーブ
ル１０８からの回路網制御情報を選択信号に変換し線Ｌ
Ｓ２に印加することによって、線ＡＳに現われるいかな
る信号をもダイオード２２２を通してリンク２へ通すよ
うトランジスタ２２１を付勢する。

このようにして回路網垂直路２（リンク２）が選択され
、トランジスタ２２１が回路網活性化信号をリンク２へ
通すために付勢される。

順序制御 また回路網制御回路１００は周知の制御およびクロック
回路（図示されていない）を含み、順序制御回路１０６
を活性化し、これを回路網活性化信号を発生するように
付勢する。

これは回路網制御１００が順序制御回路１０６に対し、
５ＴＡＲＴ線上にパルスを発生し、これによってフリッ
プフロップ３３８．３３９．３４０およびシフトレジス
タ３３０をリセットすることによって達成される。

回路網制御クロック回路は連続的に周期的なりロック・
パルスをＣＬＯＣＫ線上に印加し、このパルスは８ビツ
ト・シフトレジスタ３３０を動作させるよう機能する。

シフトレジスタ３３０のデータ人力りはアンドゲート３
３１の出力が高レベルであるから高レベルである。

こうして、ＣＬＯＣＫ線に現われる各クロックパルスご
とに、一つずつ高レベル信号すなわち「１」がシフトレ
ジスタ３３０内にシフトされ、シフトレジスタ３３０内
に記憶された以前のすべての２進情報は一ヒツトずつ右
ヘシフトされる。

シフトレジスタ３３０の出力Ｑ１からＱ８はそれぞれの
位置に記憶された２進のビットを示している。

このように、クロック信号ＣＬＯＣＫはシフトレジスタ
のデータ入力りが高レベルである限り「１」の系列をシ
フトレジスタ３３０内にシフトさせることになる。

しかしアンドゲート３３１の出力はインバータ３５０を
通してシフトレジスタ３３０のＱ６出力に接続されてい
る。

６個の「１」がシフトレジスタ３３０内にシフトされる
と、Ｑ６出力は高レベルになり、ゲート３５０をオン状
態、ゲート３３１をオフ状態にし、シフトレジスタ３３
０のデータ入力端子りに低レベル信号を与える。

こうして、ゲート３３１．３５０およびシフトレジスタ
３３００組合せは「列発生器」となり、シフトレジスタ
３３０のＱ６出力からの低レベル出力信号はゲート３５
０をオフ状態にし、さらにゲート３３１を活性化してシ
フトレジスタ３３０のＤ入力端子に高レベル信号を与え
、これ以降にＣＬＯＣＫ線に現われる各クロックパルス
は６個の「１」の系列がシフトレジスタ３３０内に入力
されるまでシフトレジスタ３３０内に「１」をシフトし
、この時シフトレジスタのＱ６出力は高レベルに切換わ
る。

端子Ｑ６の高レベル出力はゲート３５０をオン状態にし
、さらにゲート３３１を不活性化することによって、シ
フトレジスタ３３０のＤ端子に低レベル信号を与える。

これ以降にＣＬＯＣＫ線に現われる各クロックパルスは
。

６個の「０」の系列がシフトレジスタ３３０内に入力さ
れるまでシフトレジスタ内に「０」をシフトシ、このと
きシフトレジスタのＱ６出力は再び切換わり、元の低レ
ベル出力状態に戻り、この周期が再び繰返される。

回路網制御信号発生器 シフトレジスタ３３０の選択された出力はアノード信号
発生器１０１、ゲート信号発生器１０２およびカソード
信号発生器１０３を活性化するのに用いられる。

こうして、シフトレジスタのＱ１出力は線ＣＣに接続さ
れ、カソード信号発生器１０３の動作を制御する。

カソード信号発生器はインバータ３００．３０２および
演算増幅器３０１からなる。

シフトレジスタ３３０の出力Ｑ１上の高レベル信号は線
ＣＣに印加され、インバータ３００と３０２によって二
回反転されその後演算増幅器３０１の正入力端子に印加
される。

演算増幅器３０１は増幅度１となるような構成をとり、
インバータ３０２の出力に表われる高レベル信号に応答
し、演算増幅器の出力がその正入力端子に現われる電圧
と同じ値となるように切換わる。

抵抗３４１，３４２及びトランジスタ３４３からなるイ
ンバータ３０２は、ｖ１ボルトの高出力信号レベルおよ
び供給電圧ｖ１の値と抵抗３４１．３４２の電圧分割効
果とから決まる低出力信号レベルを持つ。

このようにして、演算増幅器３０１が供給する出力電圧
の範囲はインバータ３０２の電圧ｖ１および抵抗３４１
，３４２の選択によって決定される。

演算増幅器３０１は演算増幅器の正入力端子に現われる
電圧変化に応答してその出力電圧を瞬間的に変えること
はなく、演算増幅器に固有の特性によって定まるある一
定の割合でレベルを変えていく。

この応答性の割合は「スルーレート」と呼ばれており、
演算増幅器にステップ状入力信号に応答してランプ状出
力信号を発生させる。

このようにして、順序回路１０６およびインバータ３０
０，３０２によって発生した急峻な速い論理信号は演算
増幅器３０１によってなめらかになり、ダイオード３０
８、抵抗３０６、コンデンサ３０７を経て線Ｃ８に印加
される。

この線Ｃ８上の信号はシフトレジスタのＱ１出力が低く
なるまで高レベルを保持し、このＱ１出力はインバータ
３００．３０２を経て演算増幅器３０１に伝わり線Ｃ８
上の信号をインバータ３０２によって定まる低レベルま
でランプ状に下げる。

同様にして、ゲート信号発生器１０２およびアノード信
号発生器１０１もシフトレジスタ３３０のＱ５およびＱ
３出力によってそれぞれ制御される。

信号発生器１０１から１０３によって発生されてそれぞ
れ線Ａｓ、ＧＳ、Ｃ３に印加される制御信号は分配回路
１０７によって選択された交差点Ｘ（ｎ ＋１）−２に
切換えられる。

このことは、ネットワーク制御１００が５ＴＡＲＴ線上
に現われるパルスと一致してケーブル１０８の線ＮＣ上
に高レベル信号を印加しこれによって既に付勢されてい
るポート選択回路ＰＤ（ｎ＋１ ）のゲート２１１をオ
ン状態にすることによって達成される。

ゲート２１１がオン状態になると、これはインバータ２
１２をオフ状態にしまたトランジスタ２１４をオン状態
にして、線Ｃ８からのカソード制御信号をダイオード２
１６を経てスイッチ回路網水平路（ｎ＋１）に切換える
。

それによってカソード制御信号は、問題となっている交
差点素子Ｘ（ｎ＋＋）−２を含むスイッチ回路網水平路
（ｎ＋１）に接続されたすべてのサイリスタ交差点素子
のカソード端子に印加される。

同様に、インバータ２１２はトランジスタ２１３をオン
状態にし、線ＧＳからのゲート制御信号を問題となって
いる交差点素子Ｘ（ｎ＋１）−２を含むスイッチ回路網
水平路（ｎ＋１）に接続されたすべてのサイリスタ交差
点素子のゲート端子に切換える。

前述のように、ケーブル１０８に現われる回路網制御情
報は復号器２３１によって線ＬＳＺ上の付勢信号に変換
され、これはトランジスタ２２１をオン状態にし、線Ａ
Ｓからのア、ノード制御信号をリンク２と呼んでいるス
イッチ回路網垂直路２に切換える。

それによってアノード制御信号は問題となっている交差
点素子Ｘ（ｎ−ｈ）−２を含むスイッチ回路網垂直路２
に接続されたすべてのサイリスタ交差点素子のアノード
端子に印加される。

このようにして、スイッチ回路網内でカソード、アノー
ド、およびゲート端子のそれぞれにカソード、アノード
、およびゲート制御信号のすべてが同時に印加されるよ
うな唯一のサイリスタ交差点素子が交差点素子Ｘ（ｎ＋
１）−２となる。

従ってサイリスタ交差点素子Ｘ（ｎ ＋ｓ ） −２は
オン状態に切換り、バイアス回路Ｂ２から交差点素子 Ｘ（ｎ ＋１）−２を通りライン回路ＬＣ１へ、そこか
らライン回路ＬＣＩ内の変圧器を経て回路の接地へ流れ
る保持電流によって活性状態に保たれる。

電圧波形 線ＣＳ、ＧＳ、およびＡＳ上に現われる信号の時間関係
と波形が第５図に示されている。

クロックと記された第一番目の波形は線ＣＬＯＣＫ上に
現われる信号で、順序制御回路１０６のシフトレジスタ
３３０を動作させる回路網クロック信号である。

第５図に示されたＣＬＯＣＫ線上の一連の１３個のパル
スによって回路網接続シーケンスの時間関係を説明する
。

５ＴＡＲＴと記された第二の波形は順序制御回路１０６
をリセットし回路網接続シーケンスを開始する信号であ
る５ＴＡＲＴ線上のパルスの生起を示すものである。

第５、第６および第７の波形はそれぞれ線Ｃ８，ＧＳ。

ＡＳ上に現われる電圧波形を示すものである。

第５の波形はカソード制御信号を示し、これは初めは電
圧ｖ５であって、この電圧は分配回路１０７によってポ
ート選択回路ＰＤ（ｎ＋１）内の抵抗２１８を経てスイ
ッチ回路網水平路（ｎ＋１）に供給される空き状態電圧
である。

前述の通り、カソード信号発生器１０３は二つの電圧レ
ベルの間で切換わるように設計されている。

低レベルは選択された交差点素子のカソード端子の空き
状態電圧よりわずかに高い電圧Ｖ５になるよう選ばれて
いる。

カソード信号発生器１０３は、シフトレジスタ３３０の
Ｑ１出力によって回路網クロックのパルス１の時点で活
性化されると、演算増幅器３０１のスルーレートによっ
て決まる割合で徐々に電圧レベル■１に切換って行く。

この電圧レベルｖ１は、前述の通り回路網クロックのパ
ルス７の時点でシフトレジスタ３３０が出力Ｑ１に切換
えるまでカソード信号発生器１０３によって保持される
。

この時点で、演算増幅器３０１は演算増幅器３０１のス
ルーレートで決まる割合で電圧Ｖ１から電圧Ｖ５に徐々
に切換っていく。

同様にして、シフトレジスタ３３０は、前述の通り既定
の時刻にゲート信号発生器１０２に電圧Ｖ３とＶｌの間
で切換えさせ、アノード信号発生器１０１に電圧Ｖ４と
Ｖｌの間で切換えさせる。

バイアス回路Ｂ２はリンク２に空き状態電圧ｖ４を与え
、ポート選択回路ＰＤ（ｎ＋ｓ） はスイッチ回路網
水平路（ｎ＋１）に関係するすべての交差点素子のゲー
ト端子に空き状態電圧Ｖ１を与える。

即ち、信号発生器１０Ｌ１０２及び１０３はサイリスタ
交差へ素子のアノード、ゲート及びカソードの空き状態
電圧Ｖ４． Ｖｌ及びｖ５に一致する最初と最後の電圧
を有している。

従って、分配回路１０７が信号発生器１０１，１０２及
び１０３の出力を選択されたサイリスタ交差点素子に切
換えた時に、最初の電圧変化は生じなく、それ故、分配
回路１０７が線ＡＳ 、ＧＳ 、Ｃ８を選択されたサイ
リスタ交差点素子のそれぞれの端子にスイッチングする
ことによって雑音は発生しない。

第５図の電圧波形から理解されるように、選択された交
差点素子のゲート電極はアノードおよびカソード端子が
ともに同一の電圧レベルＶ１になる即ち零電圧モードに
なるまで活性化されない。

その後、ゲート端子電圧はゆつくりと電圧ｖ３に切換わ
り交差点を活性状態にするようバイアスを与えまたカソ
ード端子電圧はそれに引続いてゆっくりと電圧ｖ５に切
換わる。

このような形の電圧印加は選択された交差点素子を零電
圧モードにおいて活性化し、徐々に増加していくゲート
・バイアス信号を供給して交差点をオン状態にし、それ
から徐々に交差点素子間の電圧を増加させ、それによっ
て徐々に交差点素子を通る電流が増加する。

このように信号発生器１０１から１０３は、交差点の誤
動作を防ぎつつまたサイリスタ・スイッチ回路網内の雑
音発生を最小にしつつサイリスタ交差点素子の動作のあ
らゆる面を直接的に制御する。

空塞状態の決定 空塞状態検出器１０４および１０５は選択された交差点
の状態を決定するよう機能する。

これは制御線ＡＳおよびＣ８の電圧降下を検出すること
によって達成される。

空塞状態検出器１０４と１０５は電圧監視機能をするこ
とができるよう構成されている。

特に、空塞状態検出器１０５には抵抗３０６、コンデン
サ３０γ、ダイオード３０８があって、これらは並列に
接続されて信号発生器１０３から線Ｃ８へ電流が流れた
ことを示すようになっている。

選択されたスイッチ回路網水平路が塞がっている場合に
は、選択されたスイッチ回路網水平路の塞がり状態電圧
即ち電圧ｖ４からバイアス回路Ｂ２における降下電圧と
交差点素子自身Ｘ（ｎ ＋＋）−２端子間の降下電圧を
引いたものは信号発生器１０３の空き状態電圧Ｖ、より
も大きいので、線Ｃ８には電流は流れない。

選択されたスイッチ回路網水平路（ｎ＋１）が空きであ
る場合には、選択されたスイッチ回路水平路の空き状態
電圧即ち電圧Ｖ５からダイオード２１６端子間降下電圧
とトランジスタ２１４のコレクターエミッタ間電圧ＶＣ
Ｅを引いたものは信号発生器１０３の空き状態電圧より
わずかに低いので電流はトランジスタ２１４、ダイオー
ド２１６を通って線Ｃ８上を流れ、それからライン回路
ＬＣ１の変圧器を通って回路の接地へと流れる。

抵抗３０４，３０５及び比較器３０３からなる構成によ
って電圧差が検出される。

この電流の流れは抵抗３０６端子間に電圧降下を生じさ
せ、その電圧降下は比較器３０３により検出されるだろ
う。

比較器３０３の論理出力はインバータ３０２によって反
転され、順序制御１０６に供給され、ここにこの指示が
記憶される。

順序制御１０６はフリップフロップ３３８，３３９゜３
４０からなる三個の空塞状態ラッチを備えている。

これらのラッチは呼のいろいろな時刻に選択された交差
点の空塞状態を記録するためにセットされこの時間関係
は第５図で説明されている。

第５図の第２の波形は「窓１」すなわち第１のラッチ動
作を示し、第３および第４の波形は「窓２および３」す
なわち第２および第３のラッチ動作を示す。

５ＴＡＲＴ線上の開始パルスはフリップフロップ３３８
から３４０をリセットする。

開始パルスが消えると、ゲート３３７はゲート３３６を
付勢し空塞状態検出器１０５からの空塞状態情報をフリ
ップフロップ３４０に与えこれによって回路網接続が確
立される以前の選択されたスイッチ回路網の水平路の状
態を表示する。

同様に、ゲート３３５は時刻Ｑ４Ｑ５＊に付勢され空塞
状態検出器１０４からの空塞状態情報をフリップフロッ
プ３３９に与え、これによって回路網接続が確立する直
前のリンク状態を表示する。

ゲート３３４は時刻Ｑ５Ｑ３ に付勢され、空塞状態
検出器１０５からの空塞状態情報をフリップフロップ３
３８に与え、これによって回路網接続が確立した直後の
スイッチ回路網（ｎ＋１）の状態を表示する。

このようにして選択されたスイッチ回路網水平路および
垂直路双方の空塞状態が決定され、線ＣＩ 、Ａ、Ｃ２
を経て順序制御回路１０６によって回路網制御１００に
与えられる。

呼の完了 先に述べた呼の場合に戻って、通信路は交換局ラインＬ
１からライン回路ＬＣＩを通ってスイッチ回路網水平路
（ｎ＋１）へ、またさらに動作したサイリスタ交差点素
子Ｘ（ｎ＋＋） 、を通ってリンク２まで確立してい
る。

これから着信電話機Ｓ１がこの通話路に接続されなけれ
ばならない。

これは回路網制御回路１００がもう一つの開始パルスを
発生させこの信号を５ＴＡＲＴ線に印加して順序制御１
０６をリセットすることによって達成される。

回路網制御情報はケーブル１０８上に分配回路１０７に
対して与えられまた回路網接続シーケンスは前述と同様
に今回はサイリスタ交差点素子Ｘ１−２を動作させるよ
うに進行し、これによってまた電話機Ｓ１を電話機ポー
ト回路Ｐ１を通ってスイッチ回路網水平路１へ、さらに
動作したサイリスタ交差点素子Ｘ１−２を通ってリンク
２に接続する。

付加的動作 接続された呼は分配回路１０７にリンク選択アドレスを
与えずに単に呼接続シーケンスを開始することによって
切断することができる。

このようにすると、信号発生器１０１から１０３は完全
な信号発生動作のシーケンスを開始し、カソードおよび
ゲート制御信号が選択された交差点素子に印加される。

しかしリンク選択回路は活性化されず、アノード制御信
号は選択されたサイリスタ交差点素子のアノード端子か
らは切離されている。

このようにして、選択された交差点素子はそのアノード
端子の電圧がＶ４ボルトでカソード端子の電圧がＶ１ボ
ルトとなり、サイリスタ交差点素子は逆バイアスされて
このためにオフ状態となる。

空塞状態の決定は前述のように回路網接続シーケンスを
開始することによって達成される。

回路網接続シーケンスの開始時に、５ＴＡＲＴ線上のパ
ルスはフリップフロップ３３８，３３９゜３４０および
シフトレジスタ３３０をリセットする。

さらに線ＮＣ上の高レベル信号はゲート２０１や２１１
を付勢し、線ＣＳおよびＧＳを選択されたスイッチ回路
網水平路に接続し、これによって空塞状態検出器１０５
が選択されたスイッチ回路網水平路の空塞状態を決定で
きるようにする。

前述のように、この空塞状態情報はフリップフロップ３
４０に記憶されており、これによって、回路網接続が確
立される直前の選択されたスイッチ回路網水平路の状態
を表示する。

しかし、これは検査だけであるから、交差点制御信号は
回路網接続を確立をせぬよう選択された交差点に印加さ
れないようにしなければならない。

従って、回路網制御１００はＭＡＩＮＴ線上に低レベル
信号を与え、アンドゲート３３１をオン状態にし、これ
によって低レベル信号をシフトレジスタ３３０のＤ入力
に与えて回路網接続シーケンスの残りを放棄する。

本発明の特定の実施例についての説明を行なってきたが
、添付の請求の範囲内での手順的あるいは構造的な細部
の変形は、可能であるしまたこれを企図しているもので
ある。

従ってここに述べた詳しい説明の中に含まれていること
に限定する意向はない。

上に述べて来た構成は単に本発明の原理の適用例を説明
するものでしがない。

以上本発明を要約すれば次のようである。

１ 複数個のサイリスタ交差点素子からなる電話スイッ
チ回路網において、前記の各サイリスタ交差点素子はア
ノード、カソードおよびゲート端子を持ち、スイッチ回
路網制御手段は、前記のサイリスタ交差点素子のなかの
選択された一つのものを活性化するための第一および第
二の制御信号を発生するための回路網制御手段と、 前記の第一の制御信号に応答して、交差点活性化信号を
発生する信号制御手段とを含み、前記の信号制御手段は
、 前記の第一の制御信号に応答してアノード活性化信号を
発生するためのアノード信号発生手段と、 前記の第一の制御信号に応答してカソード活性化信号を
発生するためのカソード信号発生手段と、 前記の第一の制御信号に応答してゲート活性化信号を発
生するためのゲート信号発生手段を含むような信号制御
手段と、 前記の第二の制御信号に応答して前記のアノード、カソ
ード、およびゲート活性化信号を前記の選択されたサイ
リスタ交差点素子に切換える分配手段とを含む。

２ 前記第１項に記載の発明において、前記の交差点活
性化信号は前記のサイリスタ交差点素子を零電圧モード
にする。

３ 前記第１項に記載の発明において、前記のアノード
およびカソード活性化信号は前記の選択されたサイリス
タ交差点素子をオン状態にするために前記の選択された
サイリスタ交差点素子に電力を供給する。

４ 前記第１項に記載の発明において、前記の回路網制
御手段はさらに前記のサイリスタ交差点素子のうちの選
択された一つのものを不活性化するために第３および第
４の制御信号を発生し、前記の信号制御手段は前記の第
３の制御信号に応答して交差点不活性化信号を発生し、
前記の分配手段は前記の第４の制御信号に応答して前記
の交差点不活性化信号を前記の選択されたサイリスタ交
差点素子に切換え、 前記の交差点不活性化信号は前記の選択されたサイリス
タ交差点素子をオフ状態とするため前記の選択されたサ
イリスタ交差点素子に逆バイアスをかける。

５ 前記第４項に記載の発明において、前記の回路網制
御手段はさらに前記のサイリスタ交差点素子の選択され
た一つのものの状態を検査するために第５および第６の
制御信号を発生し、前記の信号制御手段は前記の第５の
制御信号に応答して交差点検査信号を発生し、 前記の分配手段は前記の第６の制御信号に応答して前記
の交差点検査信号を前記の選択されたサイリスタ交差点
素子に切換え、 前記の信号制御手段は、前記の選択されたサイリスタ交
差点素子によって前記のアノードおよびカソード信号発
生手段に置かれる負荷に応答して前記の選択されたサイ
リスタ交差点素子の空塞状態を決定する検出手段を含む
。

６ 制御信号に応答して第１と第２の信号線を相互接続
するためのサイリスタ・スイッチ回路において、 アノード、カソードおよびゲート端子を持つサイリスタ
素子が含まれ、前記のアノード端子は前記の第１の信号
線に接続され、前記のカソード端子は前記の第二の信号
線に接続され、また前記のサイリスタ素子の動作を制御
するために前記のアノード、カソードおよびゲート端子
に接続された制御手段が含まれ、前記の制御手段は、 前記の制御信号に応答しアノード活性化信号を発生する
ためのアノード信号発生手段、前記の制御信号に応答し
てカソード活性化信号を発生するためのカソード信号発
生手段、および 前記の制御信号に応答しゲート活性化信号を発生するた
めのゲート信号発生手段を含む。

７ 前記第６項に記載の発明において、前記のアノード
信号発生手段は前記の制御信号に応答して前記の第一の
信号線上に現われる直流バイアスレベルで前記のアノー
ド活性化信号を開始する。

８ 前記第６項に記載の発明において、前記のアノード
信号発生手段は前記の制御信号に応答して前記の第１の
信号線上に現われる直流バイアスレベルで前記のアノー
ド活性化信号を終了し、前記のカソード信号の発生手段
は前記の制御信号に応答して前記の第二の信号線上に現
われる直流バイアスレベルで前記のカソード活性化信号
を終了する。

９ 前記第６項に記載の発明において、前記のアノード
およびカソード信号発生手段はそれぞれ前記の第一およ
び第二の信号線上の電圧を既定の活性化電圧レベルまで
上昇させ、前記のゲート信号発生手段は前記の第一およ
び第二の信号線の双方が前記の活性化電圧レベルにある
場合のみ、前記のサイリスタ素子にバイアスを与える。

１０ 前記第９項に記載の発明において、前記のアノ
ードおよびカソード信号発生手段は、前記の信号発生手
段が前記のサイリスタ素子をオン状態に切換えた後にの
み前記のサイリスタ素子に順方向バイアスを与える。

１１ 前記第１０項に記載の発明において、前記のア
ノードおよびカソード信号発生手段は、前記のゲート信
号発生手段によってオン状態に切換えられると前記のサ
イリスタ素子のｄＶ／ｄｔを制御する。

【図面の簡単な説明】

第１図は、本発明の構成を示すブロック図、第２図およ
び第３図は、本発明の一実施例を示す回路図、第４図は
、第２図および第３図の配置の方法を示す図、及び第５
図は、スイッチ回路網制御回路によって発生される各種
の電圧波形を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 各々がアノード端子、カソード端子およびゲート端
   子とを有している複数個のサイリスタ交差点素子と、サ
   イリスタの動作を制御するための制御手段とを含むスイ
   ッチ回路網において：前記制御手段は、該サイリスタ交
   差点素子のなかの選択された１つを活性化するため第１
   と第２の制御信号を発生するための回路網制御装置（例
   えば１００）、及び前記第１の制御信号に応答して交差
   点活性化信号を発生するための信号制御回路とからなり
   、 前記信号制御回路は、該第１の制御信号に応答してアノ
   ード活性化信号を発生するためのアノード信号発生回路
   （例えば１０１）、該第１の制御信号に応答してカソー
   ド活性化信号を発生するためのカソード信号発生回路（
   例えば１０３）、該第１の制御信号に応答してゲート活
   性化信号を発生するためのゲート信号発生回路（例えば
   １０２）、及び前記第２の制御信号に応答して該選択さ
   れたサイリスタ交差点素子に該アノード、カソード及び
   ゲート活性化信号を印加するための分配回路（例えば１
   ０７）とからなり、 それによって該選択されたサイリスタ交差点素子がター
   ン・オンされていることを特徴とするスイッチ回路網。 ２、特許請求の範囲第１項に記載のスイッチ回路網にお
   いて； 該交差点活性化信号は選択されたサイリスタ交差点素子
   を零電圧モードにすることを特徴とするスイッチ回路網
   。 ３ 特許請求の範囲第１項に記載のスイッチ回路網にお
   いて； 該アノードおよびカソード活性化信号は選択されたサイ
   リスタ交差点素子をオン状態にするために、選択された
   サイリスタ交差点素子に電力を供給することを特徴とす
   るスイッチ回路網。 ４ 特許請求の範囲第１項に記載のスイッチ回路網にお
   いて； 該回路網制御はさらに選択されたサイリスタ交差点素子
   を不活性化するために第３および第４の制御信号を発生
   し、 該信号制御回路は該第３の制御信号に応答して交差点活
   性化信号を発生し、 該分配回路は、第４の制御信号に応答して交差点不活性
   化信号を選択されたサイリスタ交差点素子に切換え、 該交差点不活性化信号は選択されたサイリスタ交差点素
   子をオフ状態にするため選択されたサイリスタ交差点素
   子に逆バイアスをかけることを特徴とするスイッチ回路
   網。 ５ 特許請求の範囲第４項に記載のスイッチ回路網にお
   いて： 該回路網制御はさらにサイリスタ交差点素子の選択され
   た一つのものの状態を検査するために第５および第６の
   制御信号を発生し、 該信号制御回路は該第５の制御信号に応答して交差点検
   査信号を発生し、 該分配回路は、該第６の制御信号に応答して交差点検査
   信号選択されたサイリスタ交差点素子に切換え、 該信号制御回路は、選択されたサイリスタ交差点素子に
   よってアノードおよびカソード信号発生器に置かれる負
   荷に応答して選択されたサイリスタ交差点素子の空塞状
   態を決定するための検出回路を含むことを特徴とするス
   イッチ回路網。