JPS5811073Y2 - デジタル設定受信機 - Google Patents

Description

【考案の詳細な説明】 本考案は、選局をデジタル的に行なうことが可能なデジ
タル設定受信機に関する。

制御電圧により少くとも局部発振周波数を変化させて選
局する形式のＡＭ、ＦＭラジオ受信機においては、勿論
従来のように可変コンデンサを廻すといった機械的操作
は不要である。

また掃引電圧発生器により該制御電圧を発生し、所望受
信周波数つまり放送信号を受信するとき該掃引を停止す
るようにさせると、選局の純電子的制御が可能になり、
更に受信周波数を指定するデジタル設定器および比較器
を設けると所望周波数検出、掃引停止つまり選局を自動
化することができ、デジタル設定器の設定値を変えるだ
けで任意所望の放送局を選出することが可能になる。

この受信周波数をテ゛ジタル的に指定するには放送周波
数を直接ＢＣＤ（Ｂｉｎａｒｙ Ｃｏｄｅｄ Ｄｅｃｉ
ｍａｌ） −ｙ−ドで表わすことも考えられるが、この
方式では１２あるいは１０ビツトが必要になり、比較器
、周波数設定器その他が複雑になる。

本考案はが・る点を改善し、少ビット数で設定可能にし
て受信機の簡素化、低廉化を図るものである。

更に本考案によれば掃引速度を変化させて、同調点に近
づくまでは高速に、近づくと低速で掃引して確実に選局
を行なうこともできる。

本考案のテ゛ジタル設定受信機は、分周用のカウンタお
よび補数をプリセットされるカウンタを備えてラジオ受
信機の局部発振器の出力周波数を計数し、放送周波数帯
の下限で１となり、以後一定周波数幅毎に漸増する出力
を生じる計数回路と、前記出力に対応して放送周波数帯
の下限で１となり、以後一定周波数幅毎に漸増する受信
周波数指不信の任意のものを設定するデジタル設定器と
、これらの分周器および設定器の出力を入力され、両者
が一致するまで局部発振器の出力周波数を漸増または漸
減させる出力を生じるデジタル比較器とを備えるデジタ
ル設定受信機において、前記比較器が下位ビット用と上
位ビット用の２つからなり、上位ビット用比較器が差出
力を生じている間下位ビット用比較器の出力が阻止され
るように構威して、局部発振器の出力周波数を漸増また
は漸減させる出力を同調点近くまでは高速に、近づくと
低速に掃引制御するデジタル比較器を備えることを特徴
とするが、次に図面を参照しながらこれを詳細に説明す
る。

第１図は本考案に係る受信機の要部構成を示す。

１０は入力端子であってＡＭあるいはＦＭ受信部の局部
発振周波数ＬＯＦが入力する。

１は１０進カウンタで、入力周波数を責に分周する。

２はＡＭ受信のとき３進、ＦＭ受信のとき４遂に切換え
られるカウンタ、３は零より放送周波数帯に入るまでの
パルス計数値の補数をプリセットされて放送周波数帯に
入って始めて計数１を出力するプリセット可能カウンタ
である。

４，５は比較器であって、デジタル設定器６により設定
される所望放送周波数のＢＣＤ値の上位ビット群Ｂｕｓ
および下位ビット群ＢＩＳを入力され、またカウンタ２
，３から受信した放送周波数の上位ビット群Ｂｕａおよ
び下位ビット群Ｂｌａを入力され、これらを比較してそ
の結果を出力制御部７に入力する。

９は電圧記憶素子であって出力制御部７より正、負の電
圧を受けるとその入力時間に比例して上昇または下降方
向に変化する電圧を出力し、かつ入力電圧の停止により
該出力電圧を長期間記憶する機能を有することが知られ
ている。

第２図は第１図の要部の詳細を示し、この図でＣ１〜Ｃ
８はカウンタであり、これらのうちカウンタＣ３，Ｃ４
とＣ５，Ｃ６〜Ｃ８は第１図のカウンタ１，２゜３に相
当する。

またＣＰｌ、Ｃ２０は比較器であって第１図の４，５図
に相当する。

第１図の出力制御部７はこの第２図に示すように多数の
ダイオードＤ。

〜Ｄ１３、抵抗Ｒ１〜Ｒ７、トランジスタＴｒ３．Ｔｒ
４カらなる。

カウンタＣ１，Ｃ２は１０進カウンタを構威し、入力端
子Ｔａに加えられるＦＭ受信部の局発周波数ＦＭＬを雀
に分周してナントゲートＧ１に加える。

これに対して入力端子Ｔｂに加えられるＡＭ受信部の局
発周波数ＡＭＬはそのま・ナントゲートＧ１に加えられ
る。

Ｔｒｌ、Ｔｒ２はこれらのＡＭおよび分周したＦＭ局発
周波数が加えられてスイッチングし、ナントゲートＧ１
に入力を与えるトランジスタである。

次にこの装置の動作を説明すると、聴取者はまずテ゛ジ
タル設定器６により受信したい放送局の周波数を設定す
る。

一方受信機の局部発振器の出力周波数ＬＯＦ（ＡＭＬ、
ＦＭＬ）はゲート信号Ｓｇ１により微小時間開くゲート
回路Ｇ１によりその一部がサンプリングされ、カウンタ
１〜３（Ｃ３〜ＣＳ）で分周されるが、その分周比は次
のように選定する。

周知のように国内では局発周波数はＡＭのとき（５２０
〜１６００） ＋４５５ ＫＨｚ 、ＦＭのとき（７６
〜９０）−１０，７Ｍ Ｈｚであるから、ゲート信号Ｓ
ｇｒによりナントゲートＧ１を１ｍｓの間開き、ＡＭの
局発周波数はそのま・、ＦＭの局発周波数はカウンタＣ
１，Ｃ２でｈ分周してサンプリングすると、ナントゲー
トＧ１からは各サンプリング毎にＡＭのとき （５２０〜１６００） ＋４５５個、ＦＭのとき（７６
００〜９０００） −１０７０個のパルスが出力される
。

１０進カウンタＣ３はこれを雀に分周するので゛その出
力パルス１個はＡＭのときＩＯＫ服、ＦＭのとき１００
Ｋル単位となり、このカウンタＣ３の出力は国内のＡ
Ｍ、ＦＭ放送周波数の区分単位１０ Ｋ ｆ−１ｚ 、
１００ Ｋ Ｈｚに適合している。

次にカウンタＣ４，Ｃ５は、カウンタＣ５の出力がゲー
ト回路（ナントゲート）Ｇ２を介してカウンタＣ４に帰
還されており、信号Ｓｇ３によりこのゲート回路を開く
と帰還はなくなって通常のフリップフロップ２段となっ
て４進カウンタとなり、信号Ｓｇ３によりゲート回路を
閉じると帰還がかかつて３進カウンタとなる。

本装置ではＡＭのときはゲート回路Ｇ２を閉じて３進カ
ウンタとし、ＦＭのときはゲート回路Ｇ２を開いて４進
カウンタとする。

従ってこれらのカウンタの出力はその各パルスがＡＭの
とき３０Ｋ）（ｚ毎に、ＦＭのとき４００ Ｋ Ｈｚ毎
に出ることになる。

プリセット可能カウンタＣ６〜Ｃ８はカウンタＣ５から
の出力パルスを計数して受信周波数を指示するが、単純
に計数すると、指示は受信周波数帯のみでよいのに、そ
れに入るまでの不要部分まで計数表示することになって
不経済である。

そこでカウンタＣ６〜Ｃ８はプリセット数入力装置ＰＩ
によって所定数をプリセットし、受信周波数帯に人って
計数値がＯＯ・・・・・・０１の最初の状態になる様に
する。

このプリセット数は次のように定める。即ち、このカウ
ンタへの入力パルス数はＡＭのとき３３〜６９個／回、
ＦＭのとき１６３〜１９９個／回、その巾は共に３６で
ある。

３３個あるいは１６３個計数して始めて１にするには３
２あるいは１６２の補数を予めカウンタにセットしてお
けばよい。

いまカウンタのビット数を９ビツトとし１００００００
００から３２あるいは１６２のＢＣＤ値を引くと差は０
１１１０００００あるいは００１０１１１１０となる。

放送周波数範囲はカウンタＣ５の出力パルスで言えばい
ずれも３６個分であり、そのＢＣＤ値は６ビツトである
から上記差をそのま・セットし得るカウンタを設ける必
要はなく、カウンタは６ビツトとしてこれに上記差の下
６桁１０００００または０１１１１０をプリセットすれ
ばよい。

こうしてプリセット数入力装置ＰＩにより、ＡＭのとき
１０００００、ＦＭのとき０１１１１０を６ビツトカウ
ンタＣ６〜Ｃ８に入力しておくと、放送周波数帯に入っ
て０００００１の最初の状態から出力を始め、以後ＡＭ
で３０ Ｋ Ｈｚ毎、ＦＭで４００ＫＨｚ毎に００００
０１０．０００００１１．００００１００・・・・・・
と値を変え、放送周波数帯の上限に対応する１００１０
０まで歩進して行く出力が得られる。

比較器ＣＰ２はこのカウンタＣ６〜Ｃ８の出力の上位４
ピツ）Ｆ、Ｅ、Ｄ、Ｃを入力され、比較器ＣＰ１は下位
２ビットＢ、Ａを人力される。

放送周波数の単位は前記のようにＡＭで１０ ＫＨｚ
、 ＦＭで１００ ＫＨｚで゛あるので゛、カウンタＣ
６〜Ｃ８の出力パルスのＡＭで３０ ＫＪＩｚ毎、ＦＭ
で４００ ＫＨｚ毎では各パルス間に３または４個の周
波数単位（つまり放送局）が含まれることになる。

これを区別するため比較器ＣＰ１へはカウンタＣ５，Ｃ
４から更に下位２ビツトＡ２゜Ａ１を入力する。

この結果比較器ＣＰ１．ＣＰ２に入力される受信周波数
信号は次の第１表または第２表の如くなり、これはデジ
タル設定器６により設定する所望放送周波数のＢＣＤ値
でもある。

なおこれらの表では１〜８桁が下位桁から上位桁の順で
並んでおり、第２図のＡ、、Ａ２．Ａ−Ｆがこれに対応
する。

第９桁はデジタル設定のとき用いられるＡＭ／ＦＭ識別
用で、ＡＭは１、ＦＭはＯで表わしている。

比較器ＣＰ１．ＣＰ２と動作を説明すると、デジタル設
定器６による設定周波数Ｆｓが受信周波数Ｆａより低い
ときは比較器ＣＰ２がその端子ｔａにハイ（Ｈ）レベル
、端子ｔｃ 、ｔｂにロー（Ｌ）レベルの出力を生じる
。

端子ｔａの出力ダイオードＤ５を通してＸ導線に導かれ
、電圧記憶素子９に局発周波数を下げる方向の出力を生
じさせる。

この電圧記憶素子９は原理的には積分回路であって正の
入力電圧が入るとこれを積分して漸増する出力電圧を生
じ、負の入力電圧が入るとこの出力電圧を漸減させ、入
力電圧がオフになるとそのときの出力電圧状態を長期間
に亙って保持する。

比較器ＣＰ２の端子ｔｃのＬレベルの出力電圧はダイオ
ードＤ ９ 、 Ｄ １０を導通状態にして比較器ＣＰ
１の出力をＬレベルにロックする。

Ｘ導線からの信号により局発周波数が下って設定値附近
になると、比較器ＣＰ２の端子ｔａの出力はＬレベルに
なり、代って端子ｔｃの出力はＨレベルになり、ダイオ
ードＤ ９ 、 Ｄ １０を非導通状態にする。

この結果比較器ＣＰ１の出力が有効になり、なお局発周
波数が高いとその端子ｔａがＨレベルの出力を生じ、こ
れは抵抗Ｒ２、ダイオードＤ６を通ってＸ導線体に導か
れ、同様に局発局所数の下げ信号となる。

こうして局発周波数が更に下り、やがて設定値に完全に
一致すると比較器ＣＰ１の端子ｔａはＬレベルに戻り、
選局動作は終了する。

設定周波数が局発周波数より高い場合は、先ず比較器Ｃ
Ｐ２が端子ｔｂにＨレベルの出力を、また端子ｔａ 、
ｔｂにＬレベルの出力を生じる。

この結果抵抗Ｒ８、ダイオードＤ８を通してＨレベルの
出力か′Ｙ導線に導かれ、これは電圧記憶素子９に局発
周波数漸増指令を出力させる。

この場合も端子ｔＣ（７）Ｌレベル出力で比較器ＣＰ１
の出力はＬレベルにロックされ、局発周波数が設定周波
数に近付くとこのロックが解かれて比較器ＣＰ１の出力
が有効になり、局発周波数が設定周波数に正確に一致し
た時点で選局動作が終了する。

このように比較出力を比較器ＣＰ２からＣ２０へ途中で
切換えるのは、次の理由による。

即ち比較器ＣＰ２は上位ビットを比較するから、これに
差があるということば局発周波数と設定周波数のずれが
大きいということであり、このとき局発周波数の変更は
急速に行なってもよい。

これは、本回路では次のようにして行なわれる。

即ち端子ｔｃの出力レベルがＬになるとダイオードＤ１
□が導通状態になってダイオードＤ１□を非導通状態に
する。

この結果信号Ｓｇｓは無効にされ、トランジスタＴｒ４
には、ナントゲートＧ１を開いてサンプリングを行なう
間およびカウンターＣ４〜Ｃ８のリセットを行なう間、
つまりカウンタの内容に変動のある期間トランジスタＴ
ｒ４をオンにする信号Ｓｇ４のみが加わる。

トランジスタＴｒ４がオンになるとダイオードＤＩ。

Ｄ２が導通状態になり、Ｘ、Ｙ導線のＨレベルの出力は
アースへ落されるので局発周波数の制御が中断するが、
信号Ｓｇ４のデユーティは８０％であるのでこの制御中
断は必要最小限の２０％に抑えられ、制御は高速に行な
われる。

これに反して比較器ＣＰ２が端子ｔｃの出力レベルをＨ
にすると、ダイオードＤｌｌは非導通状態になり、信号
Ｓｇｓがオア回路のダイオードＤ１□を通してトランジ
スタＴｒ４に加わる。

この信号Ｓｇｓのデユーティは３０％程度であるのでダ
イオードＤ工、Ｄ２がオンである期間が長くなり、結局
局発周波数の制御は低速で行なわれることになる。

これは制御に行き過ぎを生じさせないのに有効である。

ダイオードＤ３．Ｄ４、抵抗Ｒ５〜Ｒ７、トランジスタ
Ｔｒ３の回路はミューティング信号を取出す回路で゛、
Ｘ、Ｙいずれかの導線にＨレベルの出力があるときトラ
ンジスタＴｒ３をオンにし、ミューティング信号Ｓｇ６
を出力する。

これは、音声増幅器人力信号を短絡したりして選局中に
スピーカから発する雑音を除去するのに使用される。

以上詳細に説明したように本考案によれば、設定値と受
信（局発）周波数との比較を８ビツトで行なうことがで
き、比較器、および設定器等を簡素化することができる
。

また上位４ビツト、下位４ビツトと分けて比較するので
、同調点に近ずくと掃引速度を低下させて引き過ぎのな
い選局動作を容易に行なうことができる。

更に、選局中にミューティングして雑音の少ない選局操
作が可能になるなど種々の利点が得られる。

【図面の簡単な説明】

第１図は本考案の実施例を示すブロック図、第２図は第
１図の詳細な回路図である。 図面で １〜３、Ｃ１〜Ｃ８は分周器、６はデジタル設
定器、４，５．ＣＰ□、Ｃ２０はデジタル比較器である
。

Claims (1)

1. 【実用新案登録請求の範囲】 分周用のカウンタおよび補数をプリセットされるカウン
   タを備えてラジオ受信機の局部発振器の出力周波数を計
   数し、放送周波数帯の下限で１となり、以後一定周波数
   幅毎に漸増する出力を生じる計数回路と、°前記出力に
   対応して放送周波数帯の下限で１となり、以後一定周波
   数毎に漸増する受信周波数指示値の任意のものを設定す
   るデジタル設定器と、これらの分周器および設定器の出
   力を入力され、両者が一致するまで局部発振器の出力周
   波数を漸増または漸減させる出力を生じるデジタル比較
   器とを備えるデジタル設定受信機において、 前記比較器が下位ビット用と上位ビット用の２つからな
   り、上位ビット用比較器が差出力を生じている間下位ビ
   ット用比較器の出力が阻止されるように構成して、局部
   発振器の出力周波数を漸増または漸減させる出力を同調
   点近くまでは高速に、近づくと低速に掃引制御するデジ
   タル比較器を備えることを特徴とするデジタル設定受信
   機。