JPS58107712A - トランスバ−サルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明ｌｌ案の技術分野 本＠明はトランスバーサルフィルタに係シ、更にｉ１！
明を加えるならば、フィルタ素子の種類を少くすること
Ｋより集積回路化を容易にしたトランスバーサルフィル
タに−す〇 （２）　　ｉｆ術の背景と間趙点 従来トランスバーサルフィルタには鴫＾合デバイス（以
下ＣＯＤと記す）を用いたものがある。

これは、ＣＣＤ遅延線の各ノードの電荷量を検出し、そ
の値に成る係数を重みづけした出力を加算器に入力する
構成でその原理を第１図に示す〇第１図において入力端
子１よ）入力し先入力信号は遅延回路ＤＩを経て各ノー
ドに電圧Ｖ、、Ｖ、。

Ｖ　、−＝・Ｖ区を与える。各ノード電圧Ｖ、〜−は瀘
みづけ回路（以下塔に重みづけと記す）２−１〜ト１係
数を経て加算器３の入力端子４′に入力され、加算され
た信号は出力端子４よｐＶｏｕｔが出力されるＯ ここで重みづけ係数をｈ友（ｘ＝１〜ｎ）とし、サンプ
リング周波数を／ｃとするとＶｏｕｔは、Ｖｏｕｔ　（
ｍ　＠Ｔｃ）ｗ　Ｉ　ｈｉｓＶｘ　（ｍｅＴｃ）！■１ ！　１　　ｈ＠＠Ｖ１ｒ＊＠Ｚ−”＋、−”　曲−・−
・−・・−（１）五回１ となる。但し、ｆｅ＝上、ｍａ常数である。

ｅ （１）式の原理を用い九Ｃ０Ｄ）ランスパーサルフィル
タとして１１伽分割形ＣＯＤフィルタがある０ヤ。

これは各ノード電圧の重みづけをＸ書目の電極が（１＋
ｈ区）：（１−ｈｘ）の比になるように構成され、各電
極よシの出力は演算増幅器（以下ＯＰ−ＡＭＰと記す）
により検出される構成のフィルタである。このフィルタ
は信号出力が少ない欠点を有する。そのためにＯＰ−Ａ
ＭＰが使用される０またＬＳＩフィルタとして、構成素
子にスイッチドキャパシタを用いたスイッチドキャパシ
タフィルタが開発されている。このフィルタはスイッチ
ドキャパシタとＯＰ−ＡＭＰ等で構成されているため出
力信号がＣＯＤを用いた場合よシ大きい。

しかし、高次のフィルタ構成ではＯＰ−ＡＭＰが次数分
増加し、ＬＳＩのチップサイズが大形化し、このためＬ
ＳＩの歩留ルが低下して製品を＝スト高にする。

以上従来技術ではＯＰ−ＡＭＰを多数使用するため消費
電力が増加したシ、製品の歩留シが低下して＝スト高に
なる欠点を有する０このため、消費電力が少く低コスト
のトランスバーサルフィルタが！！望されている。

（３）発明の目的 本発明線上記従来の欠点に錐み、従来のＬＳＩフィルタ
よｌ）ＯＰ−ＡＭＰを除き、フィルタ素子の種類を少く
して集積回路化を簡易にした新規のトランスパーサルフ
ィルタを提供することを目的とする〇 （４）発明オ案の構成 この目的は本発明によれば、入力信号は複数のタップに
分岐され、分岐された入力信号は各タップよ〕加算器に
入力され、腋タップは重みづゆ係数とスイッチドキャパ
シタによシ構成される遅延回路よシなシ、曇承１ｔｆｌ
ｔダーｌ−関Ｏ遅嬬ＩＩ＃ｌＩは等撃輯欽Ｏ−係−参Ｉ
、鋏スイッチドキャパシタの一端は重みづけ係数を介し
て入力−に接続され、該スイッチドキャパシタの他端は
加算器に接続されることによ如達成される。

（５）発明の実施例 以下本発明を図面に基づいて説明する。第２１紘本発明
の原理管示す６ＪＩＥ１図において遅延時間Ｄｈａ単位
遅延時間Ｔで表わしているが、第２図の遅延時間ｄｈは
（ｋ−ｘ）・Ｔ（Ｔ社単位時間を宍わしている）で表わ
している。

第２図において、入力端子１よ〕入力された入力信号は
各タップを構盛“している重＋づけ係数２−にと遅延回
路ｄｋとが直列接続されているタップに分岐され、分岐
され先入力信号は加算器３に入力され出力端子４よシ出
力する０ すなわち出力信号Ｖｏｕｔは Ｖｏｕｔ　＝　Ｊ　ｈｋ＊Ｖ１　＝　Ｘ　’ｈｌ　−Ｖ
ｉｎ−（ｋ−１’＝−（２）ｋ−１ｋ＝１ となシ（１）式と同様の４が得られ、トランスバーサル
フィルタの特性を表わしている。

以上の原理に基づいて構成される本発明実施例を第３図
に示す。

第３図は８タツプのトランスパーサルフィルタを示す。

図において入力端子１よ）入力され先入力信号はタップ
（１）〜（Ｖｌ）に分岐され、その出力は加算器の入力
端子Ｖｏｕｔ’に入力されるＯ各タップ（Ｄ〜（Ｖｌ）
Ｋ分岐された入力信号は重みづけ係数２−１〜２−８を
経て、更に夫々に対応したスイッチドキャパシタｄ、〜
ｄ・に入力され、練入力信号は外部クロックパルスによ
りてスイッチＳＩｌ〜ａＳ・が動作し、接点ａｌｌより
コンデンサＣＩｌ〜Ｃ１＠を介して接点す側に転送され
る。

以上の入力信号の転送を図５のスイッチド中ヤパシタｄ
１で説明する。りｐツ゛クパルス６でＦＥＴ７．８がＯ
Ｎ、０ＦＦＩ、、接点ａの入力信号はコンデンサ９に充
放電され、接点すに転送される。このスイッチドキャパ
シタを単位スイッチド午ヤバシタｄ１とし、この−位ス
イッチドキャパシタｄ１をｄ、Ｘ２冨ｄ雪、　ｄ　、　
×３−ｄ　、・・−・・となし１ｐｚ＃ｐｚ４１−ｗＪ
、會蕾１１１１Ｍｅ争１ｄｐｔＰ４１ｑ４ｆ／ＰＪｔ１
１ｆｙこれによ〕スイッチドキャパシタａｓｌ　ａ雪１
−−−−−ｄ−の夫々の遅延時間はＴ　１　ｗ　Ｔ　ｔ
−Ｔ　Ｉ””・・・・・Ｔ・はＴｔＸｚｍ’ｒ、、’ｒ
、ｘ３ｘ’ｒａ＝”ＴｌＸ８ｘＴａａ雇ａｒ曽＊ａの関
係に構成される。

以上の構成のトランスバーサルフィルタにおいて、クロ
ックパルス（以下クロックと略称する）町にの高レベル
でスイッチ３ｊｋを入力側に接続し、低レベルで七の＊
ａを断にする。句−の高レベルでスイッチＢａｈは出力
側に接続され、低レベルで接続を断とする０ １には書き込みクロック、薊−は読み出しりｐルの場合
もある）このクロックで入力側、出力側に接続される容
量ＣＪｋ社１１Ｊｋが高しベ刈する）４時間の間入力側
・に接続され、入力信号相当の電荷が充電され、その後
ｆ！Ｊｊｋが侭レベルとなるので入力偵から切断される
。

ｆｌＪ／ｊｂはその後（ｊ−１）・１時間後に高レベル
にな９容童Ｏｎを出力ＩＩ　Ｋ　Ｔ／２時間の間に接続
する０すなわち信号電荷は（ｊ−１）・１時間保持され
遅延時間（ｊ−１）を作る０容量Ｃｎ（ｋ−１−ｊ）の
１個の容量は互に７時間づつずれて上記の動作をする０ ｔ４４図は８タツプのトランスパーサルフィルタのクロ
ックのタイムチャートを示す０図において（ｉ）ｔ　（
璽）＊　（ｍ）〜（ｖｉ）は第ｓ　Ｗノル　ｖ　フｏ）
ｔ　（厘）−−−−−−（ｖｉ）に対応したスイッチ８
Ｂ〜Ｓ・虐を動作するクロックで、図中１が高レベルに
相当し、０が低レベル（１）の１１１と鎧′３．は７時
間にスイッチＳｏｔ”ａ側からｂｌｌＫｌｌ中る。　（
１）（ＤＪ１ｇｓ＊　ｌｌｕと’雪ｓ’Ｊ１１’は２Ｔ
時間にスイッチ８１１．Ｓ１１をｍ１ｌｌｉからｂｌｌ
Ｋｌｌ中る以下同様に（Ｖｌ）の１１ａｔｓｆＩ＠＊・
・・・・・ｔｉｍ−とＩＩ　ａｔ　’ｔ　ｊｌ　ｓ雪’
＝”　ｆＪ　Ｈ’は８Ｔ時間にスイッチＳ８１゜８−曾
・・・・・・８ｓａｔｌｌｌｌｌよＩｂ側に接続する。

上記のスイッチの切替えによって入力信号が充電されて
いるコンデンサの電荷はｂ側に放電される。即ちａ側の
入力信号がｂｇ４に転送される。

第６図は前記の重み係数ｈＪの一実施例であるＯｈ　−
Ｃａ−で表わされる０図中ｏｐ−へ伊Ｃａ＋Ｃ１ｂ 紘第１図、第２図の加算回路３に相当する。

読み出しりＷνりによシ出力側に接続されたキャパシタ
Ｃａ１２１１ｍ電電前はキャパシタＣＪｋＫ放電される
。

この場合、重みづけ係数で減衰される電圧はｖｘｍ−シ
ー−・Ｖｌｎ　　となる。

Ｃ＆十〇Ｊｋ 第６図は第３図の重み係数ｈ１〜ｈａと遅延回路ｄ１〜
ｄ・を入れ替え丸もので、フィルタの伝送特性は同一で
ある。

（６）発明の効果 以上本発明によれば重みづけ係数、スイッチドキャパシ
タ等はコンデンサで構成されてお夛電荷損失が殆んどな
いのでダイナばツクレンジの広い利点があり、また回路
素子の種類がコンデンサとスイッチ素子である丸め集積
回路化が容易で＃）ｐ１噴たＯＰ−ＡＭＰが除去されて
いるので小電力化されている等の利点を有する。

【図面の簡単な説明】

第１図は従来例のトランスパーサルフィルタのブロック
図、第２図は本発明の詳細な説明するための図、第３図
は本発明の実施例、第４図は第３図に用いるクロックパ
ルスのタイムチャート、第５図社重みづけ係数、第６図
は他の実施例を示す０図中、１．４’、　４は端子、２
−１〜２−ｎ社重みづけ係数、３は加算器、５はスイッ
チドキャノ（シタ。 ６．７はＦＥＴ、９はコンデンサｅ　　Ｃｓｔ〜Ｃｓｓ
はコンデンサＳａｔ〜Ｄｎ、　　ｄ＠〜ｄｍ紘遅延回路
、ｈ鳳〜ｈａは重みづけ係数、８１１〜８０社スイッチ
ドキャパシタのスイッチを示す。 Ｐ１図 、′Ｐ２図

Claims (1)

【特許請求の範囲】
1. 入力信号が複数のタップに分岐され峡タップに分岐され
   た夫々の入力信号は加算回路に入力されてなるトランス
   パーサルフィルタにおいて、前記夫々のタップには重み
   づけ係数と達観回路とが直列接続され、且つ該遅延回路
   に前記夫々のタップが有する重みづけ係数ｈＪに対応し
   た遅延時間ｊ・ＴＪを与えたことを特徴とするトランス
   バーサルフィルタ。