JPS58104553A - Signal converting system - Google Patents

Signal converting system

Info

Publication number
JPS58104553A
JPS58104553A JP20313881A JP20313881A JPS58104553A JP S58104553 A JPS58104553 A JP S58104553A JP 20313881 A JP20313881 A JP 20313881A JP 20313881 A JP20313881 A JP 20313881A JP S58104553 A JPS58104553 A JP S58104553A
Authority
JP
Japan
Prior art keywords
converted
bit
signal
information
nrzi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20313881A
Other languages
Japanese (ja)
Inventor
Kentaro Odaka
健太郎 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20313881A priority Critical patent/JPS58104553A/en
Publication of JPS58104553A publication Critical patent/JPS58104553A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To prevent the decrease in frequencies in using the NRZI and to avoid the generation of crosstalk based on the decreased azimuth at high density recording, by excluding consecutive ''Os'' for converted signals. CONSTITUTION:In converting 2-bit (B1,B2) information into 3-bit (P1,P2P3), the formula of conversion is shown in equation I. The final bit of converted information before a 3-bit signal (27) is denoted as P3P. The converted signal is modulated with the NRZI and supplied to a rotary head device for recording. As a result, since no ''Os'' are consecutive in the converted signal, the decrease in frequencies can be prevented in using the NRZI and the generation of crosstalk based on the decreased azimuth loss can be prevented.

Description

【発明の詳細な説明】 例えば2つのヘッドが互いK 1110度の角度間隔 
〜で設けられた回転ヘッド装置を用いて情報信号の記鎌
再生を行う場合に、それぞれのヘッドのアジマス角を亙
いに^らせ、アジマスロスによつ(クースト−夕を防止
し、★−ドバンドを除いて記鎌の高密度化を計ることが
行われている。
DETAILED DESCRIPTION OF THE INVENTION For example, two heads may have an angular spacing of 1110 degrees from each other.
When recording and reproducing information signals using the rotary head device provided with ..., the azimuth angle of each head is increased to prevent azimuth loss (to prevent azimuth loss, Efforts are being made to increase the density of kikama, excluding dobando.

このような装置においては、記録され番償号の周波数が
低くなると、アジマスロスが小〈なってターストータが
発生しやすくなる。
In such a device, as the frequency of the recorded number adjustment number decreases, the azimuth loss decreases and tar stutter is more likely to occur.

ところで例えば音声信号をPCM化したデータ信号を記
鎌する場合に、NRZIと呼ばれる変調が行われている
。これはデータ信号中の@l”で信七を反転させ、10
”で信号を反転させないようにするものである。
For example, when recording a data signal obtained by converting an audio signal into PCM, a modulation called NRZI is performed. This inverts Shinshichi at @l'' in the data signal, and 10
” to prevent the signal from being inverted.

とζろがこのようなNRZIを用いた場合に1デ一タ信
号中K”O”が連続すると、その間変調1号は反転され
なくなり、周液数が低下してし1゜そしてこの橡な信号
を上述の高書度記鍮していると、10”の連続する部分
でタ胃スト=夕が発生し、誤りを生じやすくなる。
If K"O" continues in one data signal when using such NRZI, modulation No. 1 will not be inverted during that time, the frequency will decrease by 1°, and this If the signal is recorded at the above-mentioned high resolution, a tag stop will occur in consecutive 10'' sections, making it easy to make errors.

本発圏はこのような点Kかんが拳、@O”が連続しない
ようにデータ信号を変換するための変換方式を提案する
ものである。
This invention proposes a conversion method for converting data signals so that such points K, @O'' are not consecutive.

すなわち本発明におい【は、2ビツト(B1.Bg)の
情報を3ビツト(P1ePl*PB) K変換すると共
に、そのときの変換式を P@ wm Pop @ Bl m Bs但し、サフイ
ッタスのpは前に変換された情味、fは次に変換される
情報 とし、NRZIで健闘するようにしたものである。
In other words, in the present invention, 2-bit (B1.Bg) information is converted into 3-bit (P1ePl*PB) K, and the conversion formula at that time is P@ wm Pop @ Bl m Bs However, Safittas' p is The emotion converted into , f is the information to be converted next, and is designed to perform well in NRZI.

この本発明におい文、壇ずデータ信号を!ビットづつに
分解する。この分解された2ピツ) (B1*Bfi)
Kついて、この2ビツトが取り得る形態は第111に示
すように髄υ〜a◆の4通りである。
In this invention, there is no data signal! Break it down into bits. This disassembled 2 pits) (B1*Bfi)
As for K, there are four possible forms of these two bits, υ to a◆, as shown in item 111.

仁の4通りの信号をそれぞれ島ピッ) (Ple’1e
Ps)の信号に変換する。ζこでこの3ビツトが取り得
る形態は第2■に示すようK(2)〜(2)の8通りで
ある。
Ple'1e (Ple'1e)
Ps) signal. ζ Here, there are eight forms that these three bits can take, K(2) to (2), as shown in Section 2.

この8通りの信号において、QυwHw(ハ)の組み脅
せは@O”が連続するので利用できない。噴た(2)の
組み金せは、(至)、@の組み合せのwkK続けゐこと
はできず、11tK@、鱒の組み含せを続けることもで
きない、さらに−の組み合せは(財)の組与合せの1&
に続けることはで鯉ない。
In these 8 types of signals, the combination of QυwHw (c) cannot be used because @O'' is consecutive. zu, 11tK@, the combination of trout cannot be continued, and the combination of - is 1& of the combination of (goods).
There is no carp to continue.

一方、(2)、(2)の組与合せは亙いKどのように絖
け”C4”0’″が連続すゐことはない、またこの(至
)、(2)の組与合せに、(2)、鰭のいずれか一方を
加えた場合にも、これらはどのようKIIlけて4’″
O″が連続する仁とはない。
On the other hand, the combination of (2) and (2) is higher. , (2), even if either one of the fins is added, how do these become KIIl and 4'''?
There is no jin with consecutive O''s.

そζで壕ず、髄υを鰭、 aSを(財)、輪な−、軸を
(2)Kそれぞれ変換する。
In ζ, convert pith υ to fin, aS to (goods), ring to (2), and axis to (2)K.

この場合に%(財)から(財)へ続くときのみ′″O″
が連続する。
In this case, only when continuing from %(goods) to (goods)′″O″
are continuous.

その場合に、C?jの前に変換された情報の最終ビット
Pl、 を検出し、これがl1il″のとぎは、第5l
llム、BK示すようKHをさらKcI3に変換すると
共に1(財)を@に変換する。
In that case, C? The last bit Pl of the information transformed before j is detected, and this is the end of l1il'', which is the fifth l
Further convert KH to KcI3 as shown in llum, BK, and convert 1 (goods) to @.

これに対してPspが@0”であると1は、第8図から
明らかなように@の前も罰の場合である。そこで(財)
か連続している条件を考えて、オず第4Eλに示すよう
に40が偶数(肛)回続いて七の1lK(2)があ石場
合には、第411BK示すように最初の鰭を(2)に変
換し、次の鰭を@に変換し、この対を鳳回繰り透見す、
これによう″c2麿番目の罰は(2)に変換され、仁の
後K(2)をそのi盲絖は番ことがでする。
On the other hand, if Psp is @0'', 1 means that the front of @ is also a punishment, as is clear from Figure 8. Therefore, (goods)
Considering the condition that the number is continuous, if 40 is followed by an even number of times as shown in the 4th Eλ, and the 7th 1lK (2) is stone, then the first fin is (as shown in the 411th BK). 2), convert the next fin to @, and repeat this pair to see through it.
This means that ``c2's punishment is converted to (2), and K(2) after the nin is that i blind.

さらに縞s図ムに示すように@が奇数(8員+1)回続
いてその後KcI4がある場合には、總1118に示す
ように上達の変換によって2m + 1番Hの鰭が−に
変換され、このときは(財)を(至)に変換する。
Furthermore, as shown in the striped s diagram, if @ follows an odd number of times (8 members + 1) and then there is KcI4, the fin of 2m + 1st H is converted to - as shown in Figure 1118. , in this case, convert (goods) to (to).

そこで本Ji明において、まず入力情報が錦、Hのとき
は、これらをに)、@に変換する。
Therefore, in this Jimei, first, when the input information is brocade and H, these are converted to ) and @.

次に入力情報が叙υであもか否かを判別すると共に1次
に変換される情報がaυあるいは口であるか否かを判別
する。このItυあるいはB3の判別は次に変換される
情報の最初のピッ) Blfが@O″であることを検出
して行う。
Next, it is determined whether the input information is a word υ or a mouth, and it is also determined whether the information to be converted to the primary level is an aυ or a mouth. This determination of Itυ or B3 is performed by detecting that the first bit (Blf) of the information to be converted next is @O''.

そしてIksfが@1″のときはaυを@に変換する。When Iksf is @1'', aυ is converted to @.

またBlfが@O”のときは、さらに前に変換された情
報が(ハ)であるか否かを判別する。この(2)の判別
は前に変換された情報の最後ピッ) Ps、が@O′で
あることを検出し【行う。
Also, when Blf is @O'', it is further determined whether the previously converted information is (c).This determination (2) is based on the last ps of the previously converted information (Ps). Detect that it is @O' and [execute].

そしCPspが11′″のときは叡υを@に変換し、@
O”のときはallを@に変換する。
Then, when CPsp is 11''', convert 叡υ to @, and @
O”, convert all to @.

さらに入力情報がnであるか否かを判別すると共に、P
l、を検出する。そしCPspがwlmのときはQlを
6!4に変換し、@O”のときは龜りを(2)に変換す
ゐ。
Furthermore, it is determined whether or not the input information is n, and P
Detect l. Then, when CPsp is wlm, Ql is converted to 6!4, and when @O'', the angle is converted to (2).

このようkして、2ビツトの情報を3ビツトに変換する
と共K 、 l″OI″が連続しないよ5にすゐことが
できる。
In this way, by converting 2-bit information into 3-bit information, it is possible to prevent K and l"OI" from being consecutive.

さらに上述の変換は、 の変換式で行うことができる。Furthermore, the above transformation is This can be done using the following conversion formula.

そこで第6図において、入力端子(1)からの信号が3
ビツトのシフトレジスタ(2)K供給され、このシフト
レジスタ(2)からのB1 、B怠s ”sfの信号が
上述の変換式に和尚する変換回路(3)K供給される。
Therefore, in Fig. 6, the signal from input terminal (1) is 3
A bit shift register (2)K is supplied, and the signals B1 and B_sf from this shift register (2) are supplied to a conversion circuit (3)K which conforms to the above-mentioned conversion formula.

さらに4ビツトのシフトレジスタ(4)が設けられ、変
換回路(3)からのPl、P、、Plf)@号が下位の
3ビツトに供給されると共に、4ビツトIK得られるP
spの信号が変換回路(3)K供給される。そしてシフ
トレジスタ(4)からの信号が出力端子(5)K取り出
される。なおシフトレジスタ(2)、 (4)は、それ
ぞれlタ曹ツタ期間に、2ビツト及び3ビツトづつシフ
トされる。
Furthermore, a 4-bit shift register (4) is provided, and the signals Pl, P, , Plf) from the conversion circuit (3) are supplied to the lower three bits, and the P signal obtained by the 4-bit IK is supplied.
A signal of sp is supplied to a conversion circuit (3)K. The signal from the shift register (4) is then taken out from the output terminal (5)K. Note that the shift registers (2) and (4) are shifted by 2 bits and 3 bits, respectively, during the output period.

とのよ5KL、て変換された信号なNRZIで変調し、
例えば回転ヘッド装RK供給しく記録を行う。
Tonoyo 5KL, the converted signal is modulated with NRZI,
For example, recording is performed using a rotary head device RK.

さらに上述のようKして変換された信号を逆変換すも場
合には以下のように行う。
Furthermore, when the signal converted by K as described above is to be inversely converted, the following procedure is performed.

まずNBZI@刺された情報が鰭、@の場合は、それぞ
れ6υ、aりに逆変換する。また情報が(2)のときは
1に逆変換する。
First, if the NBZI@ sting information is fin or @, it is inversely converted to 6υ and a, respectively. Also, when the information is (2), it is reversely converted to 1.

さらに前Kl[り出された情報が(ハ)であるか否かを
判別する。この(ハ)の判別は前に取り出された情報の
第1ビツトPlpと第3ビツトP3pが共に′″OI″
であることを検出して行う。
Furthermore, it is determined whether the information extracted from the previous Kl is (c). This determination (c) is based on whether the first bit Plp and the third bit P3p of the previously extracted information are both ``OI''.
This is done by detecting that

そしてPlpとPlpが共に′″0”のとぎは(2)を
髄υに変換し、(至)を93に変換する。他のときは(
ハ)をasK変換し、(ハ)をti4に変換する。
Then, when Plp and Plp are both ``0'', (2) is converted to pith υ, and (to) is converted to 93. At other times (
C) is converted to asK, and (C) is converted to ti4.

このようKして、上述の3ビツトの情報を元の8ビツト
に逆変換することができる。
In this way, the above-mentioned 3-bit information can be converted back to the original 8-bit information.

この逆変換は、 Blx−pm、 −P1p+P1p*Pl@P3B@ 
wm PBp @ (Plp * Pg −4−p 1
 p * PH) +pm、 * pt o r。
This inverse transformation is Blx-pm, -P1p+P1p*Pl@P3B@
wm PBp @ (Plp * Pg -4-p 1
p * PH) + pm, * pt or.

の逆変換式で行うことができる。This can be done using the inverse conversion formula.

そこで第7図において、NRZI復調ネれた信号が入力
端子(6)K供給される。この入力端子(6)からの信
号が6ビツトのシフトレジスタ(71K 供給され、こ
のシフトレジスタ(7)からのP、%PI 、P、及び
P、、。
Therefore, in FIG. 7, the NRZI demodulated signal is supplied to input terminal (6) K. The signal from this input terminal (6) is supplied to a 6-bit shift register (71K), and the signals from this shift register (7) are P, %PI, P, and P, .

PsFの信号が上述の逆変換式に和尚する逆変換回路(
8)K供給される。さもに2ビツトのシフトレジスタ(
9)が設けられ、逆変換回路(8)からのB1 s B
Mの信号が供給される。そしてシフトレジスタ(9)か
らの信号が出力端子alKjlり出される。なおシフト
レジスタ(71、(9)は、それぞれ1ク一ツタ期関k
An inverse conversion circuit (
8) K is supplied. It's actually a 2-bit shift register (
9) is provided, and B1 s B from the inverse conversion circuit (8)
M signals are supplied. Then, the signal from the shift register (9) is outputted from the output terminal alKjl. Note that the shift registers (71 and (9) each have a period of one shift register k.
.

3ビツト及び2ビツトづつシフトされる。Shifted by 3 bits and 2 bits.

こりよ5にして逆変換された信号が取り崩される。The inversely transformed signal is discarded at 5.

こうして信号の変換が行われるわけであるが、事始−に
よれば変換された信号において00”の連続する仁とが
ないので、NRZIを用いた場合KIIA縦数が低下す
ることがなく、高WI度配縁をしている場合にアジff
 J Elスが小くなってターストークが発生するおそ
れがない。
The signal is converted in this way, but according to the beginning, there is no continuous 00'' in the converted signal, so when NRZI is used, the KIIA vertical number does not decrease and high WI Horse mackerel ff if you are in a relationship
There is no possibility that JEls will become small and tarstalk will occur.

【図面の簡単な説明】[Brief explanation of the drawing]

嬉1図〜第s図は事始−の説明のための図、第6図、第
711はそれぞれ変換及び遊資@に用いる鉄量の構成図
である。 (1)は入力端子、(2)、(4)はシフトレジスタ、
(3)は変換回踏、(5)は出力端子である。 第3図 第4図 第5図 n対 第6図 第7図
Figures 1 to s are diagrams for explaining the beginning, and Figures 6 and 711 are configuration diagrams of the amount of iron used for conversion and free capital, respectively. (1) is an input terminal, (2) and (4) are shift registers,
(3) is a conversion circuit, and (5) is an output terminal. Fig. 3 Fig. 4 Fig. 5 n vs. Fig. 6 Fig. 7

Claims (1)

【特許請求の範囲】 2ビツト(Bs Bs)の情報を3ビツト(Ps、Pm
*Ps)に変換すゐと共に、そのときの変換式を但し、
ナフイツタスのpは前に変換された情報、fは次に変換
される情報 とし、NRZIで変調するようKした信号変換方式。
[Claims] Converting 2 bits (Bs Bs) of information to 3 bits (Ps, Pm
*Ps) along with the conversion formula at that time, however,
In this signal conversion method, p of Naphitus is the previously converted information, f is the next converted information, and K is used to modulate with NRZI.
JP20313881A 1981-12-16 1981-12-16 Signal converting system Pending JPS58104553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20313881A JPS58104553A (en) 1981-12-16 1981-12-16 Signal converting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20313881A JPS58104553A (en) 1981-12-16 1981-12-16 Signal converting system

Publications (1)

Publication Number Publication Date
JPS58104553A true JPS58104553A (en) 1983-06-22

Family

ID=16469037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20313881A Pending JPS58104553A (en) 1981-12-16 1981-12-16 Signal converting system

Country Status (1)

Country Link
JP (1) JPS58104553A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130952A (en) * 1983-12-19 1985-07-12 Matsushita Electric Ind Co Ltd Modulator
US5314354A (en) * 1990-06-15 1994-05-24 Yazaki Corporation Fuse box

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130952A (en) * 1983-12-19 1985-07-12 Matsushita Electric Ind Co Ltd Modulator
US5314354A (en) * 1990-06-15 1994-05-24 Yazaki Corporation Fuse box

Similar Documents

Publication Publication Date Title
JPH02794B2 (en)
JPH028394B2 (en)
JPS6226103B2 (en)
US6473879B1 (en) Encoding device and decoding device suitable for dubbing
JPS58104553A (en) Signal converting system
JPS6313425A (en) Information data decoder
JPS58104552A (en) Signal converting system
JPS59122266A (en) Conversion system of information
JPS59210502A (en) Recording and reproducing device
JPS62284526A (en) Data string conversion circuit
JPS5812111A (en) Magnetic recording and reproducing system of digital signal
JPS60264136A (en) Digital signal reproducing system
JPS5956208A (en) Modulation circuit
JPH0413787B2 (en)
SU1345254A1 (en) Device for reproducing digital information from magnetic recording medium
JPS57200916A (en) Recording and reproducing device for digital signal
JPS5845614A (en) Picture image recording and reproducing system
JPS60130952A (en) Modulator
JPS6091783A (en) Reproducing device of digital signal
JPH04111259A (en) Information transmission equipment
JPS59103450A (en) Digital transmission system
JPS6151664A (en) Recording method for digital signal
JPS61212121A (en) Digital multi-valued data transmission equipment
JPS587110B2 (en) Shiyoga Denso Hoshiki
JPS5875190A (en) Handy color display