JPS60264136A - Digital signal reproducing system - Google Patents
Digital signal reproducing systemInfo
- Publication number
- JPS60264136A JPS60264136A JP59121083A JP12108384A JPS60264136A JP S60264136 A JPS60264136 A JP S60264136A JP 59121083 A JP59121083 A JP 59121083A JP 12108384 A JP12108384 A JP 12108384A JP S60264136 A JPS60264136 A JP S60264136A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- bit
- synchronization
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、誤り検知訂正符号化したデジタルデータ列を
再生するデジタル信号再生方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a digital signal reproducing method for reproducing a digital data string encoded with error detection and correction.
（従来技術）
一般に、データ記録媒体によってなされるデジタルデー
タの伝送では、複数ビットからなるキャラクタまたはワ
ードを単位として送られ、ビット同期が正しくとられて
いても、キャラクタの区別を間違うと、データは正しく
読み取ることができないため、キャラクタ同期やワード
同期が必要となっている。また、データ内容をもとに区
分される１固まりの情報（メツセージまたはテキスト）
相互の区切りを識別するため、あるいは、これらを適当
な長さに分割されるブロック相互の区切りを識別するた
め、テキスト同期や、ブロック同期をとる場合もある。(Prior Art) In general, when transmitting digital data using a data recording medium, characters or words consisting of multiple bits are sent as units, and even if the bits are synchronized correctly, if the characters are misidentified, the data will be lost. Since it cannot be read correctly, character synchronization and word synchronization are required. Also, one block of information (message or text) that is classified based on data content.
Text synchronization or block synchronization may be performed in order to identify mutual breaks or to identify breaks between blocks that are divided into appropriate lengths.
更に、記録内容からではなく。Furthermore, not from the recorded content.
記録する立場から見たｌ固まりの情報（フレーム）を識
別する場合はフレーム同期が必要となる。Frame synchronization is required when identifying a single block of information (frame) from the standpoint of recording.
従来、上記各種同期方式においてデータ列のスタート位
置を決めるには、特別な同期コード列を用意しておき、
その同期コード列がデータライン上に検出された゛時点
より、正規なデータとして読み込んでいく方式が用いら
れている。しかるに。Conventionally, in the various synchronization methods mentioned above, in order to determine the start position of the data string, a special synchronization code string was prepared.
A method is used in which the synchronization code string is read as regular data from the moment it is detected on the data line. However.
この同期コード列が外部ノイズ、伝送による波形ひずみ
、記録媒体からの信号のドロップアウト等により検出出
来なくなり、データリードエラーや。This synchronization code string becomes undetectable due to external noise, waveform distortion due to transmission, signal dropout from the recording medium, etc., resulting in data read errors.
伝送エラーを生じた場合、データは、正しく受け取るこ
とができなくなり、データの再送が必要となる。また、
受信側では、誤りの発生した位置を再びアクセスしてデ
ータを読み取る必要がある。If a transmission error occurs, the data cannot be received correctly and must be retransmitted. Also,
On the receiving side, it is necessary to access the location where the error occurred again and read the data.
一方、記録媒体がビデオディスク等、デジタルデータ信
号以外に通”常の映像信号、音声信号が同時に記録され
たものについては、データの再送。On the other hand, if the recording medium is a video disc or other medium in which normal video and audio signals are simultaneously recorded in addition to digital data signals, the data must be retransmitted.
再アクセスによる再読み込みが行い難い問題がある。There is a problem that it is difficult to reload by re-accessing.
（発明の目的）
本発明は、データが誤り訂正符号化されている場合は、
同期ビットを全て一致させなくても良い場合が少なくな
いという点に鑑み、同期ビット検出方式として、１ビッ
ト誤りもしくはそれ以上の条件を付加する事により、シ
ステムの最終的な誤りを少なくする事を可能にしたデジ
タル信号再生方式を提供するものである。(Object of the invention) The present invention provides that when data is encoded with error correction code,
Considering that there are many cases where it is not necessary for all synchronization bits to match, it is recommended to reduce the final errors in the system by adding a condition of 1 bit error or more to the synchronization bit detection method. This provides a digital signal reproduction method that makes it possible.
（発明の構成）
本発明は、デジタル情報を誤り検知訂正符号化したデジ
タルジータ列に同期キャラクタデータが付加されてなる
デジタルデータの信号再生方式であって、前記同期キャ
ラクタデータの全ビット一致の場合以外に１ビット誤り
以上の条件を付加し。(Structure of the Invention) The present invention is a signal reproduction method for digital data in which synchronization character data is added to a digital geta sequence obtained by error detection and correction encoding of digital information, and in the case where all bits of the synchronization character data match. In addition to this, add a condition of 1 bit error or more.
デジタルデータ列から元のデジタル情報に誤りがなけれ
ば正規のデータとして読み取るデジタル信号再生方式に
係わる。The present invention relates to a digital signal reproducing method that reads the original digital information from a digital data string as normal data if there are no errors.
（実施例）
以下１本発明の実施例について図面を参照して説明する
。(Example) An example of the present invention will be described below with reference to the drawings.
第１図に１本発明に係わるデジタル信号再生方式を実現
したデジタル信号処理装置１の構成をブロック図で示し
、該装置１はデータシフトレジスタ２．同期検出回路３
．符号検出回路４からなり。FIG. 1 shows a block diagram of the configuration of a digital signal processing device 1 that realizes a digital signal reproducing method according to the present invention. Synchronization detection circuit 3
．． Consists of a code detection circuit 4.
端子Ａからシリアルデータが入力され、端子Ｂからデー
タシフト用クロック信号が入力され、端子Ｃからは送信
側で送られた正規のパラレルデータが出力される。Serial data is input from terminal A, a clock signal for data shifting is input from terminal B, and regular parallel data sent from the transmitting side is output from terminal C.
データシフトレジスタ２は、シリアルデータをクロック
信号に同期して順次８ビツトのパラレルデータに変換す
るもので、変換されたパラレルデータは同期検出回路３
へ入力され、ここで１ビツト分の誤りを許容した同期キ
、ヤラクタデータが検出される。同期検出回路３内には
ＲＯＭが設けられており、該ＲＯＭには、正規の同期キ
ャラクタデータのほかに、同期キャラクタデータの各ビ
ットが誤った状態、すなわち、１ビツト暉り状態の計９
通りデータが予め書きこまれている。例えば。The data shift register 2 sequentially converts serial data into 8-bit parallel data in synchronization with a clock signal, and the converted parallel data is sent to the synchronization detection circuit 3.
The synchronization key error data is detected here, with an error of one bit allowed. A ROM is provided in the synchronization detection circuit 3, and in addition to the regular synchronization character data, the ROM contains a total of nine data in which each bit of the synchronization character data is incorrect, that is, one bit is distorted.
Street data is written in advance. for example.
正規の同期キャラクタデータが ６３２Ｈ″＝ （００１１００１０”）とすると。Regular sync character data If 632H″=(00110010″).
“Ｂ２Ｈ″＝（１０１１００１０） １７２Ｈ″＝（０１１１００１０） 。“B2H”=(10110010) 172H″=(01110010).
“１２Ｈ″＝ （０００１００１０）
”２２Ｈ’＝ （００１０００１０）
“３ＡＨ″＝（００１１１０１０）
１３６Ｈ″＝（００１１０１１０）
“３１Ｈ″＝ （００１１０００１）
“３．３Ｈ″＝（００１１００１１）
の各データが前記ＲＯＭ上に記録されていることになる
。そして、同期検出回路３に入力されたデータが上記９
種のデータのいずれかと一致したときに出力端子りから
前記符号検出回路４へ「１」レベルの信号が出力され、
データが上記９種以外のデータの場合は、「０」レベル
の信号が出力される。“12H”= (00010010) “22H”= (00100010) “3AH”=(00111010) 136H”=(00110110) “31H”= (00110001) “3.3H”=(00110011) Each data is stored in the ROM. It will be recorded in Then, the data input to the synchronization detection circuit 3 is
When it matches any of the seed data, a "1" level signal is output from the output terminal to the code detection circuit 4,
If the data is other than the above nine types, a "0" level signal is output.
符号検出回路４では、「１」レベルの信号が入力される
と端子Ａから入力されたシリアルデータ（第２図におけ
るデジタルデータ”ＣＩＨ″、Ｃ２Ｈ”・・・）を読み
取り、誤り訂正後エラーがなければ端子Ｃを介して８ビ
ツトのパラレルデータを出力する。When the signal at the "1" level is input, the code detection circuit 4 reads the serial data input from the terminal A (digital data "CIH", C2H", etc. in Fig. 2), and detects the error after error correction. If not, 8-bit parallel data is output via terminal C.
なお、上述した実施例では、同期キャラクタデータにお
ける１ビツトの誤りを許容してシリアルデータを読み込
んでいるが、１ビツト以上の誤りを許容してもよい。In the above-described embodiment, serial data is read by allowing a 1-bit error in the synchronization character data, but it is also possible to allow an error of 1 or more bits.
（発明の効果）
以上述べたように５本発明によれば同期キャラクタデー
タの全ビット一致の場合以外に１ビ・ノド誤り以上の条
件を付加しているので、同期キャラクタデータに伝送誤
りが生じても符号化データに誤りがないかぎり正規のデ
ータを読み込むことができてシステムの最終的な誤りを
少なくすることができる。(Effects of the Invention) As described above, according to the present invention, since a condition of 1 bit/node error or more is added in addition to the case where all bits of the synchronization character data match, transmission errors may occur in the synchronization character data. However, as long as there are no errors in the encoded data, normal data can be read, thereby reducing the final errors in the system.
第１図は本発明に係わるデジタル信号処理装置の構成を
示すブロック図、第２図は同期キャラクタデータ及びデ
ジタルデータを例示する図である。
１・・・デジタル信号処理装置
２・・・データシフトレジスタ
３・・・同期検出回路
４・・・符号検出回路
ほか１名FIG. 1 is a block diagram showing the configuration of a digital signal processing device according to the present invention, and FIG. 2 is a diagram illustrating synchronization character data and digital data. 1...Digital signal processing device 2...Data shift register 3...Synchronization detection circuit 4...Sign detection circuit and 1 other person
Claims (1)
ータ列に同期キャラクタデータが付加されてなるデジタ
ルデータの信号再生方式であって、前記同期キャラクタ
データの全ビット一致の場合以外に１ビット誤り以上の
条件を付加し、デジタルデータ列から元のデジタル情報
に誤りがなければ正規のデータとして読み取ることを特
徴とするデジタル信号再生方式。1) A signal reproduction method for digital data in which synchronization character data is added to a digital data string obtained by error detection and correction encoding of digital information, and in which the synchronization character data does not match all bits of the synchronization character data. A digital signal reproducing method characterized by adding conditions and reading the original digital information from a digital data string as normal data if there is no error.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121083A JPS60264136A (en) | 1984-06-12 | 1984-06-12 | Digital signal reproducing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121083A JPS60264136A (en) | 1984-06-12 | 1984-06-12 | Digital signal reproducing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60264136A true JPS60264136A (en) | 1985-12-27 |
Family
ID=14802437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59121083A Pending JPS60264136A (en) | 1984-06-12 | 1984-06-12 | Digital signal reproducing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60264136A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177049A (en) * | 1982-04-08 | 1983-10-17 | Fujitsu Ltd | Detecting system of frame synchronizing pattern |
-
1984
- 1984-06-12 JP JP59121083A patent/JPS60264136A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58177049A (en) * | 1982-04-08 | 1983-10-17 | Fujitsu Ltd | Detecting system of frame synchronizing pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353130A (en) | Device for processing serial information which includes synchronization words | |
| US5192949A (en) | Digital data transmission system having error detecting and correcting function | |
| JP3457093B2 (en) | Recording medium, digital modulation / demodulation method and device therefor | |
| JPH02794B2 (en) | ||
| JPH0345476B2 (en) | ||
| US5390195A (en) | Miller-squared decoder with erasure flag output | |
| JPH0648582B2 (en) | Optical information recording / reproducing method | |
| US4794602A (en) | Method for error detection | |
| KR890011264A (en) | Digital data transmission method | |
| JPS6313425A (en) | Information data decoder | |
| EP0294841A2 (en) | Memory control system | |
| US4769723A (en) | Multiplexed bus data encoder and decoder for facilitating data recording | |
| JPS60264136A (en) | Digital signal reproducing system | |
| JPS6348106B2 (en) | ||
| JPS63160068A (en) | Correcting device for time axis of digital signal | |
| KR980700654A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
| JPH03250935A (en) | Variable length data transmission system and its transmitter-receiver | |
| US6434162B1 (en) | PCM data outputting method and PCM data output device enabling output of PCM group information and PCM data correctly correlated with each other | |
| JP3321884B2 (en) | Synchronous block detection method and synchronous block detection device | |
| JPH0145788B2 (en) | ||
| JPS6337985B2 (en) | ||
| JPS596638A (en) | Signal conversion circuit | |
| JPS6257369A (en) | Redundancy restricting circuit for facsimile signal | |
| KR100335164B1 (en) | Magnetic record encoder system and method | |
| JP2606549B2 (en) | Sync block configuration method |