JPS58104033U - スイツチ回路の駆動回路 - Google Patents
スイツチ回路の駆動回路Info
- Publication number
- JPS58104033U JPS58104033U JP116082U JP116082U JPS58104033U JP S58104033 U JPS58104033 U JP S58104033U JP 116082 U JP116082 U JP 116082U JP 116082 U JP116082 U JP 116082U JP S58104033 U JPS58104033 U JP S58104033U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- field effect
- effect transistors
- switch circuit
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図および第2図は従来例の要部スイッチ駆 ゛
□動回路図。第3図は従来例のマルチプレクサの要部回
路図。第コ゛図は従来例のマルチプレクサの要部回路構
成図。第4図は本考案第二実施例の要部、回路構成図。 第5図は第4図にX印で示した点の入力あるいは出力信
号波形を示す動作タイムチャート。第6図は本考案第二
実施例の要部回路構成図。第7図は電流制限抵抗R6を
付加する場合の回路構成図。 1.1t〜In−FET、2.zl〜zn)9−・・ト
ランジスタ、3. 31〜3n・・・ダイオード、4゜
4□〜4n・・・コンデンサ、5・・・バッファアンプ
、7・・・信号線、10・・・制御回路。
□動回路図。第3図は従来例のマルチプレクサの要部回
路図。第コ゛図は従来例のマルチプレクサの要部回路構
成図。第4図は本考案第二実施例の要部、回路構成図。 第5図は第4図にX印で示した点の入力あるいは出力信
号波形を示す動作タイムチャート。第6図は本考案第二
実施例の要部回路構成図。第7図は電流制限抵抗R6を
付加する場合の回路構成図。 1.1t〜In−FET、2.zl〜zn)9−・・ト
ランジスタ、3. 31〜3n・・・ダイオード、4゜
4□〜4n・・・コンデンサ、5・・・バッファアンプ
、7・・・信号線、10・・・制御回路。
Claims (1)
- ドレイン・ソース間の信号通路をゲートに与えられる制
御信号により開閉するように構成された複数の電界効果
・トランジスタを含み、上記信号通路の一方が上記複数
の電界効果トランジスタについて共通端子に接続されて
構成されたスイッチ回路を駆動する回路であって、上記
共通端子を入力とし出力が上記複数の電界効果トランジ
スタの各ゲートに抵抗を介して接続されたバッファアン
プを含むスイッチ回路の駆動回路に、おいて、バッファ
アンプの出力と上記各電界効果トランジスタをOFF状
態にする電位点との間に別のスイッチ回路を備え、上記
複数の電界効果トランジスタの−うが開放され他の一つ
が閉成される期間にわたり上記側のスイッチ回路を導通
状態とするように制御する制御回路を備えたことを特徴
とするスイッチ回路の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP116082U JPS58104033U (ja) | 1982-01-07 | 1982-01-07 | スイツチ回路の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP116082U JPS58104033U (ja) | 1982-01-07 | 1982-01-07 | スイツチ回路の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58104033U true JPS58104033U (ja) | 1983-07-15 |
Family
ID=30014195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP116082U Pending JPS58104033U (ja) | 1982-01-07 | 1982-01-07 | スイツチ回路の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58104033U (ja) |
-
1982
- 1982-01-07 JP JP116082U patent/JPS58104033U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58104033U (ja) | スイツチ回路の駆動回路 | |
JPS5893014U (ja) | コンプリメンタリ出力回路 | |
JPS60174333U (ja) | アナログスイツチ | |
JPS60119140U (ja) | デイジタル信号入力回路 | |
JPS5826224U (ja) | 可変インピ−ダンス回路 | |
JPS5835200U (ja) | サンプリング・ホ−ルド回路 | |
JPS6040026U (ja) | テ−プレコ−ダ | |
JPS613600U (ja) | サンプルホ−ルド回路 | |
JPS5989399U (ja) | ブザ−駆動回路 | |
JPS5917646U (ja) | モノステ−ブルマルチバイブレ−タ | |
JPS60116501U (ja) | 制御信号切換回路 | |
JPS58119239U (ja) | 出力ラツチ回路 | |
JPS5839723U (ja) | 信号切換回路 | |
JPS5850739U (ja) | 安定出力回路 | |
JPS59180208U (ja) | エンフアシス切り換え回路 | |
JPS59137613U (ja) | 磁気録音機 | |
JPS6019233U (ja) | スイツチ回路 | |
JPS58166294U (ja) | 貫通電流防止回路 | |
JPS5840969U (ja) | 回線制御ユニツト | |
JPS60145741U (ja) | 高周波デユアルゲ−トfetスイツチ | |
JPS5837239U (ja) | 負極性デイジタル信号から正極性デイジタル信号への変換回路 | |
JPS59138151U (ja) | リレ−駆動回路 | |
JPS59183015U (ja) | 増幅器 | |
JPS5850741U (ja) | ソリツドステ−トリレ− | |
JPS5942051U (ja) | 集積回路 |