JPH1197950A - 回路装置およびこれを含む半導体集積回路装置およびこれを含む通信装置 - Google Patents
回路装置およびこれを含む半導体集積回路装置およびこれを含む通信装置Info
- Publication number
- JPH1197950A JPH1197950A JP10167468A JP16746898A JPH1197950A JP H1197950 A JPH1197950 A JP H1197950A JP 10167468 A JP10167468 A JP 10167468A JP 16746898 A JP16746898 A JP 16746898A JP H1197950 A JPH1197950 A JP H1197950A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- differential amplifier
- amplifiers
- terminals
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ノイズ指数が改善された回路装置を提供す
る。 【解決手段】 ２つの増幅器を有し、第１の差動増幅段
と、少なくとも他の一の差動増幅段であって、制御信号
を入力することができる回路装置で、伝達特性の線形化
は、差動増幅段のそれぞれに接続される各タッピングを
備えた理想的な電圧分割手段として出力インピーダンス
が形成されることが好ましく、差動増幅段の主電流経路
は、所定の比率で分割された、２つの電圧分割手段の２
対をなすような相互に対称な形状のタッピングに毎回接
続され、制御信号の瞬時値の相互比率が予め決定され、
タッピングによる電圧分割手段の分割と基準電流源から
供給される電流比率は、制御信号の少なくとも一のより
大きな電力に対する依存性を示す出力信号成分が消失す
るように、相互に調整されることにより、達成ができ
る。
る。 【解決手段】 ２つの増幅器を有し、第１の差動増幅段
と、少なくとも他の一の差動増幅段であって、制御信号
を入力することができる回路装置で、伝達特性の線形化
は、差動増幅段のそれぞれに接続される各タッピングを
備えた理想的な電圧分割手段として出力インピーダンス
が形成されることが好ましく、差動増幅段の主電流経路
は、所定の比率で分割された、２つの電圧分割手段の２
対をなすような相互に対称な形状のタッピングに毎回接
続され、制御信号の瞬時値の相互比率が予め決定され、
タッピングによる電圧分割手段の分割と基準電流源から
供給される電流比率は、制御信号の少なくとも一のより
大きな電力に対する依存性を示す出力信号成分が消失す
るように、相互に調整されることにより、達成ができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、２つの増幅器を有
し、これらの増幅器の主電流経路が一方では相互に接続
されるとともに、第１の基準電流源を介して第１の基準
電位に接続され、他方ではそれぞれの出力端子に接続さ
れるとともに、同様にそれぞれの出力インピーダンスを
介して第２の基準電位に接続され、また、その制御端子
には第１の制御信号を供給することができ、出力信号を
出力端子から取出すことができる第１の差動増幅段と、
少なくとも他の一の差動増幅段であって、主電流経路が
一方で相互に接続されるとともに他の各基準電流源をそ
れぞれ介して第１の基準電位に接続され、各制御端子に
他の制御信号を入力することができる差動増幅段とを含
む回路装置に関する。
し、これらの増幅器の主電流経路が一方では相互に接続
されるとともに、第１の基準電流源を介して第１の基準
電位に接続され、他方ではそれぞれの出力端子に接続さ
れるとともに、同様にそれぞれの出力インピーダンスを
介して第２の基準電位に接続され、また、その制御端子
には第１の制御信号を供給することができ、出力信号を
出力端子から取出すことができる第１の差動増幅段と、
少なくとも他の一の差動増幅段であって、主電流経路が
一方で相互に接続されるとともに他の各基準電流源をそ
れぞれ介して第１の基準電位に接続され、各制御端子に
他の制御信号を入力することができる差動増幅段とを含
む回路装置に関する。
【０００２】
【従来の技術】半導体基板上に集積して形成される回路
装置では、バイポーラトランジスタにより形成すること
が好適である増幅器を含む差動増幅段を用いることがし
ばしばある。このとき、このような差動増幅段の入力
は、バイポーラトランジスタのベース端子で形成され
る。さらに、各トランジスタのエミッタ端子は、それぞ
れ直接接続され、この場合、差動増幅段は、無安定帰還
増幅段を構成するか、または、抵抗による負帰還によっ
て線形化される。後者の場合、線形化抵抗がエミッタ抵
抗としてトランジスタのエミッタ端子に接続されて増幅
器の主電流経路に直列に接続される。負帰還の大きさ
は、ノイズ指数、線形化および差動増幅段の増幅度の点
から要求される仕様によって定まる。例えば、非線形歪
み指数、即ち、いわゆる相互変調積ＩＰｎ（ここで、ｎ
＝２，３，４・・・）の大きさは、このとき、線形性の
指標の一つとして用いられる。このような相互変調積
は、差動増幅段の出力信号中で干渉積として現れ、一般
には、周波数を異にする少なくとも２つの信号を非線形
伝達特性を有するシステムを経由して送信する場合にい
わゆる交差変調のために差動増幅段として発生する。相
互変調積は、処理される信号の品質に重大な影響を及ぼ
すことがある。
装置では、バイポーラトランジスタにより形成すること
が好適である増幅器を含む差動増幅段を用いることがし
ばしばある。このとき、このような差動増幅段の入力
は、バイポーラトランジスタのベース端子で形成され
る。さらに、各トランジスタのエミッタ端子は、それぞ
れ直接接続され、この場合、差動増幅段は、無安定帰還
増幅段を構成するか、または、抵抗による負帰還によっ
て線形化される。後者の場合、線形化抵抗がエミッタ抵
抗としてトランジスタのエミッタ端子に接続されて増幅
器の主電流経路に直列に接続される。負帰還の大きさ
は、ノイズ指数、線形化および差動増幅段の増幅度の点
から要求される仕様によって定まる。例えば、非線形歪
み指数、即ち、いわゆる相互変調積ＩＰｎ（ここで、ｎ
＝２，３，４・・・）の大きさは、このとき、線形性の
指標の一つとして用いられる。このような相互変調積
は、差動増幅段の出力信号中で干渉積として現れ、一般
には、周波数を異にする少なくとも２つの信号を非線形
伝達特性を有するシステムを経由して送信する場合にい
わゆる交差変調のために差動増幅段として発生する。相
互変調積は、処理される信号の品質に重大な影響を及ぼ
すことがある。
【０００３】「ＥＳＣＣＩＲＣ ’９０の議事録」内に
発行された論文「エミッタ結合対を用いた可変相互コン
ダクタンスの線形化技術と１ボルトのアクティブフィル
タへのその応用」の第１６５ページから第１６８ページ
には、上述の種類の差動増幅段の特性の線形化が複数の
個別差動増幅段を並列に作動させることにより達成され
る回路装置が開示されている。その個別差動増幅段につ
いては、適切な入力電圧のシフトと「電流テイル」の重
み付けが必要とされている。さらに、用いるトランジス
タのエミッタ表面積は、予め定めた割合に従って選択さ
れる。
発行された論文「エミッタ結合対を用いた可変相互コン
ダクタンスの線形化技術と１ボルトのアクティブフィル
タへのその応用」の第１６５ページから第１６８ページ
には、上述の種類の差動増幅段の特性の線形化が複数の
個別差動増幅段を並列に作動させることにより達成され
る回路装置が開示されている。その個別差動増幅段につ
いては、適切な入力電圧のシフトと「電流テイル」の重
み付けが必要とされている。さらに、用いるトランジス
タのエミッタ表面積は、予め定めた割合に従って選択さ
れる。
【０００４】この様な無安定帰還差動増幅段を線形化す
る手法で形成された回路装置を図１に示す。説明の簡略
のため、従来の技術との比較で図１には２つのみの差動
増幅段、即ち、２つのエミッタが接続されたトランジス
タ対を備えた回路装置を示す。符号Ｑ１およびＱ２で示
すトランジスタは、第１の差動増幅段を構成し、また、
符号Ｑ３およびＱ４で示すトランジスタは、第２の差動
増幅段を構成する。トランジスタＱ１とＱ４のエミッタ
表面積は等しく、同様に相互に等しいトランジスタＱ２
とＱ３のエミッタ表面積よりも所定の係数だけ大きい。
第１の差動増幅段のトランジスタＱ１，Ｑ２のエミッタ
は直接相互に接続され、また、第１の定電流源ＩＯ１を
介して接地されている。同様にして、第２の差動増幅段
のトランジスタＱ３，Ｑ４のエミッタは直接相互に接続
され、また、第２の定電流源ＩＯ２を介して接地されて
いる。トランジスタＱ１およびＱ３のベース端子は、入
力端子ｉｎに接続され、また、同様にして、トランジス
タＱ２およびＱ４のベース端子は、第２の入力端子ｉｎ
ｉに接続されている。トランジスタＱ１および，３のコ
レクタ端子は、出力端子ｏｕｔｉにともに接続され、ま
た、コレクタ抵抗Ｒ１を介して供給電源端子ＶＣＣに接
続されている。同様にして、トランジスタＱ２およびＱ
４のコレクタ端子と、さらに備えられた出力端子ｏｕｔ
とは相互に接続され、また、第２のコレクタ抵抗Ｒ２を
介して供給電源端子に接続されている。上述の論文に記
載された回路装置に反して、差動増幅段の作用インピー
ダンスは、抵抗Ｒ１，Ｒ２として形成される。しかしな
がら、これでは上記回路装置の基本的な動作は変わらな
い。
る手法で形成された回路装置を図１に示す。説明の簡略
のため、従来の技術との比較で図１には２つのみの差動
増幅段、即ち、２つのエミッタが接続されたトランジス
タ対を備えた回路装置を示す。符号Ｑ１およびＱ２で示
すトランジスタは、第１の差動増幅段を構成し、また、
符号Ｑ３およびＱ４で示すトランジスタは、第２の差動
増幅段を構成する。トランジスタＱ１とＱ４のエミッタ
表面積は等しく、同様に相互に等しいトランジスタＱ２
とＱ３のエミッタ表面積よりも所定の係数だけ大きい。
第１の差動増幅段のトランジスタＱ１，Ｑ２のエミッタ
は直接相互に接続され、また、第１の定電流源ＩＯ１を
介して接地されている。同様にして、第２の差動増幅段
のトランジスタＱ３，Ｑ４のエミッタは直接相互に接続
され、また、第２の定電流源ＩＯ２を介して接地されて
いる。トランジスタＱ１およびＱ３のベース端子は、入
力端子ｉｎに接続され、また、同様にして、トランジス
タＱ２およびＱ４のベース端子は、第２の入力端子ｉｎ
ｉに接続されている。トランジスタＱ１および，３のコ
レクタ端子は、出力端子ｏｕｔｉにともに接続され、ま
た、コレクタ抵抗Ｒ１を介して供給電源端子ＶＣＣに接
続されている。同様にして、トランジスタＱ２およびＱ
４のコレクタ端子と、さらに備えられた出力端子ｏｕｔ
とは相互に接続され、また、第２のコレクタ抵抗Ｒ２を
介して供給電源端子に接続されている。上述の論文に記
載された回路装置に反して、差動増幅段の作用インピー
ダンスは、抵抗Ｒ１，Ｒ２として形成される。しかしな
がら、これでは上記回路装置の基本的な動作は変わらな
い。
【０００５】図１に示す回路装置において、差動増幅器
の特性のゼロ交差は、差動増幅段の一つにおいてより負
側の入力電圧側へシフトし、また、もうひとつの差動増
幅段におけるより正側の入力電圧側へシフトし、２つの
特性を加えた結果として、差動出力電圧はＤＣシフトが
なく（オフセットフリー）、重畳された特性の線形化が
発生する。出力端子ｏｕｔ，ｏｕｔｉでの電圧における
非線形三次元成分の補償は、一方のトランジスタＱ１，
Ｑ４のエミッタ表面積と、他方のトランジスタＱ２，Ｑ
３のエミッタ表面積との間で面積比４：１とすることに
より顕著に達成される。
の特性のゼロ交差は、差動増幅段の一つにおいてより負
側の入力電圧側へシフトし、また、もうひとつの差動増
幅段におけるより正側の入力電圧側へシフトし、２つの
特性を加えた結果として、差動出力電圧はＤＣシフトが
なく（オフセットフリー）、重畳された特性の線形化が
発生する。出力端子ｏｕｔ，ｏｕｔｉでの電圧における
非線形三次元成分の補償は、一方のトランジスタＱ１，
Ｑ４のエミッタ表面積と、他方のトランジスタＱ２，Ｑ
３のエミッタ表面積との間で面積比４：１とすることに
より顕著に達成される。
【０００６】このような差動増幅段を表面積比を適切に
選択して複数段並列に接続することで、より一層の線形
化を達成することができる。
選択して複数段並列に接続することで、より一層の線形
化を達成することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た回路装置では、例えば、非線形三次元成分を表面積比
４：１で補償するものの、上述の回路装置の増幅は、単
なる差動増幅段と比較して３．８ｄＢだけ減衰し、これ
は、１．５５の係数に該当するものであることが判明し
ている。この様な増幅の減衰は、これに対応するノイズ
指数の増加を伴う。さらに、集積回路におけるバイポー
ラトランジスタのエミッタ面積の面積比の相対的な拡大
は、比較的大きく、これは、換言すれば、例えば集積抵
抗の場合よりも大きい。これは、製造上の許容範囲のう
ち、達成された線形化を損いやすい範囲に導く。
た回路装置では、例えば、非線形三次元成分を表面積比
４：１で補償するものの、上述の回路装置の増幅は、単
なる差動増幅段と比較して３．８ｄＢだけ減衰し、これ
は、１．５５の係数に該当するものであることが判明し
ている。この様な増幅の減衰は、これに対応するノイズ
指数の増加を伴う。さらに、集積回路におけるバイポー
ラトランジスタのエミッタ面積の面積比の相対的な拡大
は、比較的大きく、これは、換言すれば、例えば集積抵
抗の場合よりも大きい。これは、製造上の許容範囲のう
ち、達成された線形化を損いやすい範囲に導く。
【０００８】本発明の目的は、上述した種類の差動増幅
段を含み、高い増幅度で特性のより信頼性の高い線形化
を可能とし、これにより低ノイズ指数を維持することが
できる回路装置を提供することにある。
段を含み、高い増幅度で特性のより信頼性の高い線形化
を可能とし、これにより低ノイズ指数を維持することが
できる回路装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、以下の
手段により上記目的が達成される。
手段により上記目的が達成される。
【００１０】即ち、出力インピーダンスは、好ましく
は、それぞれ他の差動増幅段へ接続される支線をそれぞ
れ備えた理想的な電圧分割手段として構成され、他の差
動増幅段の主電流経路は、２対をなすような相互対称支
線に毎回接続されて２つの電圧分割手段を所定の割合で
分割し、制御信号の瞬時値の相互割合が予め定められ、
電圧分割手段の支線の分割と基準電流源により供給され
る電流の割合は、制御信号のより大きな電力の少なくと
も１つに対する依存性を示す出力信号成分が打消される
方法で相互に調整される。
は、それぞれ他の差動増幅段へ接続される支線をそれぞ
れ備えた理想的な電圧分割手段として構成され、他の差
動増幅段の主電流経路は、２対をなすような相互対称支
線に毎回接続されて２つの電圧分割手段を所定の割合で
分割し、制御信号の瞬時値の相互割合が予め定められ、
電圧分割手段の支線の分割と基準電流源により供給され
る電流の割合は、制御信号のより大きな電力の少なくと
も１つに対する依存性を示す出力信号成分が打消される
方法で相互に調整される。
【００１１】本発明に係る回路装置においては、全ての
差動増幅段の増幅器が少なくともその主電流経路に関し
て対応するように比例関係が与えられることが好まし
い。これにより、用いるべきトランジスタの面積比は、
１から大きく逸脱するものが除去される。これにより、
重大で、製造に伴う誤差の原因が所望の線形化から除外
される。
差動増幅段の増幅器が少なくともその主電流経路に関し
て対応するように比例関係が与えられることが好まし
い。これにより、用いるべきトランジスタの面積比は、
１から大きく逸脱するものが除去される。これにより、
重大で、製造に伴う誤差の原因が所望の線形化から除外
される。
【００１２】本発明は、安定帰還差動増幅段の線形化と
同様に、無安定帰還差動増幅段の線形化をも可能にす
る。このような安定帰還を達成するために、それぞれの
帰還インピーダンスを経由して第１の差動増幅段の増幅
器の主電流経路を第１の基準電流源に接続することがで
きる。本発明は、集積化された半導体部品内で差動増幅
段を備えて形成された回路装置を線形化するために用い
ることが好ましい。特に、低い供給電圧で作動する差動
増幅段には好適である。従って、本発明は、特に通信
機、中でも、バッテリで電力が供給される通信機、例え
ばワイヤレスタイプに好適に用いることができる。
同様に、無安定帰還差動増幅段の線形化をも可能にす
る。このような安定帰還を達成するために、それぞれの
帰還インピーダンスを経由して第１の差動増幅段の増幅
器の主電流経路を第１の基準電流源に接続することがで
きる。本発明は、集積化された半導体部品内で差動増幅
段を備えて形成された回路装置を線形化するために用い
ることが好ましい。特に、低い供給電圧で作動する差動
増幅段には好適である。従って、本発明は、特に通信
機、中でも、バッテリで電力が供給される通信機、例え
ばワイヤレスタイプに好適に用いることができる。
【００１３】
【発明の実施の形態】添付図面には、従来の技術のみな
らず、本発明を説明するための回路の実施形態をも示
す。
らず、本発明を説明するための回路の実施形態をも示
す。
【００１４】図２に示すように、第１の実施形態の回路
装置は、第１の差動増幅器１と第２の差動増幅器２を備
えた第１の差動増幅段を含む。各差動増幅器１，２は、
２つの主電流端子と各制御端子との間に主電流経路を有
している。図２に示す実施形態においては、増幅器１，
２は、ＮＰＮ型のバイポーラトランジスタとして形成さ
れ、また、これらの主電流端子は、コレクタ端子および
エミッタ端子で形成され、さらに制御端子は、ベース端
子で形成される。これらＮＰＮトランジスタの主電流経
路は、ＮＰＮトランジスタのコレクタ−エミッタ経路で
形成される。第１および第２の増幅器１，２の第１の主
電流端子（同図に示す実施形態のエミッタ端子）は、第
１の定電流源１０の第１の端子に接続されている。定電
流源１０の第２の端子は、図２のグランド端子によって
形成される第１の基準電位に接続されている。増幅器
１，２の第１の電流端子（エミッタ端子）と第１の定電
流源との第１の接続点は、無安定帰還差動増幅の帰還の
場合は、直接接続され、また、安定帰還差動増幅段の場
合には、各帰還インピーダンス３０，３１を介して接続
される。帰還インピーダンス３０，３１は、一般的にオ
ーム性抵抗で形成され、また、従って、エミッタ抵抗と
も呼ばれている。
装置は、第１の差動増幅器１と第２の差動増幅器２を備
えた第１の差動増幅段を含む。各差動増幅器１，２は、
２つの主電流端子と各制御端子との間に主電流経路を有
している。図２に示す実施形態においては、増幅器１，
２は、ＮＰＮ型のバイポーラトランジスタとして形成さ
れ、また、これらの主電流端子は、コレクタ端子および
エミッタ端子で形成され、さらに制御端子は、ベース端
子で形成される。これらＮＰＮトランジスタの主電流経
路は、ＮＰＮトランジスタのコレクタ−エミッタ経路で
形成される。第１および第２の増幅器１，２の第１の主
電流端子（同図に示す実施形態のエミッタ端子）は、第
１の定電流源１０の第１の端子に接続されている。定電
流源１０の第２の端子は、図２のグランド端子によって
形成される第１の基準電位に接続されている。増幅器
１，２の第１の電流端子（エミッタ端子）と第１の定電
流源との第１の接続点は、無安定帰還差動増幅の帰還の
場合は、直接接続され、また、安定帰還差動増幅段の場
合には、各帰還インピーダンス３０，３１を介して接続
される。帰還インピーダンス３０，３１は、一般的にオ
ーム性抵抗で形成され、また、従って、エミッタ抵抗と
も呼ばれている。
【００１５】第１および第２の増幅器１，２は、それぞ
れ第２の主電流経路、即ち、図２に示す実施形態におけ
るコレクタ端子によって第２の基準電圧８０に接続され
る。この第２の基準電位８０は、図２において電圧供給
端子で表される。増幅器１，２の主電流端子（コレクタ
端子）もまた、第１の差動増幅段の各出力端子９０，９
１を構成する。ＮＰＮトランジスタのベース端子で形成
される図２の増幅器を構成する増幅器１，２の制御端子
は、作動中、第１の制御電圧ＵＤ１を供給することがで
きる。この制御電圧ＵＤ１と出力端子９０，９１に現れ
る出力電圧ＵＡとの間の伝達特性は、Ｕ．ティーツェ
（Ｔｉｅｔｚｅ）およびＣｈ．シェンク（Ｓｃｈｅｎ
ｋ）共著の論文「半導体接続技術」第４版の第６３ペー
ジに記載されているような正接双曲線関数を満たす。こ
の特性は、制御電圧による駆動が十分にハイであると
き、即ち、出力電圧ＵＡにおけるより高い調和成分とな
るとき非線形に導く。
れ第２の主電流経路、即ち、図２に示す実施形態におけ
るコレクタ端子によって第２の基準電圧８０に接続され
る。この第２の基準電位８０は、図２において電圧供給
端子で表される。増幅器１，２の主電流端子（コレクタ
端子）もまた、第１の差動増幅段の各出力端子９０，９
１を構成する。ＮＰＮトランジスタのベース端子で形成
される図２の増幅器を構成する増幅器１，２の制御端子
は、作動中、第１の制御電圧ＵＤ１を供給することがで
きる。この制御電圧ＵＤ１と出力端子９０，９１に現れ
る出力電圧ＵＡとの間の伝達特性は、Ｕ．ティーツェ
（Ｔｉｅｔｚｅ）およびＣｈ．シェンク（Ｓｃｈｅｎ
ｋ）共著の論文「半導体接続技術」第４版の第６３ペー
ジに記載されているような正接双曲線関数を満たす。こ
の特性は、制御電圧による駆動が十分にハイであると
き、即ち、出力電圧ＵＡにおけるより高い調和成分とな
るとき非線形に導く。
【００１６】本発明によれば、図２に示す回路装置は、
第３および第４の増幅器３，４を含む第２の差動増幅段
を備えている。第３および第４の増幅器もまた、２つの
主電流端子と各制御端子との間にそれぞれの主電流経路
をそれぞれ含んでいる。図２に示す第３および第４の増
幅器３，４もまた、それぞれ第１および第２の主電流経
路としてのエミッタ端子とコレクタ端子と、制御端子と
してのベース端子を備えたＮＰＮトランジスタとして形
成される。第３および第４の増幅器３，４の第１の主電
流経路（エミッタ端子）は、第２の定電流源１１の第１
の端子に接続されている。第２の定電流源１１の第２の
端子は、第１の基準電位、即ちグランド端子７０に接続
されている。第３および第４の増幅器３，４の制御端子
には、作動中、第２の制御電圧ＵＤ２を印加することが
できる。増幅器１〜４の制御端子は、入力端子１００，
１０１，１０２および１０３にそれぞれ接続され、制御
電圧ＵＤ１，ＵＤ２の供給を受ける。
第３および第４の増幅器３，４を含む第２の差動増幅段
を備えている。第３および第４の増幅器もまた、２つの
主電流端子と各制御端子との間にそれぞれの主電流経路
をそれぞれ含んでいる。図２に示す第３および第４の増
幅器３，４もまた、それぞれ第１および第２の主電流経
路としてのエミッタ端子とコレクタ端子と、制御端子と
してのベース端子を備えたＮＰＮトランジスタとして形
成される。第３および第４の増幅器３，４の第１の主電
流経路（エミッタ端子）は、第２の定電流源１１の第１
の端子に接続されている。第２の定電流源１１の第２の
端子は、第１の基準電位、即ちグランド端子７０に接続
されている。第３および第４の増幅器３，４の制御端子
には、作動中、第２の制御電圧ＵＤ２を印加することが
できる。増幅器１〜４の制御端子は、入力端子１００，
１０１，１０２および１０３にそれぞれ接続され、制御
電圧ＵＤ１，ＵＤ２の供給を受ける。
【００１７】一方では第１および第４の増幅器１，４の
第２の電流端子、即ちコレクタ端子が、また、他方で
は、第２および第３の増幅器２，３の第２の電流端子、
即ちコレクタ端子が、それぞれの電圧分割段を介して第
２の基準電位、即ち、電圧供給端子８０に接続されてい
る。第１の電圧分割手段は、２つの直列接続の抵抗器２
０，２２を含み、また、第２の電圧分割手段は、さらに
２つの同様に直列に接続された抵抗器２１，２３を含ん
でいる。各電圧分割手段は、第３および第４の増幅器の
第２の主電流端子（コレクタ端子）の１つにそれぞれ接
続される、少なくとも１のタッピングを含んでいる。こ
のタッピング、即ち、電圧分割手段の抵抗器２０，２２
および２１，２３の配分は、分割比を決定する。電圧分
割段の配分は、その分割比も同一となるように、同一で
あることが好ましい。増幅器１〜４も、同様の構成を有
することが好ましい。
第２の電流端子、即ちコレクタ端子が、また、他方で
は、第２および第３の増幅器２，３の第２の電流端子、
即ちコレクタ端子が、それぞれの電圧分割段を介して第
２の基準電位、即ち、電圧供給端子８０に接続されてい
る。第１の電圧分割手段は、２つの直列接続の抵抗器２
０，２２を含み、また、第２の電圧分割手段は、さらに
２つの同様に直列に接続された抵抗器２１，２３を含ん
でいる。各電圧分割手段は、第３および第４の増幅器の
第２の主電流端子（コレクタ端子）の１つにそれぞれ接
続される、少なくとも１のタッピングを含んでいる。こ
のタッピング、即ち、電圧分割手段の抵抗器２０，２２
および２１，２３の配分は、分割比を決定する。電圧分
割段の配分は、その分割比も同一となるように、同一で
あることが好ましい。増幅器１〜４も、同様の構成を有
することが好ましい。
【００１８】電圧分割手段における抵抗器２０〜２３、
定電流源１０，１１から供給される電流、および２つの
定電圧ＵＤ１とＵＤ２の電圧値の比率を適切に選択する
と、より電力の大きい制御信号、即ち、制御電圧ＵＤ
１，ＵＤ２への依存性を示す出力電圧ＵＡの成分を打消
すことができる。これは、制御電圧ＵＤ１，ＵＤ２を奇
数回乗じた場合の成分を有する交差変調積である。適切
に比例させることにより制御電圧ＵＤ１の（即ち、第１
の制御電圧ＵＤ１に直接比例する制御電圧ＵＤ２の）ど
の成分を出力電圧ＵＡから除去すべきかを選択すること
ができる。第３の高調波は、発生する高調波のうちでも
っとも振幅が大きく、従って、最大の外乱を引き起すた
め、補償、即ち、出力電圧ＵＡから除去することが好ま
しい。
定電流源１０，１１から供給される電流、および２つの
定電圧ＵＤ１とＵＤ２の電圧値の比率を適切に選択する
と、より電力の大きい制御信号、即ち、制御電圧ＵＤ
１，ＵＤ２への依存性を示す出力電圧ＵＡの成分を打消
すことができる。これは、制御電圧ＵＤ１，ＵＤ２を奇
数回乗じた場合の成分を有する交差変調積である。適切
に比例させることにより制御電圧ＵＤ１の（即ち、第１
の制御電圧ＵＤ１に直接比例する制御電圧ＵＤ２の）ど
の成分を出力電圧ＵＡから除去すべきかを選択すること
ができる。第３の高調波は、発生する高調波のうちでも
っとも振幅が大きく、従って、最大の外乱を引き起すた
め、補償、即ち、出力電圧ＵＡから除去することが好ま
しい。
【００１９】例えば、第１の無安定帰還差動段、即ち、
エミッタ抵抗３０，３１を備えない差動段に関しては、
伝達特性、即ち、増幅器１，２の主電流経路における電
流の制御電圧ＵＤ１に対する依存性は、正接双曲線関数
を級数展開して、制御電圧ＵＤ１のべき乗に基づいて各
高調波を補償するための解を求めることにより、制御電
圧ＵＤ１とＵＤ２との間の比例係数に依存して定電流源
１０，１１および、電圧分割段２０，２２または２１，
２３の比例則を解析的に引出すために用いることができ
る。例えば、第３の高調波、即ち、第３次元成分を補償
すべき場合は、比例関係は、以下の方程式に従って与え
なければならない。
エミッタ抵抗３０，３１を備えない差動段に関しては、
伝達特性、即ち、増幅器１，２の主電流経路における電
流の制御電圧ＵＤ１に対する依存性は、正接双曲線関数
を級数展開して、制御電圧ＵＤ１のべき乗に基づいて各
高調波を補償するための解を求めることにより、制御電
圧ＵＤ１とＵＤ２との間の比例係数に依存して定電流源
１０，１１および、電圧分割段２０，２２または２１，
２３の比例則を解析的に引出すために用いることができ
る。例えば、第３の高調波、即ち、第３次元成分を補償
すべき場合は、比例関係は、以下の方程式に従って与え
なければならない。
【００２０】ＵＤ１3・ＩＯ１・（Ｒ１＋Ｒ３）＝ＵＤ
２3・ＩＯ２・Ｒ１ ここで、ＩＯ１は、第１の定電流源１０から供給される
直流電流であり、ＩＯ２は、第２の定電流源１１から供
給される直流電流であり、Ｒ１は、第１の電圧分割段の
抵抗器２０のオーミック抵抗値であり、Ｒ３は、第１の
電圧分割段の抵抗器２２のオーミック抵抗値である。
２3・ＩＯ２・Ｒ１ ここで、ＩＯ１は、第１の定電流源１０から供給される
直流電流であり、ＩＯ２は、第２の定電流源１１から供
給される直流電流であり、Ｒ１は、第１の電圧分割段の
抵抗器２０のオーミック抵抗値であり、Ｒ３は、第１の
電圧分割段の抵抗器２２のオーミック抵抗値である。
【００２１】また、抵抗器２０，２１のオーミック抵抗
値は一致し、抵抗器２２，２３のオーミック抵抗値は等
しいと考えるものとする。これにより、出力電圧ＵＡの
基本成分ＵＡｇの次の関係が得られる。
値は一致し、抵抗器２２，２３のオーミック抵抗値は等
しいと考えるものとする。これにより、出力電圧ＵＡの
基本成分ＵＡｇの次の関係が得られる。
【００２２】 ＵＡｇ＝｛（ＵＤ１・ＩＯ１）／（２ＵＴ）｝・（Ｒ１＋Ｒ３）・［１−｛（ ＵＤ１2）／（ＵＤ２2）｝］ ここで、ＵＴは、増幅器１〜４の半導体材料のいわゆる
温度電圧である。
温度電圧である。
【００２３】制御電圧ＵＤ１とＵＤ２との間で十分に大
きな配分係数を選択すると、上記方程式の最後の係数
は、可能な限り１の値に近づけることができる。これに
より、基本成分ＵＡｇの振幅は可能な限り低減される。
回路装置の個々の素子は、この仕様に基づいて決定する
ことができ、また、第１の定電流源１０の直流電流値
と、例えば、オーミック抵抗値Ｒ１およびＲ３の合計と
を選択した後に第１の関係を用いることができる。
きな配分係数を選択すると、上記方程式の最後の係数
は、可能な限り１の値に近づけることができる。これに
より、基本成分ＵＡｇの振幅は可能な限り低減される。
回路装置の個々の素子は、この仕様に基づいて決定する
ことができ、また、第１の定電流源１０の直流電流値
と、例えば、オーミック抵抗値Ｒ１およびＲ３の合計と
を選択した後に第１の関係を用いることができる。
【００２４】以下の数値は、ある配分例で得られたもの
である。
である。
【００２５】 ＩＯ１＝１００μＡ ＩＯ２＝１０μＡ Ｒ１＝１．８５２ｋΩ Ｒ３＝３．１４８ｋΩ ＵＤ２＝３・ＵＤ１ このように、基本成分ＵＡｇは、単に１ｄＢだけ、即
ち、計数値１．１２５だけ減少する。こうして、従来の
技術から導くことができる配分例との比較では、本発明
は基本成分ＵＡｇの振幅の２．８ｄＢ分の減少を実現す
る。
ち、計数値１．１２５だけ減少する。こうして、従来の
技術から導くことができる配分例との比較では、本発明
は基本成分ＵＡｇの振幅の２．８ｄＢ分の減少を実現す
る。
【００２６】図２に示す回路の部品配列は、エミッタ抵
抗３０，３１を介して安定帰還を備えた第１の差動増幅
段の場合と同様に実現される。制御電圧と主電流経路の
電流との間の伝達特性は、従来、帰還インピーダンス
（エミッタ抵抗）の影響を受けてきたが、これにより考
慮に入れることができ、解析されなかったことに対し
て、この場合は、数値計算が必要である。数値計算は、
第１の差動増幅段の特性方程式 ＵＤ１＝ＵＴ・Ｉｎ｛（ＩＯ１／２＋ＩＣ１）／（ＩＯ１／２−ＩＣ１）｝＋ ２・Ｒ５＋ＩＣ１ に基づく。ここで、ＩＣ１は、第１の増幅器１の主電流
経路の交流電流であり、また、Ｒ５は、エミッタ抵抗３
０，３１の相互に等しいオーミック抵抗値である。
抗３０，３１を介して安定帰還を備えた第１の差動増幅
段の場合と同様に実現される。制御電圧と主電流経路の
電流との間の伝達特性は、従来、帰還インピーダンス
（エミッタ抵抗）の影響を受けてきたが、これにより考
慮に入れることができ、解析されなかったことに対し
て、この場合は、数値計算が必要である。数値計算は、
第１の差動増幅段の特性方程式 ＵＤ１＝ＵＴ・Ｉｎ｛（ＩＯ１／２＋ＩＣ１）／（ＩＯ１／２−ＩＣ１）｝＋ ２・Ｒ５＋ＩＣ１ に基づく。ここで、ＩＣ１は、第１の増幅器１の主電流
経路の交流電流であり、また、Ｒ５は、エミッタ抵抗３
０，３１の相互に等しいオーミック抵抗値である。
【００２７】繰返して比例配分するために、制御電圧Ｕ
Ｄ１，ＵＤ２の電圧値とオーミック抵抗器Ｒ１およびＲ
３の抵抗値の合計との比率が与えられることが好まし
い。第２の定電流源１１のＤＣ電流ＩＯ２の電流値を繰
返し増大させるために、所望の次元の成分が出力電圧Ｕ
Ａから消失するためのＤＣ電流値があるということが判
明している。従って、関係式 ＩＯ２／ＩＯ１＝（Ｒ１＋Ｒ３）／Ｒ１ を満たすため、抵抗器２０と２２，２１と２３のオーミ
ック抵抗値の合計に対する抵抗器２０，２１のオーミッ
ク抵抗値Ｒ１の比率を最大限に利用することができる。
Ｄ１，ＵＤ２の電圧値とオーミック抵抗器Ｒ１およびＲ
３の抵抗値の合計との比率が与えられることが好まし
い。第２の定電流源１１のＤＣ電流ＩＯ２の電流値を繰
返し増大させるために、所望の次元の成分が出力電圧Ｕ
Ａから消失するためのＤＣ電流値があるということが判
明している。従って、関係式 ＩＯ２／ＩＯ１＝（Ｒ１＋Ｒ３）／Ｒ１ を満たすため、抵抗器２０と２２，２１と２３のオーミ
ック抵抗値の合計に対する抵抗器２０，２１のオーミッ
ク抵抗値Ｒ１の比率を最大限に利用することができる。
【００２８】ある比例配分例では、以下の数値が得られ
た。
た。
【００２９】 ＵＤ１＝ＵＤ２ ＩＯ１＝９６μＡ ＩＯ２＝１４μＡ Ｒ１＝１．８ｋΩ Ｒ３＝１１ｋΩ Ｒ５＝１．２ｋΩ 図３は、共通の制御電圧ＵＤから第１および第２の制御
電圧ＵＤ１，ＵＤ２を引出すために好適な回路装置の例
を示す。制御電圧ＵＤ１およびＵＤ２は、選択可能な係
数に比例している。この回路装置は、そのエミッタ端子
が相互に接続されるとともに定電流源６０を介してグラ
ンド端子７０に接続された２つのＮＰＮトランジスタ４
０，４１を備えた差動増幅段を含む。トランジスタ４
０，４１の各コレクタ端子と供給電圧端子８０との間に
は、それぞれ抵抗器５０，５２および５１，５３でなる
電圧分割手段が接続されている。さらに、トランジスタ
４０，４１のコレクタ端子は、本発明に係る回路装置の
第２の差動増幅段３，４の入力端子１０２，１０３を構
成し、また、電圧分割手段５０，５２および５１，５３
のタッピングは、それぞれ第１の差動増幅段１，２の入
力端子１００，１０１を構成する。これにより、電圧分
割手段５０，５２および５１，５３を適切に比例配分す
ることで制御電圧ＵＤ１とＵＤ２との比率を簡単に選択
することができる。
電圧ＵＤ１，ＵＤ２を引出すために好適な回路装置の例
を示す。制御電圧ＵＤ１およびＵＤ２は、選択可能な係
数に比例している。この回路装置は、そのエミッタ端子
が相互に接続されるとともに定電流源６０を介してグラ
ンド端子７０に接続された２つのＮＰＮトランジスタ４
０，４１を備えた差動増幅段を含む。トランジスタ４
０，４１の各コレクタ端子と供給電圧端子８０との間に
は、それぞれ抵抗器５０，５２および５１，５３でなる
電圧分割手段が接続されている。さらに、トランジスタ
４０，４１のコレクタ端子は、本発明に係る回路装置の
第２の差動増幅段３，４の入力端子１０２，１０３を構
成し、また、電圧分割手段５０，５２および５１，５３
のタッピングは、それぞれ第１の差動増幅段１，２の入
力端子１００，１０１を構成する。これにより、電圧分
割手段５０，５２および５１，５３を適切に比例配分す
ることで制御電圧ＵＤ１とＵＤ２との比率を簡単に選択
することができる。
【００３０】図４は、本発明に係る回路装置の他の実施
形態を示し、２以上の高次元成分が同時に補償されるよ
うに図２に示す回路装置を拡張したものである。さらに
補償するために、各成分には、それぞれ差動増幅段がさ
らに設けられ、電圧分割手段は、さらに設けられた差動
増幅段のそれぞれについてタッピングをさらに備えてい
る。こうして図４に示す第１の電圧分割手段は、抵抗器
２２と第１の差動増幅器との間にこの第１の差動増幅器
に直列に接続されるようにさらに挿入された抵抗器２４
を含んでいる。第２の電圧分割段中に同様に挿入された
抵抗器２５が第２の増幅器２の主電流経路に直列に接続
されている。図４の第５および第６の増幅器５，６で構
成され、同様にＮＰＮトランジスタとして形成される第
３の差動増幅段は、第２の差動増幅段３，４と同様に、
第３の定電流源１２を介してグランド端子７０に接続さ
れている。増幅器５，６の制御端子は、図４の回路装置
のさらに備えられた入力端子１０４，１０５を構成す
る。入力端子１０４，１０５には、第１の制御電圧ＵＤ
１に同様に比例する第３の制御電圧ＵＤ３が印加され
る。電圧分割段の抵抗器２０と２２、また抵抗器２１と
２３とのそれぞれの間の破線接続は、図４に示す回路が
電圧分割手段内に素子をさらに備えることで拡張可能で
あること、従って、差動増幅段をさらに備えることによ
り拡張可能であることを示している。
形態を示し、２以上の高次元成分が同時に補償されるよ
うに図２に示す回路装置を拡張したものである。さらに
補償するために、各成分には、それぞれ差動増幅段がさ
らに設けられ、電圧分割手段は、さらに設けられた差動
増幅段のそれぞれについてタッピングをさらに備えてい
る。こうして図４に示す第１の電圧分割手段は、抵抗器
２２と第１の差動増幅器との間にこの第１の差動増幅器
に直列に接続されるようにさらに挿入された抵抗器２４
を含んでいる。第２の電圧分割段中に同様に挿入された
抵抗器２５が第２の増幅器２の主電流経路に直列に接続
されている。図４の第５および第６の増幅器５，６で構
成され、同様にＮＰＮトランジスタとして形成される第
３の差動増幅段は、第２の差動増幅段３，４と同様に、
第３の定電流源１２を介してグランド端子７０に接続さ
れている。増幅器５，６の制御端子は、図４の回路装置
のさらに備えられた入力端子１０４，１０５を構成す
る。入力端子１０４，１０５には、第１の制御電圧ＵＤ
１に同様に比例する第３の制御電圧ＵＤ３が印加され
る。電圧分割段の抵抗器２０と２２、また抵抗器２１と
２３とのそれぞれの間の破線接続は、図４に示す回路が
電圧分割手段内に素子をさらに備えることで拡張可能で
あること、従って、差動増幅段をさらに備えることによ
り拡張可能であることを示している。
【００３１】図４に示す回路装置の残部は、図２に示す
第１の実施形態に対応している。個別部品の比例配分
も、同一の比例則を用いて行われる。電圧分割手段のさ
らに備えられた抵抗とさらに備えられた定電流源（可能
ならば、第３の定電流源１２に加えてさらに備えられた
差動増幅段用のさらに備えられた定電流源）があるため
に、回路パラメータ間の関係においてより自由度が増
し、これにより、それに対応する数量の高次元成分の補
償が可能になる。
第１の実施形態に対応している。個別部品の比例配分
も、同一の比例則を用いて行われる。電圧分割手段のさ
らに備えられた抵抗とさらに備えられた定電流源（可能
ならば、第３の定電流源１２に加えてさらに備えられた
差動増幅段用のさらに備えられた定電流源）があるため
に、回路パラメータ間の関係においてより自由度が増
し、これにより、それに対応する数量の高次元成分の補
償が可能になる。
【図１】従来の技術と関連して説明した回路装置を示す
回路図である。
回路図である。
【図２】本発明の第１の実施形態を示す回路図である。
【図３】第１の実施形態に関連して用いる回路装置を示
す回路図である。
す回路図である。
【図４】本発明の第２の実施形態を示す回路図である。
１〜６ 増幅器 ２０〜２５，５０〜５３ 抵抗器 ３０，３１ 帰還インピーダンス １０〜１２，６０ 定電流源 ４０，４１ ＮＰＮトランジスタ ７０ グランド端子 ９０，９１ 出力端子 １０１〜１０５ 入力端子
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ
Claims (5)
- 【請求項１】主電流経路が一方では相互に接続されると
ともに、第１の基準電流源を介して第１の基準電位に接
続され、他方ではそれぞれの出力端子に接続されるとと
もに、同様にそれぞれの出力インピーダンスを介して第
２の基準電位に接続され、また、その制御端子には第１
の制御信号を供給することができ、出力信号を出力端子
から取出すことができる２つの増幅器を有する第１の差
動増幅段と、 少なくとも他の一の差動増幅段であって、主電流経路が
一方で相互に接続されるとともに他の各基準電流源をそ
れぞれ介して第１の基準電位に接続され、各制御端子に
他の制御信号を入力することができる他の２つの増幅器
を含む差動増幅段とを備えた回路装置であって、 前記他の差動増幅段のそれぞれに接続される各タッピン
グを備えた理想的な電圧分割手段として出力インピーダ
ンスが形成されることが好ましく、 前記他の差動増幅段の主電流経路は、２対をなすように
相互に対称な形状を有し、所定の比率で分割された２つ
の電圧分割手段のタッピングに毎回接続され、前記制御
信号の瞬時値の相互比率が予め決定され、 前記タッピングによる前記電圧分割手段の分割と基準電
流源から供給される電流比率は、制御信号の少なくとも
一のより大きな電力に対する依存性を示す出力信号成分
が消失するように、相互に調整されることを特徴とする
回路装置。 - 【請求項２】前記差動増幅段のいずれの増幅器も、少な
くともその主電流経路に関して対応するように比例関係
が与えられていることを特徴とする請求項１に記載の回
路装置。 - 【請求項３】前記第１の差動増幅段の前記増幅器の前記
主電流経路は、それぞれの帰還インピーダンスを経て前
記第１の電流源に接続されていることを特徴とする請求
項１に記載の回路装置。 - 【請求項４】請求項１ないし３のいずれかに記載の回路
装置を含むことを特徴とする半導体集積回路装置。 - 【請求項５】請求項４に記載の半導体集積回路装置を含
むことを特徴とする通信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19725286.9 | 1997-06-14 | ||
| DE19725286A DE19725286A1 (de) | 1997-06-14 | 1997-06-14 | Schaltungsanordnung mit einer Differenzverstärkerstufe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197950A true JPH1197950A (ja) | 1999-04-09 |
| JP4187827B2 JP4187827B2 (ja) | 2008-11-26 |
Family
ID=7832547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16746898A Expired - Lifetime JP4187827B2 (ja) | 1997-06-14 | 1998-06-15 | 回路装置およびこれを含む半導体集積回路装置およびこれを含む通信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5977827A (ja) |
| EP (1) | EP0884837B1 (ja) |
| JP (1) | JP4187827B2 (ja) |
| KR (1) | KR100518475B1 (ja) |
| DE (2) | DE19725286A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538560A (ja) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | 乗算器、ミキサ、モジュレータ、受信器及び送信器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285259B1 (en) * | 1999-04-21 | 2001-09-04 | Infineon Technologies North America Corp. | System and method for converting from single-ended to differential signals |
| US6549971B1 (en) * | 1999-08-26 | 2003-04-15 | International Business Machines Corporation | Cascaded differential receiver circuit |
| US6684065B2 (en) | 1999-12-20 | 2004-01-27 | Broadcom Corporation | Variable gain amplifier for low voltage applications |
| JP3800520B2 (ja) * | 2002-02-22 | 2006-07-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置と半導体装置 |
| US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3444473A (en) * | 1965-12-23 | 1969-05-13 | Singer General Precision | Fast recovery read amplifier |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| US5079515A (en) * | 1989-05-31 | 1992-01-07 | Kabushiki Kaisha Toshiba | Linearized differential amplifier |
| US5307024A (en) * | 1992-07-27 | 1994-04-26 | Tektronix, Inc. | Linearized level-shifting amplifier |
-
1997
- 1997-06-14 DE DE19725286A patent/DE19725286A1/de not_active Withdrawn
-
1998
- 1998-06-09 DE DE59813064T patent/DE59813064D1/de not_active Expired - Fee Related
- 1998-06-09 EP EP98201931A patent/EP0884837B1/de not_active Expired - Lifetime
- 1998-06-12 US US09/096,428 patent/US5977827A/en not_active Expired - Lifetime
- 1998-06-13 KR KR10-1998-0022123A patent/KR100518475B1/ko not_active IP Right Cessation
- 1998-06-15 JP JP16746898A patent/JP4187827B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010538560A (ja) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | 乗算器、ミキサ、モジュレータ、受信器及び送信器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5977827A (en) | 1999-11-02 |
| JP4187827B2 (ja) | 2008-11-26 |
| EP0884837B1 (de) | 2005-09-21 |
| KR100518475B1 (ko) | 2005-12-09 |
| DE19725286A1 (de) | 1998-12-17 |
| DE59813064D1 (de) | 2005-10-27 |
| KR19990006954A (ko) | 1999-01-25 |
| EP0884837A3 (de) | 2001-01-17 |
| EP0884837A2 (de) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100388373B1 (ko) | 증폭기 | |
| US4146844A (en) | Feed-forward amplifier | |
| EP0234655B1 (en) | Transconductance amplifier | |
| US6717461B2 (en) | Circuits with dynamic biasing | |
| KR100427878B1 (ko) | 증폭회로 | |
| US4835488A (en) | Wideband linearized emitter feedback amplifier | |
| EP1116324B1 (en) | Differential amplifier with gain linearization through transconductance compensation | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4748420A (en) | Quadcomp amplifier | |
| EP0114731A1 (en) | Differential amplifier with high common-mode rejection | |
| JPH1197950A (ja) | 回路装置およびこれを含む半導体集積回路装置およびこれを含む通信装置 | |
| US6963244B1 (en) | Common mode linearized input stage and amplifier topology | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| US5047729A (en) | Transconductance amplifier | |
| Cherry | An engineering approach to the design of transistor feedback amplifiers | |
| US5729176A (en) | Linear differential gain stage | |
| USRE31545E (en) | Feed-forward amplifier | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| US20090051439A1 (en) | Transconductance signal capacity format | |
| JP2004519176A (ja) | 可調増幅器に対して指数的な先行歪みを与えるための回路構造 | |
| Mahattanakul et al. | Instantaneous companding current-mode oscillator based on class AB transconductor | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JPS6223921B2 (ja) | ||
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| US6281750B1 (en) | Transistor amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080307 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080312 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080407 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080410 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080507 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |